JP2008198641A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008198641A JP2008198641A JP2007029211A JP2007029211A JP2008198641A JP 2008198641 A JP2008198641 A JP 2008198641A JP 2007029211 A JP2007029211 A JP 2007029211A JP 2007029211 A JP2007029211 A JP 2007029211A JP 2008198641 A JP2008198641 A JP 2008198641A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- moisture content
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】基板11上に第1の層間絶縁膜20を、テトラエトキシシランを原料とするプラズマCVD法により強誘電体キャパシタ18A,18B,18C,18Dを覆うように形成し、その上に水素バリア膜21を形成し、その上に配線パターン22A、22B、22Cを形成し、第2の層間絶縁膜22HDを高密度プラズマCVD法により堆積し、その上にシリコン酸化膜よりなる犠牲膜22PTをテトラエトキシシランを原料としたプラズマCVD法により堆積し、犠牲膜22HDを化学機械研磨法により第2の層間絶縁膜22HDが露出するまで研磨し、その際、犠牲膜22PTの第2の水分量が第2の層間絶縁膜22HDの第1の水分量よりも少ないようにする。
【選択図】図4
Description
を含む半導体装置であって、前記第2の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第1の膜部分と、シリコン酸化膜よりなり前記第1の膜部分の上に形成され、前記第1の膜部分の表面の凹凸を充填する、平坦化された表面を有する第2の膜部分とよりなり、前記第1の膜部分は高密度プラズマCVD法で形成されており、前記第1の膜部分は第1の水分量を有し、前記第2の膜部分は第2の水分量を有し、前記第2の水分量は前記第1の水分量よりも小さいことを特徴とする半導体装置を提供する。
前記基板上に形成され、強誘電体キャパシタを覆い、平坦な表面を有する第1の層間絶縁膜と、
前記第1の層間絶縁膜の前記平坦な表面を覆う水素バリア膜と、
前記水素バリア膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜中に形成された複数の配線パターンよりなる配線層と、
を含む半導体装置であって、
前記第2の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第1の膜部分と、シリコン酸化膜よりなり前記第1の膜部分の上に形成され、前記第1の膜部分の表面の凹凸を充填する、平坦化された表面を有する第2の膜部分とよりなり、
前記第1の膜部分は高密度プラズマCVD法で形成されており、
前記第1の膜部分は第1の水分量を有し、
前記第2の膜部分は第2の水分量を有し、
前記第2の水分量は前記第1の水分量よりも小さいことを特徴とする半導体装置。
前記前記第1の層間絶縁膜上に水素バリア膜を形成する工程と、
前記水素バリア膜上に、配線パターンを形成する工程と、
前記配線パターンを覆うように第2の層間絶縁膜を、高密度プラズマCVD法により、前記第2の層間絶縁膜が前記配線パターンの間を充填するように堆積する工程と、
前記第2の層間絶縁膜上にシリコン酸化膜よりなる犠牲膜を、テトラエトキシシランを原料としたプラズマCVD法により、平坦な表面を有するように堆積する工程と、
前記犠牲膜を化学機械研磨法により、前記第2の層間絶縁膜が露出するまで研磨する工程と、を含み、
前記第2の層間絶縁膜は第1の水分量を有し、前記第犠牲膜は第2の水分量を有し、
前記第2の水分量は前記第1の水分量よりも少ないことを特徴とする半導体装置の製造方法。
11A 素子領域
11I 素子分離領域
11a,11b LDD領域
11c,11d 拡散領域
12 ゲート絶縁膜
13 ゲート電極
14,16,20,22 層間絶縁膜
15 SiON酸素バリア膜
17,19,21 Al2O3水素バリア膜
18A 下部電極
18B PZT膜
18C,18D 上部電極
14A,14B,20A,20B,20C,20D ビアプラグ
22A,22B,22C,22D 配線パターン
22HD 高密度プラズマCVD酸化膜
22PT プラズマTEOSCVD酸化膜
Claims (6)
- 活性素子を形成された基板と、
前記基板上に形成され、強誘電体キャパシタを覆い、平坦な表面を有する第1の層間絶縁膜と、
前記第1の層間絶縁膜の前記平坦な表面を覆う水素バリア膜と、
前記水素バリア膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜中に形成された複数の配線パターンよりなる配線層と、
を含む半導体装置であって、
前記第2の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第1の膜部分と、シリコン酸化膜よりなり前記第1の膜部分の上に形成され、前記第1の膜部分の表面の凹凸を充填する、平坦化された表面を有する第2の膜部分とよりなり、
前記第1の膜部分は高密度プラズマCVD法で形成されており、
前記第1の膜部分は第1の水分量を有し、
前記第2の膜部分は第2の水分量を有し、
前記第2の水分量は前記第1の水分量よりも小さいことを特徴とする半導体装置。 - 前記第1の水分量が5×10-2g/cm3以下であり、前記第2の水分量が5.0×10-3g/cm3以下であることを特徴とする請求項1記載の半導体装置。
- 前記第2の膜部分および前記第1の層間絶縁膜は、テトラエトキシシランを原料としたプラズマCVD法により形成されることを特徴とする請求項1または2記載の半導体装置。
- 前記水素バリア膜はAl2O3膜よりなることを特徴とする請求項1〜3のうち、いずれか一項記載の半導体装置。
- 活性素子および強誘電体キャパシタが形成された基板上に第1の層間絶縁膜を、テトラエトキシシランを原料とするプラズマCVD法により、前記強誘電体キャパシタを覆うように形成する工程と、
前記前記第1の層間絶縁膜上に水素バリア膜を形成する工程と、
前記水素バリア膜上に、配線パターンを形成する工程と、
前記配線パターンを覆うように第2の層間絶縁膜を、高密度プラズマCVD法により、前記第2の層間絶縁膜が前記配線パターンの間を充填するように堆積する工程と、
前記第2の層間絶縁膜上にシリコン酸化膜よりなる犠牲膜を、テトラエトキシシランを原料としたプラズマCVD法により、平坦な表面を有するように堆積する工程と、
前記犠牲膜を化学機械研磨法により、前記第2の層間絶縁膜が露出するまで研磨する工程と、を含み、
前記第2の層間絶縁膜は第1の水分量を有し、前記犠牲膜は第2の水分量を有し、
前記第2の水分量は前記第1の水分量よりも少ないことを特徴とする半導体装置の製造方法。 - 前記第2の層間絶縁膜を形成する工程は、前記前記第1の水分量が、5.0×10-2g/cm3以下となるように実行され、前記犠牲膜を形成する工程は、前記犠牲膜中の水分量が、5.0×10-3g/cm3以下となるように実行されることを特徴とする請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007029211A JP5109391B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007029211A JP5109391B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198641A true JP2008198641A (ja) | 2008-08-28 |
JP5109391B2 JP5109391B2 (ja) | 2012-12-26 |
Family
ID=39757348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007029211A Expired - Fee Related JP5109391B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5109391B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205855A (ja) * | 2009-03-02 | 2010-09-16 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101637A (ja) * | 2000-04-11 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006049795A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2006134664A1 (ja) * | 2005-06-17 | 2006-12-21 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-02-08 JP JP2007029211A patent/JP5109391B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101637A (ja) * | 2000-04-11 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006049795A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2006134664A1 (ja) * | 2005-06-17 | 2006-12-21 | Fujitsu Limited | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205855A (ja) * | 2009-03-02 | 2010-09-16 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5109391B2 (ja) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100763559B1 (ko) | 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법 | |
JP2007073926A (ja) | 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法 | |
JP4522088B2 (ja) | 半導体装置の製造方法 | |
JP2008078390A (ja) | 半導体装置およびその製造方法 | |
JP2008177266A (ja) | 半導体基板、および半導体装置の製造方法 | |
JP2010016036A (ja) | 半導体装置及びその製造方法 | |
JP4887802B2 (ja) | 半導体装置とその製造方法 | |
US7501325B2 (en) | Method for fabricating semiconductor device | |
JP5655585B2 (ja) | 半導体装置の製造方法 | |
KR100859256B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2009094311A (ja) | 半導体装置の製造方法 | |
JP2007287915A (ja) | 強誘電体メモリ装置の製造方法 | |
JP5109391B2 (ja) | 半導体装置およびその製造方法 | |
JP2004095755A (ja) | 半導体装置の製造方法 | |
CN1954430B (zh) | 半导体装置及其制造方法 | |
WO2007116440A1 (ja) | 半導体装置の製造方法 | |
JP2007287804A (ja) | 半導体装置の製造方法 | |
KR100670726B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
JP5277717B2 (ja) | 半導体装置及びその製造方法 | |
JP2009111280A (ja) | 半導体装置の製造方法 | |
JP2006156516A (ja) | 金属シリケート窒化膜の製造方法および半導体装置の製造方法 | |
JP5423056B2 (ja) | 半導体装置の製造方法 | |
KR20050029339A (ko) | 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법 | |
US7300805B2 (en) | Method of manufacturing a ferroelectric capacitor | |
JP2008091616A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5109391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |