KR100967342B1 - 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 - Google Patents
메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 Download PDFInfo
- Publication number
- KR100967342B1 KR100967342B1 KR1020080112586A KR20080112586A KR100967342B1 KR 100967342 B1 KR100967342 B1 KR 100967342B1 KR 1020080112586 A KR1020080112586 A KR 1020080112586A KR 20080112586 A KR20080112586 A KR 20080112586A KR 100967342 B1 KR100967342 B1 KR 100967342B1
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- signal
- clock signal
- delay
- serial
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (4)
- 에스피디 소자를 가진 메모리 모듈의 테스트 장치에 있어서,내부클록신호를 입력받아 상기 에스피디 소자의 시리얼 클록 신호와 리셋신호를 발생시키는 시리얼 클록 발생기;상기 리셋신호에 응답하여 인에이블 되어 상기 내부클록신호를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 복수의 지연클록신호들을 획득하고, 타이밍 재설정 값에 응답하여 상기 획득된 복수의 지연클록신호들 중 하나를 선택하고, 선택된 신호를 재설정 클록신호로 출력하는 타이밍 재설정부; 및상기 재설정 클록신호를 입력받아 상기 시리얼 클록신호의 에지를 중심으로 셋업시간과 홀드시간이 재설정된 상기 에스피디 소자의 시리얼 데이터를 발생시키는 시리얼 데이터 발생기를 구비한 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
- 제1항에 있어서, 상기 타이밍 재설정부는상기 리셋신호에 응답하여 인에이블 되어 상기 내부클록신호를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 상기 복수의 지연클록신호들을 각각 출력하는 지연기; 및타이밍 재설정 값에 응답하여 상기 복수의 지연클록신호들 중 하나를 선택하여 상기 재설정 클록신호로 출력하는 선택기를 구비하는 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
- 제1항에 있어서, 상기 타이밍 재설정 값은피측정 메모리 모듈 내에 탑재된 에스피디 소자의 시리얼 클록신호 및 시리얼 데이터 신호의 동작 타이밍 값인 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
- 제1항에 있어서, 상기 타이밍 재설정 값은10ns 단위로 재설정이 가능한 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080112586A KR100967342B1 (ko) | 2008-11-13 | 2008-11-13 | 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080112586A KR100967342B1 (ko) | 2008-11-13 | 2008-11-13 | 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100053790A KR20100053790A (ko) | 2010-05-24 |
KR100967342B1 true KR100967342B1 (ko) | 2010-07-05 |
Family
ID=42278671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080112586A KR100967342B1 (ko) | 2008-11-13 | 2008-11-13 | 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100967342B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050112004A (ko) * | 2004-05-24 | 2005-11-29 | 삼성전자주식회사 | Dram 동작을 제어하는 장치 |
-
2008
- 2008-11-13 KR KR1020080112586A patent/KR100967342B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050112004A (ko) * | 2004-05-24 | 2005-11-29 | 삼성전자주식회사 | Dram 동작을 제어하는 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20100053790A (ko) | 2010-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5794175A (en) | Low cost, highly parallel memory tester | |
US7613968B2 (en) | Device and method for JTAG test | |
US8127187B2 (en) | Method and apparatus of ATE IC scan test using FPGA-based system | |
US9465073B2 (en) | Integrated circuit (IC) for reconstructing values of flip-flops connected in a scan-chain by using a joint test action group (JTAG) interface, a method of operating the IC, and devices having the IC | |
US9121892B2 (en) | Semiconductor circuit and methodology for in-system scan testing | |
US20140253099A1 (en) | Semiconductor device on device interface board and test system using the same | |
US7906982B1 (en) | Interface apparatus and methods of testing integrated circuits using the same | |
US7944223B2 (en) | Burn-in testing system | |
JP2006145527A (ja) | 埋め込み型時間領域反射率試験の方法及び装置 | |
KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
US20140149815A1 (en) | System and method for programming chips on circuit board through boundary scan technology | |
US9293226B2 (en) | Memory test device and operating method thereof | |
US20210148964A1 (en) | Test board and test system including the same | |
US8103927B2 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
KR100967342B1 (ko) | 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 | |
US8707117B2 (en) | Methods and apparatus to test multi clock domain data paths with a shared capture clock signal | |
TWI763594B (zh) | 半導體晶片及其預燒測試方法 | |
KR101023426B1 (ko) | 테스트 보드 | |
JP4840730B2 (ja) | デバイステスタ、タイミング校正方法 | |
WO2006061668A1 (en) | Test time reduction for multi-chip modules (mcm) and for system-in-packages (sip) | |
US8122309B2 (en) | Method and apparatus for processing failures during semiconductor device testing | |
JP2012255693A (ja) | 半導体集積回路及びその制御方法 | |
JP2009216419A (ja) | 半導体集積回路装置 | |
KR20140135876A (ko) | 테스트 핸들러 | |
KR20050047928A (ko) | 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한테스트 보드 및 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131230 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141111 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151113 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161027 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 11 |