KR100967342B1 - 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 - Google Patents

메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 Download PDF

Info

Publication number
KR100967342B1
KR100967342B1 KR1020080112586A KR20080112586A KR100967342B1 KR 100967342 B1 KR100967342 B1 KR 100967342B1 KR 1020080112586 A KR1020080112586 A KR 1020080112586A KR 20080112586 A KR20080112586 A KR 20080112586A KR 100967342 B1 KR100967342 B1 KR 100967342B1
Authority
KR
South Korea
Prior art keywords
reset
signal
clock signal
delay
serial
Prior art date
Application number
KR1020080112586A
Other languages
English (en)
Other versions
KR20100053790A (ko
Inventor
박상혁
신성욱
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020080112586A priority Critical patent/KR100967342B1/ko
Publication of KR20100053790A publication Critical patent/KR20100053790A/ko
Application granted granted Critical
Publication of KR100967342B1 publication Critical patent/KR100967342B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

메모리 모듈의 테스트 장치의 재설정이 가능한 에스피디 소자 신호 발생기를 개시한다. 신호발생기는 내부클록신호를 입력받아 에스피디 소자의 시리얼 클록 신호와 리셋신호를 발생시키는 시리얼 클록 발생기와, 리셋신호에 응답하여 인에이블 되어 내부클록신호를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 복수의 지연클록신호들을 획득하고, 타이밍 재설정 값에 응답하여 획득된 복수의 지연클록신호들 중 하나를 선택하고, 선택된 신호를 재설정 클록신호로 출력하는 타이밍 재설정부와, 재설정 클록신호를 입력받아 시리얼 클록신호의 에지로부터 타이밍이 재설정된 에스피디 소자의 시리얼 데이터를 발생시키는 시리얼 데이터 발생기를 포함한다. 따라서 본 발명에서는 메모리 모듈에 탑재된 에스피디 소자의 동작 타이밍을 재설정할 수 있으므로 다양한 에스피디 동작특성을 가진 메모리 모듈들의 테스트가 가능하므로 테스트 장비의 효율성을 향상시킬 수 있다.

Description

메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치{Reconfigurable Serial Signal Generator in Memory Module Tester}
본 발명은 메모리 모듈 테스트 장치에 관한 것으로서, 더욱 상세하게는 서로 다른 동작 타이밍을 가진 에스피디(SPD : Serial Presence Detect) 소자를 포함하는 메모리 모듈들을 테스트할 수 있는 장치에 관한 것이다.
일반적으로 메모리 모듈, DIMM(Dual Inline memory Module)은 내부 메모리 컴포넌트 소자들의 동작정보를 기억시킨 시리얼 EEPROM, 즉 에스피디 소자를 포함한다. 에스피디 소자에는 메모리 모듈의 크기, 데이터 액세스 속도, 동작타이밍 및 제작사 등의 정보가 저장된다. 에스피디 소자는 외부 시스템과 시리얼버스, 예컨대 I2C(Inter Integrated Circuit) 버스를 통해 데이터의 쓰기 및 읽기가 이루어진다.
다양한 메모리 모듈이 제작되는 것만큼 다양한 에스피디 소자들이 제작되고 있으며 이들의 조합에 의해 다양한 에스피디 소자를 가진 메모리 모듈들이 제작되고 있다. 특히 반도체 소자들은 동일한 제조회사에서 제조되더라도 제조공정상의 조건에 의해 서로 다른 동작특성을 가진 에스피디 소자들이 제조될 수 있으며 동일 웨이퍼에서 동일 공정조건에서 제조되더라도 웨이퍼 중심부와 주변부 등의 배치 위치에 따라 소자 동작특성의 차이가 존재할 수 있다. 따라서 에스피디 소자들은 제조단계에서 동작특성이 결정되면 해당 동작특성에 적합하게 시스템 설계를 하지 않으며 아니된다.
더구나 메모리 모듈 제조사들은 메모리 모듈의 동작속도, 메모리 용량 등에 따라 다양한 에스피디 소자들 중 적합한 동작특성을 가진 소자를 채택하여 조립하고 있다. 그러므로 메모리 모듈의 테스트 단계에서 사용되는 메모리 모듈 테스트 장비는 다양한 에스피디 인터페이스 특성을 갖출 것이 요구되고 있다.
본 발명의 목적은 이와 같은 요구에 부응하기 위하여 에스피디 소자의 동작특성에 응답하여 테스트 신호 특성을 재설정할 수 있는 에스피디 소자 신호 발생기를 제공하는 데 있다.
상기 목적을 달성하기 위한 신호발생기는 내부클록신호를 입력받아 에스피디 소자의 시리얼 클록 신호와 리셋신호를 발생시키는 시리얼 클록 발생기와, 리셋신호에 응답하여 인에이블 되어 내부클록신호를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 복수의 지연클록신호들을 획득하고, 타이밍 재설정 값에 응답하여 획득된 복수의 지연클록신호들 중 하나를 선택하고, 선택된 신호를 재설정 클록신호로 출력하는 타이밍 재설정부와, 재설정 클록신호를 입력받아 시리얼 클록신호의 에지로부터 타이밍이 재설정된 에스피디 소자의 시리얼 데이터를 발생시키는 시리얼 데이터 발생기를 포함한다. 따라서 본 발명에서는 메모리 모듈에 탑재된 에스피디 소자의 동작 타이밍을 재설정할 수 있으므로 다양한 에스피디 동작특성을 가진 메모리 모듈들의 테스트가 가능하므로 테스트 장비의 효율성을 향상시킬 수 있다.
따라서 본 발명에서는 메모리 모듈에 탑재된 에스피디 소자의 동작 타이밍을 재설정할 수 있으므로 다양한 에스피디 동작특성을 가진 메모리 모듈들의 테스트가 가능하므로 테스트 장비의 효율성을 향상시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 메모리 모듈 테스트 장비의 에스피디 소자 신호 발생기에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 반도체 패키지 소자 테스트 장치의 개념도를 나타낸다.
도 1을 참조하면, 테스트 장치 또는 테스트 핸들러는 로딩부(10), 소자 이송부(20), 테스트부(30), 언로딩부(40)로 구성된다. 로딩부(10)는 메모리 모듈(MM)들이 트레이에 담겨져 이송 차례를 기다린다. 로딩부(10)에서 MM를 소정 온도, 예컨대 70~100℃로 가열하거나 -20~ -40℃로 냉각시켜서 열악한 온도 환경을 조성할 수도 있다. 소자 이송부(20)는 로딩부(10)에 대기 중인 MM들을 로봇 암 등의 이송장치들에 의해 테스트부(30)의 소켓에 장착하거나 테스트가 완료된 MM들을 언로딩부(40)에 이송한다. 테스트부(30)는 MM들이 장착되는 소켓들이 배열된 테스트 헤드(32)와 테스트 헤드에 전기적으로 접속되는 테스트 제어부(34)를 포함한다. 테스트 제어부(34)에서는 소켓에 장착된 MM들에 테스트 패턴을 제공하고 테스트 결과를 저장하거나 오퍼레이터에게 제공한다. 언로딩부(40)는 테스트가 완료된 MM들을 양품과 불량품으로 구분하여 트레이 상에 실어서 대기시킨다. 대기된 트레이는 다음 단계로 운반된다.
도 2는 도 1의 테스트부의 테스트 제어부의 상세 회로 구성을 나타낸다.
도 2를 참조하면, 테스트 제어부(34)는 제어부(100), 제1비교부(110), 제2비교부(120), 구동부(130), 시리얼 신호발생기(140)를 포함한다. 테스트 제어부(34)는 테스트 헤드(32)와 복수의 신호선들로 연결된다. 신호선들은 콘트롤버스(CLT), 어드레스버스(ADD), 데이터버스(DATA), 시리얼 버스(SCL, SAD, SDA) 등을 포함한다.
제어부(100)는 테스트 오퍼레이터가 작동하는 퍼스널 컴퓨터(36)와 교신하여 테스트 프로그램 데이터를 입력받아서 대응하는 테스트 패턴을 발생시키고 발생된 테스트 패턴을 구동부(130)를 통해 테스트 헤드(32)의 소켓에 장착된 메모리 모듈(MM)에 제공하고, MM으로부터 리드된 데이터를 제1 및 제2비교부(110, 120)에서 비교하여 메모리 소자 내부의 셀 오류 여부를 테스트한다. 또한, 제어부(100)는 시리얼 신호 발생기(140)를 통해 메모리 모듈(MM) 내부의 에스디피소자(SPD)에 저장된 데이터를 리드하여 메모리 모듈의 동작특성정보를 퍼스널 컴퓨터(36)에 전달한다. 퍼스널 컴퓨터(36)에 전달된 정보에 응답하여 테스트 오퍼레이터는 가장 적절한 테스트 프로그램을 작성한다.
도 3은 도 2의 시리얼 신호 발생기의 회로 구성도를 나타낸다.
도 3을 참조하면 시리얼 신호 발생기(140)는 커맨드 발생기(141), 재설정 레지스터(142), 내부 클록발생기(143), 시리얼 어드레스 발생기(144), 시리얼 클록 발생기(145), 타이밍 재설정부(146), 시리얼 데이터 발생기(147)를 포함한다.
커맨드 발생기(141)는 퍼스널 컴퓨터(36)로부터 프로그램 데이터를 입력받아 커맨드신호를 발생한다. 재설정 레지스터(142)는 퍼스널 컴퓨터(36)로부터 타이밍 재설정 값을 입력받아 선택신호(SEL)를 발생한다. 내부 클록발생기(143)는 커맨드 발생기(141)로부터 제공된 커맨드에 응답하여 2MHz의 내부클록신호(ICLK)를 발생한다. 시리얼 어드레스 발생기(144)는 커맨드발생기(141)의 커맨드에 응답하여 3비트 시리얼 어드레스 신호(SAD)를 발생한다. 시리얼 클록 발생기(145)는 내부클록신호(ICLK)를 입력받아 시리얼 클록 신호(SCL)와 리셋신호(RST)를 발생시킨다. 타이밍 재설정부(146)는 리셋신호(RST)에 응답하여 인에이블 되어 내부클록신호(ICLK)를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 복수의 지연클록신호들을 획득하고, 타이밍 재설정 값에 응답하여 획득된 복수의 지연클록신호들 중 하나를 선택하고, 선택된 신호를 재설정 클록신호(DCLK)로 출력한다. 시리얼 데이터 발생기(147)는 재설정 클록신호(DCLK)를 입력받아 시리얼 클록신호(SCL)의 에지를 중심으로 셋업시간과 홀드시간이 재설정된 시리얼 데이터(SDA)를 발생시킨다.
도 4는 도 3의 타이밍 재설정부의 상세 회로구성을 나타낸다.
도 4를 참조하면, 타이밍 재설정부(146)는 지연기(146a)와 선택기(146b)를 포함한다. 지연기(146a)는 종속 연결된 복수의 D형 플립플롭들(DFF1~DFFn)들로 구성된다. 각 D형 플립플롭들(DFF1~DFFn)의 리셋단자(R)에 리셋신호(RST)가 공통 연결되고, 클럭단자에 기준클록신호(RCLK)가 공통 연결된다. 여기서 기준클록신호(RCLK)는 100MHz의 클록신호로 1주기가 10ns로 주어진다. D형 플립플롭(DFF1)의 출력단자는 선택기(146b)의 대응하는 입력단자에 연결된다. 또한 D형 플립플롭(DFF1)의 출력단자는 다음 단의 D형 플립플롭(DFF2)의 입력단자에 연결된다. 이 와 같은 방식으로 D형 플립플롭(DFF1)부터 D형 플립플롭(DFFn)까지 출력단자가 다음단의 입력단자에 연결되는 방식으로 차례차례로 종속 연결된다.
그러므로 각 D형 플립플롭들(DFF1~DFFn)은 리셋신호(RST)에 응답하여 인에이블 되어 내부클록신호(ICLK)를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 복수의 지연클록신호들(DCLK1~DCLKn)을 각각 출력한다. 그러므로 내부클록신호(ICLK)에 비교하여 지연클록신호(DCLK1)는 10ns 지연되고 지연클록신호(DCLKn)는 10 × N ns 지연된다.
선택기(146b)는 N × 1 멀티플렉서로 구성되어 선택신호(SEL)신호에 응답하여 N개의 입력 중 하나를 선택하여 재설정 클록신호(DCLK)를 출력한다. 그러므로 선택신호(SEL)에 의해 원하는 지연시간을 재설정할 수 있다.
도 5는 본 발명의 동작을 설명하기 위한 타이밍도를 나타낸다.
도면을 참조하면 시리얼 데이터신호(SDA)의 셋업타임(Tsetup)과 홀드타임(Thold)은 재설정 타이밍에 응답하여 발생된 재설정 시리얼 데이터신호(R-SDA)의 셋업타임(RTsetup)과 홀드타임(RThold)으로 재설정된다.
그러므로 본 발명에서는 시리얼 데이터의 세업타임과 홀드타임을 임의값으로 재설정이 가능하므로 메모리 모듈의 에스피디소자(SPD)의 동작특성에 매칭된 시리얼신호를 발생시킬 수 있다.
본 발명에 따르면, 메모리 모듈 테스트 장비에서 에스피디 소자의 동작특성에 매칭되도록 타이밍 재설정이 가능하므로 다양한 에스피디 소자를 채택한 메모리 모듈의 테스트가 가능해지므로 메모리 모듈 테스트단계에서 테스트의 효율을 증가시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 반도체 패키지 소자 테스트 장치의 개념도를 나타낸다.
도 2는 도 1의 테스트부의 테스트 제어부의 상세 회로 구성을 나타낸다.
도 3은 도 2의 시리얼 신호 발생기의 회로 구성도를 나타낸다.
도 4는 도 3의 타이밍 재설정부의 상세 회로구성을 나타낸다.
도 5는 본 발명의 동작을 설명하기 위한 타이밍도를 나타낸다.

Claims (4)

  1. 에스피디 소자를 가진 메모리 모듈의 테스트 장치에 있어서,
    내부클록신호를 입력받아 상기 에스피디 소자의 시리얼 클록 신호와 리셋신호를 발생시키는 시리얼 클록 발생기;
    상기 리셋신호에 응답하여 인에이블 되어 상기 내부클록신호를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 복수의 지연클록신호들을 획득하고, 타이밍 재설정 값에 응답하여 상기 획득된 복수의 지연클록신호들 중 하나를 선택하고, 선택된 신호를 재설정 클록신호로 출력하는 타이밍 재설정부; 및
    상기 재설정 클록신호를 입력받아 상기 시리얼 클록신호의 에지를 중심으로 셋업시간과 홀드시간이 재설정된 상기 에스피디 소자의 시리얼 데이터를 발생시키는 시리얼 데이터 발생기를 구비한 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
  2. 제1항에 있어서, 상기 타이밍 재설정부는
    상기 리셋신호에 응답하여 인에이블 되어 상기 내부클록신호를 축차적으로 지연시켜서 서로 다른 지연특성을 가진 상기 복수의 지연클록신호들을 각각 출력하는 지연기; 및
    타이밍 재설정 값에 응답하여 상기 복수의 지연클록신호들 중 하나를 선택하여 상기 재설정 클록신호로 출력하는 선택기를 구비하는 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
  3. 제1항에 있어서, 상기 타이밍 재설정 값은
    피측정 메모리 모듈 내에 탑재된 에스피디 소자의 시리얼 클록신호 및 시리얼 데이터 신호의 동작 타이밍 값인 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
  4. 제1항에 있어서, 상기 타이밍 재설정 값은
    10ns 단위로 재설정이 가능한 것을 특징으로 하는 재설정이 가능한 에스피디 소자 신호 발생기.
KR1020080112586A 2008-11-13 2008-11-13 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 KR100967342B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080112586A KR100967342B1 (ko) 2008-11-13 2008-11-13 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112586A KR100967342B1 (ko) 2008-11-13 2008-11-13 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치

Publications (2)

Publication Number Publication Date
KR20100053790A KR20100053790A (ko) 2010-05-24
KR100967342B1 true KR100967342B1 (ko) 2010-07-05

Family

ID=42278671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112586A KR100967342B1 (ko) 2008-11-13 2008-11-13 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치

Country Status (1)

Country Link
KR (1) KR100967342B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112004A (ko) * 2004-05-24 2005-11-29 삼성전자주식회사 Ｄｒａｍ 동작을 제어하는 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112004A (ko) * 2004-05-24 2005-11-29 삼성전자주식회사 Ｄｒａｍ 동작을 제어하는 장치

Also Published As

Publication number Publication date
KR20100053790A (ko) 2010-05-24

Similar Documents

Publication Publication Date Title
US5794175A (en) Low cost, highly parallel memory tester
US7613968B2 (en) Device and method for JTAG test
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
US9465073B2 (en) Integrated circuit (IC) for reconstructing values of flip-flops connected in a scan-chain by using a joint test action group (JTAG) interface, a method of operating the IC, and devices having the IC
US9121892B2 (en) Semiconductor circuit and methodology for in-system scan testing
US20140253099A1 (en) Semiconductor device on device interface board and test system using the same
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
US7944223B2 (en) Burn-in testing system
JP2006145527A (ja) 埋め込み型時間領域反射率試験の方法及び装置
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
US20140149815A1 (en) System and method for programming chips on circuit board through boundary scan technology
US9293226B2 (en) Memory test device and operating method thereof
US20210148964A1 (en) Test board and test system including the same
US8103927B2 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment
KR100967342B1 (ko) 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치
US8707117B2 (en) Methods and apparatus to test multi clock domain data paths with a shared capture clock signal
TWI763594B (zh) 半導體晶片及其預燒測試方法
KR101023426B1 (ko) 테스트 보드
JP4840730B2 (ja) デバイステスタ、タイミング校正方法
WO2006061668A1 (en) Test time reduction for multi-chip modules (mcm) and for system-in-packages (sip)
US8122309B2 (en) Method and apparatus for processing failures during semiconductor device testing
JP2012255693A (ja) 半導体集積回路及びその制御方法
JP2009216419A (ja) 半導体集積回路装置
KR20140135876A (ko) 테스트 핸들러
KR20050047928A (ko) 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한테스트 보드 및 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 11