JP2008083138A - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
JP2008083138A
JP2008083138A JP2006260242A JP2006260242A JP2008083138A JP 2008083138 A JP2008083138 A JP 2008083138A JP 2006260242 A JP2006260242 A JP 2006260242A JP 2006260242 A JP2006260242 A JP 2006260242A JP 2008083138 A JP2008083138 A JP 2008083138A
Authority
JP
Japan
Prior art keywords
sustain
circuit
voltage
electrode
sustain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006260242A
Other languages
English (en)
Other versions
JP5157112B2 (ja
Inventor
Nobuhiko Nakamura
信彦 中村
Toshikuni Nakatani
敏邦 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006260242A priority Critical patent/JP5157112B2/ja
Publication of JP2008083138A publication Critical patent/JP2008083138A/ja
Application granted granted Critical
Publication of JP5157112B2 publication Critical patent/JP5157112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】維持電極用フレキシブル配線板に接続不良が生じたときに直ちに検知することができるプラズマディスプレイ装置を提供する。
【解決手段】複数の維持電極23の一方の端部に共通に接続される短絡用配線27を形成したプラズマディスプレイパネルと、維持電極に駆動電圧を供給する維持電極駆動回路54と、維持電極駆動回路54と短絡用配線27とを電気的に接続するフレキシブル配線板549とを有し、フレキシブル配線板549に、維持電極に駆動電圧を供給するための駆動用導線547と、短絡用配線27に電気的に接続される接続確認用導線548とを設け、かつ前記維持電極駆動回路54と前記短絡用配線27との電気的な接続不良を検知する接続不良検知回路500とを備えたことを特徴とする。
【選択図】図11

Description

本発明は、大画面で、薄型、軽量の画像表示装置として知られているプラズマディスプレイ装置に関する。
プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルを用いたプラズマディスプレイ装置は、視野角が広く大画面化が容易であり、かつ自発光型であり画像表示品質が高いこと等から、大画面画像表示装置の主流となりつつある。
パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。そして、パネルは、画像表示を行う画像表示領域とそれ以外の非表示領域とに分けられ、各電極はそれぞれの電極を前面板または背面板の画像表示領域外、すなわち非表示領域まで引き出して形成した引き出し部を備え、その引き出し部に駆動電圧を印加することで各電極を駆動する。
このような構成のパネルを用いたプラズマディスプレイ装置は、表示電極対に交互に維持パルスを印加して各放電セル内でガス放電を発生させ、このガス放電により発生した紫外線で赤色、緑色および青色の各色の蛍光体を励起発光させてカラー画像表示を行っている。
パネルを駆動する方法としては、サブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。
各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
このようなプラズマディスプレイ装置においては、各電極それぞれの引き出し部と、各駆動回路のそれぞれの出力部とをフレキシブル配線板(以下、「FPC」と記す)によって電気的に接続し、FPCを介して各電極に駆動電圧を印加してパネルを駆動している。例えば、各駆動回路の出力部はFPCと接続するために設けたコネクタを備えており、一方の端部をパネルの引き出し部に固着したFPCの他方の端部をそのコネクタに接続することで、各電極と各駆動回路とを電気的に接続している。
このとき、走査電極およびデータ電極に関しては、各電極をそれぞれ独立して駆動するため、正しく接続されていないFPCが1つでもあれば、画像の表示不良が生じる。したがって、表示画像を確認することで、FPCに関する接続不良を検知することができる。
一方、維持電極に関しては、全ての維持電極に対し同じ駆動電圧を共通に印加して駆動する。したがって、全ての維持電極が共通して接続される短絡用配線を形成し、この短絡用配線を介して、1つの維持電極駆動回路が全ての維持電極を駆動する構成とすることができる。そのため、このような構成の場合、接続不良のFPCがあったとしても、正しく接続されたFPCから短絡用配線を介して全ての維持電極に駆動電圧が印加されるため、パネルには正常な画像が表示される。そのため、表示画像を一見しただけでは、全てのFPCが正常に接続されているかどうかを判別することは難しい。
しかしながら、維持電極に関するFPCに接続不良が発生した場合には、そのFPCを介して流れるはずの電流が、正常に接続されているFPCを介して流れるようになるため、正常に接続されているFPCに過負荷がかかる恐れがある。また、近年では、パネルのさらなる大画面化により駆動の際に流れる電流量も増加しているため、そのような場合の負荷はさらに大きくなる傾向にある。
そこで、パネルとパネルを駆動する駆動回路とを接続するFPCの各回路パタ−ンに温度指示塗料を塗った抵抗を電気的に直列に配することにより、接続不良を塗料の色変化によって検出できるようにした技術が提案されている(例えば、特許文献1参照)。これにより、接続状態の確認作業が短時間で簡単正確に行なえるようになり、検査工数の削減及び能率の向上を図ることができる。
特開平2−186531号公報
しかしながら、この技術では、FPCの接続部分を目視することが可能な製造工程等では接続状態を確認することができるが、例えば、製品の搬送の際に生じる振動や衝撃等により、維持電極に関するFPCに接続不良が発生した場合には、それを検知することは難しい。
本発明はこれらの課題に鑑みなされたものであり、維持電極駆動回路と短絡用配線との間に接続不良が生じたときに、直ちにそれを検知することが可能なプラズマディスプレイ装置を提供することを目的とする。
この課題を解決するために、本発明は、前面板上に複数の走査電極および維持電極を形成するとともに前記複数の維持電極の一方の端部に共通に接続される短絡用配線を形成したプラズマディスプレイパネルと、前記維持電極に駆動電圧を供給する維持電極駆動回路と、前記維持電極駆動回路と前記短絡用配線とを電気的に接続するフレキシブル配線板とを有し、前記フレキシブル配線板に、前記維持電極に駆動電圧を供給するための駆動用導線と、前記駆動用導線とは電気的に絶縁して形成されかつ前記短絡用配線に電気的に接続される接続確認用導線とを設け、かつ前記フレキシブル配線板の接続確認用導線と電気的に接続され前記維持電極駆動回路と前記短絡用配線との電気的な接続不良を検知する接続不良検知回路とを備えたことを特徴とする。
この構成により、例えば維持電極駆動回路と短絡用配線とを電気的に接続するためのFPCと短絡用配線との間に接続不良が生じたときに、直ちにそれを検知することが可能となる。
また、本発明のプラズマディスプレイ装置において、接続不良検知回路は、接続確認用導線から出力される駆動電圧を抵抗分割する複数の抵抗と、抵抗分割された駆動電圧を平滑化するコンデンサと、コンデンサにカソードを接続したダイオードと、前記ダイオードのアノードに接続されコンデンサの電圧が所定の電圧以下となったときに出力信号を変位させるスイッチング回路とを備えたものである。これにより、100(V)を超える維持パルス電圧を抵抗分割するとともに平滑化してコンデンサに充電し、維持電極駆動回路と短絡用配線との間に接続不良が発生したときには、コンデンサの電圧を低下させてスイッチング回路の出力信号を変位させることができるようになるので、維持電極駆動回路と短絡用配線との間に電気的な接続不良が発生したときに直ちにそれを検知することが可能となる。
また、本発明のプラズマディスプレイ装置においては、維持電極駆動回路および接続不良検知回路を同一基板上に搭載したものである。これにより、短絡用配線と接続されたFPCを、同一基板上に配置した維持電極駆動回路と接続不良検知回路とに、1つのコネクタを介して接続することができるので、維持電極駆動回路と短絡用配線との電気的な接続の確認を、さらに高精度に行うことができる。
本発明によれば、維持電極駆動回路と短絡用配線との間に接続不良が生じたときに、直ちにそれを検知することが可能なプラズマディスプレイ装置を提供することができる。
以下、本発明の一実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
図1は、本発明の実施の形態におけるパネル10の構造を示す分解斜視図である。前面板20はガラス製の前面基板21を有する。前面基板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
背面板30はガラス製の背面基板31を有する。背面基板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が設けられている。
これら前面板20と背面板30とは、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示され、パネル10は、画像表示を行う画像表示領域とそれ以外の非表示領域とに分けられる。
なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図2は、本発明の実施の形態におけるパネル10の電極配列図である。パネル10には、行方向に延長されたn本(本実施の形態においては、n=1080)の走査電極SC1〜SCn(図1の走査電極22)およびn本の維持電極SU1〜SUn(図1の維持電極23)が配列され、列方向に延長されたm本(本実施の形態においては、m=5760)のデータ電極D1〜Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。なお、図1、図2に示したように、走査電極SCiと維持電極SUiとは互いに平行に対をなして形成されているために、走査電極SC1〜SCnと維持電極SU1〜SUnとの間に大きな電極間容量Cpが存在する。
図3は、本発明の実施の形態におけるパネル10の部分拡大図である。維持電極23は、パネル10の非表示領域まで引き出されて形成された引き出し部を有する。維持電極23は、共通して同じ駆動電圧を印加するために、全ての維持電極23に共通に接続される短絡用配線27を形成し、その短絡用配線27に複数の引き出し電極28を設けることで維持電極23の引き出し部を形成している。
図4は、本発明の実施の形態におけるパネル10にFPCが接続された様子を示す概略図である。FPC539は、柔軟な引き回しができるように柔軟性を有するプリント配線基板からなっており、ポリイミド等の一般に知られた柔軟な樹脂基板上に金属箔がプリントされて形成されたストライプ状の配線を有する構成となっている。このストライプ上の配線は互いに電気的に絶縁するように配線と配線との間に絶縁部が設けられている。FPC539の一方の端部に設けられた電極端子は走査電極22の引き出し電極の配置間隔にもとづいた間隔および配線幅に形成されており、FPC539の他方の端部に設けられた電極端子は、FPC539が接続されるコネクタに設けられた電極の配置間隔にもとづいた間隔および配線幅に形成されている。そして、FPC539は、一方の端部に設けられた電極端子が走査電極22の引き出し電極のそれぞれに電気的に接続された状態で前面板20に固着されている。
維持電極用FPC549は、FPC539と同様に柔軟性を有するプリント配線基板からなっており、柔軟な樹脂基板上に金属箔がプリントされて形成された配線を有する構成となっている。配線部分は、維持電極23に維持パルス電圧等の駆動電圧を伝達する働きを有する駆動用導線547と、駆動電圧を取り出すための接続確認用導線548とからなる。なお、駆動用導線547は、大電流を流すことができるように、幅の広い1つの配線として形成されている。また、FPCと引き出し電極との接続部分が振動や衝撃等によって外れるときには、FPCの端の方が先に剥がれやすいことが経験的にわかっているため、接続確認用導線548は、図4に示すように、維持電極用FPC549の端に寄せて形成されている。駆動用導線547と接続確認用導線548との間には絶縁部が設けられており、互いに電気的に絶縁している。維持電極用FPC549の一方の端部に設けられた電極端子は短絡用配線27の引き出し電極28の配置間隔にもとづいた間隔および配線幅に形成されており、維持電極用FPC549の他方の端部に設けられた電極端子は、維持電極用FPC549が接続されるコネクタに設けられた電極の配置間隔にもとづいた間隔および配線幅に形成されている。そして、維持電極用FPC549は、一方の端部に設けられた電極端子が引き出し電極28のそれぞれに電気的に接続された状態で前面板20に固着されている。したがって、駆動用導線547から短絡用配線27に伝達される駆動電圧は、短絡用配線27を介して接続確認用導線548から取り出すことができる。
維持電極用FPC549をこのような構成にすることで、維持電極駆動回路と短絡用配線27との間に電気的な接続不良が発生したとき、例えば維持電極用FPC549と引き出し電極28との接続部分が外れ、維持電極用FPC549と引き出し電極28との間に接続不良が生じたときに、直ちにそれを検知することができるようにしている。
図5は、プラズマディスプレイ装置の回路ブロックの一例を示す図である。図5において、プラズマディスプレイ装置1は、前述したパネル10と、画像信号処理回路51と、データ電極駆動回路52と、走査電極駆動回路53と、維持電極駆動回路54と、タイミング発生回路55と、接続不良検知回路500と、各回路ブロックに必要な電源を供給する電源回路(図示せず)とを備えている。
前述した画像信号処理回路51は、入力された画像信号sigをサブフィールド毎の発光・非発光を示す画像データに変換する。前述したデータ電極駆動回路52はサブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極D1〜Dmを駆動する。前述したタイミング発生回路55は水平同期信号H、垂直同期信号Vをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。前述した走査電極駆動回路53は、タイミング信号にもとづき、維持期間においては維持パルスを発生させ、初期化期間においては傾斜波形電圧を発生させ、書込み期間においては走査パルスを発生させて各走査電極SC1〜SCnをそれぞれ駆動する。前述した維持電極駆動回路54は、維持期間において維持パルスを発生するための維持パルス発生部200を有し、タイミング信号にもとづいて維持電極SU1〜SUnを駆動する。前述した接続不良検知回路500は、維持電極SU1〜SUnの駆動に用いるプリント基板(本実施の形態では、3枚)上にそれぞれ設けられ、短絡用配線27に印加される維持電極SU1〜SUnを駆動するための電圧が、維持電極用FPC549の接続確認用導線548から出力されるかどうかを検出し、維持電極駆動回路54と短絡用配線27との間の電気的な接続不良を検知する。
次に、維持電極駆動回路54の詳細について説明する。
図6は、本発明の実施の形態におけるプラズマディスプレイ装置1の維持電極駆動回路54の詳細を示す回路図である。維持パルス発生部200は、電力回収部210とクランプ部220とを備え、電力回収部210は、電力回収用のコンデンサC200と、スイッチング素子Q211、Q212と、逆流防止用のダイオードD201、D202と、共振用のインダクタL200とを有し、クランプ部220は、スイッチング素子Q221、Q222を有する。
また、図6に示すように、維持電極駆動回路54は、電圧Ve1を維持電極SU1〜SUnに印加するためのスイッチング素子Q231、Q232と、逆流防止用のダイオードD231と、電圧Ve1に電圧ΔVeを積み上げた電圧Ve2を維持電極SU1〜SUnに印加するためのスイッチング素子Q241、Q242と、充電用のコンデンサC241とを備えている。
なお、維持電極SU1〜SUnに関しては、後述するように全ての維持電極SU1〜SUnに対し共通して同じ駆動電圧を印加することができるため、維持電極駆動回路54は維持電極SU1〜SUnを個別に駆動するための回路等を備えておらず、全ての維持電極SU1〜SUnが電気的に共通して維持電極駆動回路54に接続される。
なお、接続不良検知回路500の詳細については後述する。
次に、パネル10を駆動するための駆動電圧波形とその動作について説明する。本実施の形態におけるプラズマディスプレイ装置は、パネル10を駆動する方法としてサブフィールド法を用いている。これは、1フィールド期間を複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光、非発光を制御することにより階調表示を行う方法である。そして、サブフィールドのそれぞれは、初期化期間、書込み期間および維持期間を有する。
初期化期間では放電セルで初期化放電を行い、続く書込み動作のために必要な壁電荷を形成する。書込み期間では、走査電極SC1〜SCnに順次走査パルスを印加するとともにデータ電極D1〜Dmには表示すべき画像信号に対応した書込みパルスを印加して書込み放電を行い、選択的な壁電荷形成を行う。続く維持期間では発光させるべき表示輝度に応じた所定の回数の維持パルスを走査電極SC1〜SCnと維持電極SU1〜SUnとの間に印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電、発光させる。
図7は、プラズマディスプレイ装置の駆動電圧波形図である。図7には、2つのサブフィールドの駆動電圧波形、すなわち第1のサブフィールド(第1SF)および第2のサブフィールド(第2SF)の駆動電圧波形を示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。
第1SFの初期化期間前半部では、データ電極D1〜Dmおよび維持電極SU1〜SUnにそれぞれ0(V)を印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および維持電極SU1〜SUn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極SU1〜SUnに、図6に示したダイオードD231およびスイッチング素子Q231、Q232を介して正の電圧Ve1を印加する。このとき、維持電極駆動回路54からは、維持電極用FPC549および短絡用配線27を介して全ての維持電極SU1〜SUnに対し共通して電圧Ve1が印加される。なお、このときスイッチング素子Q242はオンにし、コンデンサC241の電圧が電圧Ve1になるようにコンデンサC241に充電しておく。走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。
以上により、初期化動作が終了する。なお、初期化期間の駆動電圧波形としては、図7の第2SFの初期化期間に示したように、初期化期間後半部の電圧波形だけを印加してもよく、この場合には直前のサブフィールドの維持期間において維持放電を行った放電セルで選択的に初期化放電が発生する。
続く書込み期間では、走査電極SC1〜SCnに電圧Vcを印加する。このとき、維持電極駆動回路54においては、スイッチング素子Q231、Q232はオンにしたまま、スイッチング素子Q242を遮断(以下、「オフ」と記す)するとともにスイッチング素子Q241をオンさせてコンデンサC241の電圧に電圧ΔVeを重畳する。これにより、維持電極SU1〜SUnに電圧Ve1+ΔVe、すなわち電圧Ve2を印加する。また、逆流防止用のダイオードD231の働きにより、コンデンサC241から電圧源Ve1への電流は遮断される。このとき、維持電極駆動回路54からは、各維持電極用FPC549および短絡用配線27を介して全ての維持電極SU1〜SUnに対し共通して電圧Ve2が印加される。
次に、1行目の走査電極SC1に負の走査パルス電圧Vaを印加する。そして、データ電極D1〜Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。するとデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間および維持電極SU1と走査電極SC1との間に書込み放電が起こり、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。このようにして、1行目の書込み動作が行われる。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで行い、書込み期間が終了する。
続く維持期間では、まず、維持電極駆動回路54のスイッチング素子Q212をオンにする。すると維持電極SU1〜SUn側の電荷は、短絡用配線27および各維持電極用FPC549と、インダクタL200とダイオードD202とスイッチング素子Q212とを通してコンデンサC200に流れ始め、維持電極SU1〜SUnの電圧が下がり始める。そして、維持電極SU1〜SUnの電圧が0(V)付近まで低下したときスイッチング素子Q222をオンにする。すると維持電極SU1〜SUnはスイッチング素子Q222を通して0(V)にクランプされる。
さらに、走査電極駆動回路53を動作させて走査電極SC1〜SCnの電圧を電圧Vsまで立ち上げる。
このようにして、維持電極SU1〜SUnに0(V)を印加するとともに走査電極SC1〜SCnに正の維持パルス電圧Vsを印加する。すると書込み放電を起こした放電セルでは、走査電極SCi上と維持電極SUi上との電圧差は、維持パルス電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。
そしてこの放電により、走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極駆動回路53を動作させて走査電極SC1〜SCnの電圧を0(V)まで立ち下げる。
さらに、維持電極駆動回路54のスイッチング素子Q211をオンにする。すると電力回収用のコンデンサC200から、スイッチング素子Q211とダイオードD201とインダクタL200と、各維持電極用FPC549および短絡用配線27とを介して維持電極SU1〜SUnに電流が流れ始め、維持電極SU1〜SUnの電圧が上がり始める。そして、維持電極SU1〜SUnの電圧がVs付近まで上昇したときスイッチング素子Q221をオンにする。すると維持電極SU1〜SUnはスイッチング素子Q221を通して平滑コンデンサC250の電圧Vsにクランプされる。
このようにして、走査電極SC1〜SCnに0(V)を印加するとともに維持電極SU1〜SUnに正の維持パルス電圧Vsを印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超えるので再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。
以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対24の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
このとき、各放電セルで維持放電を安定して発生させるためには、通常百数十(V)以上の振幅で立上り時間が1μsec以下の急峻な形状を持つ維持パルスを表示電極対24に印加する必要がある。このため、パネルには瞬間的に大きな電流が流れるが、この電流は表示画面の面積に比例して増大していく。例えば、全ての放電セルのうちの大部分で維持放電が発生するような場合、表示画面サイズが50インチのパネルであれば200(A)を超える大きな電流が瞬間的に流れるが、本実施の形態における表示画面サイズが103インチのパネル10では、その約4倍の800(A)を超える非常に大きな電流が瞬間的に流れる。
そして、維持期間の最後には、走査電極SC1〜SCnと維持電極SU1〜SUnとの間にいわゆる細幅パルス状の電位差を与えて、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧を減らしている。
こうして維持期間における維持動作が終了する。なお、維持電極駆動回路54は、前述したように、各維持電極用FPC549および短絡用配線27を介して全ての維持電極SU1〜SUnに対して同時に維持パルス電圧を印加することで、全ての維持電極SU1〜SUnを共通に駆動している。
続くサブフィールドの動作は第1SFの動作とほぼ同様であるため説明を省略する。
図8は、プラズマディスプレイ装置の各電極駆動回路を搭載したプリント基板の配置の一例を示す図である。また、図9は、維持パルス発生用プリント基板541に搭載されたコネクタ544と維持電極用FPC549との接続の様子を示す概略図であり、図10は、維持電極駆動回路54から出力される駆動電圧の供給の様子を示す概略図である。なお、図8には、プラズマディスプレイ装置のバックカバーを外した状態を概略的に示しており、各電極駆動回路を搭載したプリント基板群とその配置を模式的に示している。
本実施の形態においては、図8に示すように、データ電極駆動回路52を、12枚の書込みパルス発生用プリント基板521に搭載した構成としている。また、走査電極駆動回路53は、3枚の走査電極駆動用プリント基板531に分割して搭載した構成としている。
また、維持電極SU1〜SUnは3枚のプリント基板を用いて駆動するように構成している。すなわち、主基板である維持パルス発生用プリント基板541には維持電極駆動回路54を搭載し、中継基板である2枚の中継用プリント基板542には、維持電極駆動回路54と短絡用配線27とを電気的に中継するための導線を形成している。そして、維持パルス発生用プリント基板541と中継用プリント基板542とを電気的に接続することで、維持電極駆動回路54からの出力を中継用プリント基板542を介して短絡用配線27に印加することができるように構成している。
このように、本実施の形態においては、プリント基板群84は、12枚の書込みパルス発生用プリント基板521と、3枚の走査電極駆動用プリント基板531と、維持パルス発生用プリント基板541および2枚の中継用プリント基板542とを有するが、これは、単なる一例に過ぎず、プリント基板の枚数や各プリント基板に搭載する駆動回路の構成等は、プラズマディスプレイ装置の仕様等に合わせて最適な構成にすることが望ましい。
また、各プリント基板にはそれぞれ複数のコネクタを搭載している。書込みパルス発生用プリント基板521には、前述したFPC529を接続するためのコネクタ524をそれぞれ搭載しており、データ電極駆動回路52から出力される駆動電圧は、コネクタ524およびコネクタ524に接続されたFPC529を介して、各データ電極D1〜Dmに印加される。
また、走査電極駆動用プリント基板531には、走査電極駆動用プリント基板531同士を互いに電気的に接続するためのコネクタ533と、前述したFPC539を接続するためのコネクタ534とを搭載しており、走査電極駆動回路53から出力される駆動電圧は、コネクタ534およびコネクタ534に接続されたFPC539を介して、各走査電極SC1〜SCnに印加される。
そして、維持パルス発生用プリント基板541および中継用プリント基板542には、維持パルス発生用プリント基板541と中継用プリント基板542とを電気的に接続するためのコネクタ543と、短絡用配線27に接続された前述の維持電極用FPC549を接続するためのコネクタ544とを搭載している。維持パルス発生用プリント基板541と2枚の中継用プリント基板542とは、図9にも示すように、維持パルス発生用プリント基板541のコネクタ543と中継用プリント基板542のコネクタ543とをケーブル545によって接続することで電気的に接続することができる。また、図10において破線で示すように、維持電極駆動回路54から出力される駆動電圧は、コネクタ543およびコネクタ543に接続されたケーブル545を介して中継用プリント基板542に供給されるとともに、コネクタ544およびコネクタ544に接続された維持電極用FPC549を介して短絡用配線27に印加され、全ての維持電極SU1〜SUnに印加される。なお、本実施の形態では、維持パルス発生用プリント基板541および中継用プリント基板542にコネクタ544をそれぞれ4つずつ搭載し、コネクタ543を1つずつ搭載した例を示したが、これは、単なる一例に過ぎず、プラズマディスプレイ装置の仕様等に合わせて最適な構成にすることが望ましい。
ここで、維持期間においては、前述した維持放電にともない、維持放電を起こした放電セルの数に応じた放電電流が流れる。そして、この電流は表示画面の面積に比例して増大し、本実施の形態における表示画面サイズが103インチのパネル10では、表示画面サイズが50インチのパネルの約4倍の電流が流れる。例えば、全ての放電セルのうちの大部分で維持放電が発生するような場合、800(A)を超える非常に大きな電流が瞬間的に流れることもある。
このように、本実施の形態におけるパネル10では、維持期間においてこれまでとは比較にならないほどの大電流が発生するため、全ての維持電極用FPC549が、対応する引き出し電極28に確実に接続され、かつ対応するそれぞれのコネクタ544に確実に接続されていることが重要である。
このとき、例えば、対応する引き出し電極28との間に接続不良を生じた維持電極用FPC549があれば、その維持電極用FPC549を介して流れるはずの電流が、正常に接続されている維持電極用FPC549を介して流れるようになる。そのような場合は、正常に接続されている維持電極用FPC549に過大な負荷がかかることになるため、接続不良を生じた維持電極用FPC549を正しく接続しなおす等の対応を早急に行う必要がある。すなわち、本実施の形態におけるパネル10のような巨大な表示画面サイズのパネルを用いてプラズマディスプレイ装置を構成する場合には、維持電極用FPC549に関する接続不良が生じた場合に直ちにそのことを検知できるように構成しておくことが重要である。
そこで、本実施の形態においては、維持パルス発生用プリント基板541および2枚の中継用プリント基板542に、前述した接続不良検知回路500をそれぞれ搭載した構成とする。これにより、維持電極用FPC549に関する接続不良が発生したときに、それを直ちに検知することが可能となる。次に、この構成について説明する。
図11は、本発明の実施の形態におけるプラズマディスプレイ装置1の維持電極用FPC549と維持電極駆動回路54および接続不良検知回路500との接続の様子を示す概略図である。
図11に示すように、維持電極用FPC549は、一方の端部に設けられた電極端子のそれぞれが、短絡用配線27から引き出された引き出し電極28のそれぞれに電気的に接続された状態で、接着材によって前面板20に固着されている。維持電極用FPC549の他方の端部はコネクタ544に接続可能なように電極端子が形成されている。コネクタ544には、維持電極駆動回路54と接続不良検知回路500とが電気的に接続されており、コネクタ544に維持電極用FPC549を接続したときに、駆動用導線547と維持電極駆動回路54とが電気的に接続され、接続確認用導線548と接続不良検知回路500とが電気的に接続されるように構成されている。
なお、維持パルス発生用プリント基板541および中継用プリント基板542に搭載された全てのコネクタ544は、維持パルス発生用プリント基板541に搭載された維持電極駆動回路54に電気的に接続されており、維持電極駆動回路54からの駆動電圧は、それら全てのコネクタ544を介して短絡用配線27に印加される。また、接続不良検知回路500は維持パルス発生用プリント基板541および2枚の中継用プリント基板542のそれぞれに搭載されており、1つの接続不良検知回路500で、そのプリント基板に設けられた全て(本実施の形態では、4対)のコネクタ544に接続された維持電極用FPC549に関する接続不良を監視できるように構成されている。
そして、維持電極用FPC549が正常に接続された状態では、維持電極駆動回路54から出力される駆動電圧は、コネクタ544と、駆動用導線547と、引き出し電極28とを介して短絡用配線27に印加され、さらに、引き出し電極28と、接続確認用導線548と、コネクタ544とを介して接続不良検知回路500に入力される。一方、いずれかの維持電極用FPC549に関して接続不良が生じると、維持電極駆動回路54から出力される駆動電圧は正常に接続された維持電極用FPC549を介して短絡用配線27に印加されるが、接続不良を発生した維持電極用FPC549では維持電極駆動回路54と短絡用配線27との電気的な接続が絶たれる。そのため、維持電極駆動回路54から出力される駆動電圧は、接続不良を発生した維持電極用FPC549の接続確認用導線548へは伝わらず、その接続確認用導線548から接続不良検知回路500への駆動電圧の入力もなくなる。本実施の形態では、維持電極駆動回路54から出力される駆動電圧が接続確認用導線548から出力されているかどうかを接続不良検知回路500で検出して、維持電極用FPC549に関する接続不良を検知している。
この接続不良検知回路500の詳細について、次に説明する。図12は、本発明の実施の形態におけるプラズマディスプレイ装置1の接続不良検知回路500の詳細を示す回路図である。
接続不良検知回路500は、スイッチング回路501と接続回路510、520、530、540とを有する。接続回路510は、接続確認用導線548から出力される維持電極駆動電圧を抵抗分割するための抵抗R10、R11と、抵抗R10とR11との接続点に接続され、抵抗分割された維持電極駆動電圧を平滑化するためのコンデンサC10と、抵抗R10とR11との接続点にカソードが接続された逆流防止用のダイオードD10とを有する。接続回路520、530、540は、それぞれ接続回路510と同様の構成であり、接続回路520は抵抗R20、R21と、コンデンサC20と、ダイオードD20とを有し、接続回路530は抵抗R30、R31と、コンデンサC30と、ダイオードD30とを有し、接続回路540は抵抗R40、R41と、コンデンサC40と、ダイオードD40とを有する。
スイッチング回路501は、スイッチング動作を行わせるためのPNP型のトランジスタQ1と、トランジスタQ1のベースと電圧源V1との間に配置された抵抗R1と、トランジスタQ1のベースに入力される電圧を平滑化するためのコンデンサC1と、トランジスタQ1が動作したときに所定の電圧(以下、「データHi」と記す)を取り出すための抵抗R2とを有する。
そして、ダイオードD10、D20、D30、D40のアノードは互いに接続されるとともに、スイッチング回路501のトランジスタQ1のベースに接続されている。
なお、抵抗R10、R11は、振幅約200(V)の維持パルスが印加されたときにダイオードD10にかかる電圧がダイオードD10の定格内に抑まるように、かつダイオードD10のカソードの電圧がアノードの電圧(ここでは、電圧源V1の電圧)よりも高くなるように、各抵抗値を設定する。また、コンデンサC10は、維持パルスを平滑化できるように、その容量値を設定する。また、抵抗R1は、抵抗R10の一端が開放されたときに、トランジスタQ1のベースに印加される電圧がトランジスタQ1を動作させる電圧となるように、その抵抗値を設定する。また、抵抗R2は、トランジスタQ1が動作したときに出力電圧が「データHi」(例えば、5(V))となるように、その抵抗値を設定する。そして、本実施の形態では、抵抗R10、R11を47kΩ、コンデンサC10を0.1μF、抵抗R1を22kΩ、抵抗R2を10kΩ、コンデンサC1を1μF、電圧源V1を5(V)としているが、これらの値は単なる一例に過ぎず、プラズマディスプレイ装置の仕様に合わせて最適な値に設定することが望ましい。
このような構成の接続不良検知回路500において、全ての維持電極用FPC549が正常に接続されていれば、例えば接続回路510においては、接続確認用導線548およびコネクタ544を通ってきた維持電極駆動電圧が抵抗R10と抵抗R11とで抵抗分割されるとともにコンデンサC10で平滑化されてダイオードD10のカソードに印加される。これにより、ダイオードD10は、カソードの電圧がアノードの電圧よりも高くなって電気的に遮断された状態になる。同様の動作が接続回路520、530、540においても起こり、ダイオードD10、D20、D30、D40はそれら全てが電気的に遮断された状態になる。そのため、トランジスタQ1は、ベースの電位が電圧源V1とほぼ同電位、すなわちエミッタとほぼ同電位となって、エミッタ−コレクタ間の電流が遮断され、スイッチング回路501の出力電圧はほぼ接地電位(以下、「データLo」と記す)となる。
一方、いずれかの維持電極用FPC549に接続不良が生じた場合、例えば、維持電極用FPC549と引き出し電極28との接続部分に剥がれが生じたり、維持電極用FPC549がコネクタ544から外れたりすると、抵抗R10の一端は開放された状態となる。これにより、ダイオードD10はカソードが抵抗R11を介して接地された状態となって導通し、コンデンサC10の電圧は、所定の電圧、すなわち電圧源V1の電圧をダイオードD10を介して抵抗R1と抵抗R11とで抵抗分割した電圧となる。これにより、トランジスタQ1のベースに印加される電圧は、トランジスタQ1を動作させる電圧となり、トランジスタQ1のエミッタ−コレクタ間に電流が流れ、スイッチング回路501からは、その電流と抵抗R2とによる電圧、すなわち「データHi」が出力される。
また、接続回路510に接続されたコネクタ544および接続回路520に接続されたコネクタ544において接続不良が生じると、抵抗R10および抵抗R20の一端は開放された状態となって、抵抗R11と抵抗R21とが互いに並列に接続された状態となり、コンデンサC10およびコンデンサC20の電圧は、前述の所定の電圧よりも低くなる。この場合も、前述と同様に、トランジスタQ1のエミッタ−コレクタ間に電流が流れ、スイッチング回路501からは「データHi」が出力される。すなわち、接続回路510が監視する4つのコネクタ544に接続された維持電極用FPC549の少なくとも1つで接続不良が発生すると、スイッチング回路501からは「データHi」が出力される。
本実施の形態においては、この接続不良検知回路500が、維持パルス発生用プリント基板541および2枚の中継用プリント基板542のそれぞれに搭載されている。したがって、プラズマディスプレイ装置1において、いずれか一箇所でも維持電極用FPC549に関する接続不良が生じると、接続不良検知回路500から「データHi」が出力されて、直ちに接続不良が発生したことを検知することができる。
以上述べたように、本実施の形態においては、維持電極用FPC549に駆動用導線547と接続確認用導線548とを設け、維持電極駆動回路54から出力される駆動電圧を、駆動用導線547、短絡用配線27、接続確認用導線548を介して接続不良検知回路500で検出することで、例えば、維持電極用FPC549と引き出し電極28との接続部分に剥がれが生じる等して維持電極用FPC549に関する接続不良が生じたときに、直ちに接続不良が発生したことを検知することができる。これにより、例えば、接続不良の発生を知らせる表示を行ったり、プラズマディスプレイ装置の電源を強制的にオフする等の対応をとることが可能となる。
図13、図14は、本発明において、維持電極用FPCの他の例を示す図である。
図13に示す例においては、維持電極用FPC549aは、駆動用導線547と、その両脇に2本の接続確認用導線548とを備えた構成としたものである。この構成では、維持電極用FPC549に関する接続不良を、より精度を高めて監視することができる。
図14に示す例においては、維持電極用FPC549bは、2つの駆動用導線547と、その間に接続確認用導線548とを備えた構成としたものである。
なお、本実施の形態では、接続不良検知回路500が4つの接続回路510、520、530、540を有する構成を説明したが、これは、4つの維持電極用FPC549の接続不良を監視するために接続不良検知回路500をこのような構成にしたもので、他の構成としてもよい。なお、接続不良検知回路500における接続回路の数は、接続不良検知回路500が監視する維持電極用FPC549の数に応じて変更することが望ましい。
また、本実施の形態では、接続不良検知回路500において、1つのスイッチング回路501が4つの接続回路510、520、530、540と電気的に接続された構成を説明したが、コネクタ544と同数だけスイッチング回路501を設け、1つ維持電極用FPC549の接続不良を1つのスイッチング回路501で監視する構成であってもよい。あるいは、1つのスイッチング回路501に全ての接続回路を接続して、1つのスイッチング回路501ですべての維持電極用FPC549を監視する構成とすることも可能である。
また、本実施の形態では、接続不良検知回路500において、スイッチング回路501を用いて「データHi」を出力する構成を説明したが、何らこの構成に限定されるものではなく、その他の検出手段、例えば電圧検出機能を有するマイクロコンピュータ等を用いて、駆動電圧の有無を検出する構成であってもよい。また、NPNトランジスタやツェナーダイオード等を用いてスイッチング回路501と同様の動作をするように構成することもできる。本実施の形態においては、接続不良検知回路500においてスイッチング動作を行う回路構成を図12に示した回路構成に限定するものではなく、接続回路の1つが駆動電圧を検出しなかったときに出力信号を変位させることができるものであれば、どのような回路構成であってもかまわない。
なお、本実施の形態では、接続不良を検知したときに接続不良検知回路500から「データHi」を出力させる構成を説明したが、スイッチング回路501から出力される信号の極性が逆になるようにスイッチング回路501を構成し、接続不良を検知したときに「データLo」を出力させる構成としてもよい。
以上のように本発明は、維持電極駆動回路と短絡用配線との間に接続不良が生じたときに、直ちにそれを検知することができるので、プラズマディスプレイ装置の信頼性を高める上で有用な発明である。
本発明の一実施の形態におけるプラズマディスプレイ装置のパネルの構造を示す分解斜視図 同パネルの電極配列図 同パネルの部分拡大図 同パネルにFPCが接続された様子を示す概略図 本発明のプラズマディスプレイ装置の回路ブロックの一例を示す図 同プラズマディスプレイ装置の維持電極駆動回路の詳細を示す回路図 同プラズマディスプレイ装置の駆動電圧波形図 同プラズマディスプレイ装置の各電極駆動回路を搭載したプリント基板の配置の一例を示す図 同プラズマディスプレイ装置の維持パルス発生用プリント基板に搭載されたコネクタと維持電極用FPCとの接続の様子を示す概略図 同プラズマディスプレイ装置の維持電極駆動回路から出力される駆動電圧の供給の様子を示す概略図 同プラズマディスプレイ装置の維持電極用FPCと維持電極駆動回路および接続不良検知回路との接続の様子を示す概略図 同プラズマディスプレイ装置の接続不良検知回路の詳細を示す回路図 維持電極用FPCの他の一例を示す図 維持電極用FPCの他の一例を示す図
符号の説明
10 パネル(プラズマディスプレイパネル)
20 前面板
22 走査電極
23 維持電極
24 表示電極対
27 短絡用配線
28 引き出し電極
54 維持電極駆動回路
200 維持パルス発生部
500 接続不良検知回路
501 スイッチング回路
510,520,530,540 接続回路
529,539 FPC
541 維持パルス発生用プリント基板
547 駆動用導線
548 接続確認用導線
549,549a,549b 維持電極用FPC
Q211,Q212,Q221,Q222,Q231,Q232,Q241,Q242 スイッチング素子
C200 (電力回収用の)コンデンサ
C241 (充電用の)コンデンサ
D10,D20,D30,D40,D201,D202,D231 (逆流防止用の)ダイオード
L200 (共振用の)インダクタ
R1,R2,R10,R11,R20,R21,R30,R31,R40,R41 抵抗
C1,C10,C20,C30,C40 コンデンサ
Q1 (PNP型)トランジスタ

Claims (3)

  1. 前面板上に複数の走査電極および維持電極を形成するとともに前記複数の維持電極の一方の端部に共通に接続される短絡用配線を形成したプラズマディスプレイパネルと、前記維持電極に駆動電圧を供給する維持電極駆動回路と、前記維持電極駆動回路と前記短絡用配線とを電気的に接続するフレキシブル配線板とを有し、
    前記フレキシブル配線板に、前記維持電極に駆動電圧を供給するための駆動用導線と、前記駆動用導線とは電気的に絶縁して形成されかつ前記短絡用配線に電気的に接続される接続確認用導線とを設け、かつ前記フレキシブル配線板の接続確認用導線と電気的に接続され前記維持電極駆動回路と前記短絡用配線との電気的な接続不良を検知する接続不良検知回路とを備えたことを特徴とするプラズマディスプレイ装置。
  2. 前記接続不良検知回路は、前記接続確認用導線から出力される駆動電圧を抵抗分割する複数の抵抗と、抵抗分割された駆動電圧を平滑化するコンデンサと、前記コンデンサにカソードを接続したダイオードと、前記ダイオードのアノードに接続され前記コンデンサの電圧が所定の電圧以下となったときに出力信号を変位させるスイッチング回路を備えたことを特徴とする請求項1に記載のプラズマディスプレイ装置。
  3. 前記維持電極駆動回路および前記接続不良検知回路を同一基板上に搭載したことを特徴とする請求項1に記載のプラズマディスプレイ装置。
JP2006260242A 2006-09-26 2006-09-26 プラズマディスプレイ装置 Expired - Fee Related JP5157112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006260242A JP5157112B2 (ja) 2006-09-26 2006-09-26 プラズマディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260242A JP5157112B2 (ja) 2006-09-26 2006-09-26 プラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2008083138A true JP2008083138A (ja) 2008-04-10
JP5157112B2 JP5157112B2 (ja) 2013-03-06

Family

ID=39354114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260242A Expired - Fee Related JP5157112B2 (ja) 2006-09-26 2006-09-26 プラズマディスプレイ装置

Country Status (1)

Country Link
JP (1) JP5157112B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083134A (ja) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR101600392B1 (ko) 2009-11-30 2016-03-21 엘지디스플레이 주식회사 액정표시패널의 검사장치 및 검사방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232326A (ja) * 1988-03-14 1989-09-18 Hitachi Ltd 液晶表示装置
JPH0359536A (ja) * 1989-07-28 1991-03-14 Hitachi Ltd 液晶表示装置
JPH07333275A (ja) * 1994-06-09 1995-12-22 Sharp Corp 液晶表示パネルおよびその検査方法
JPH10274957A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp プラズマディスプレイの駆動回路
JP2001056477A (ja) * 1999-08-17 2001-02-27 Casio Comput Co Ltd 液晶表示装置及びその検査方法
JP2002297052A (ja) * 2001-03-29 2002-10-09 Toshiba Corp 表示セル、表示装置及びフレキシブル基板の検査方法
JP2003158354A (ja) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 配線基板の実装検査方法
JP2003262884A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004317609A (ja) * 2003-04-14 2004-11-11 Pioneer Electronic Corp 表示パネル駆動装置
JP2006154022A (ja) * 2004-11-26 2006-06-15 Seiko Epson Corp 電気光学装置、電気光学装置の検査方法及び電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232326A (ja) * 1988-03-14 1989-09-18 Hitachi Ltd 液晶表示装置
JPH0359536A (ja) * 1989-07-28 1991-03-14 Hitachi Ltd 液晶表示装置
JPH07333275A (ja) * 1994-06-09 1995-12-22 Sharp Corp 液晶表示パネルおよびその検査方法
JPH10274957A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp プラズマディスプレイの駆動回路
JP2001056477A (ja) * 1999-08-17 2001-02-27 Casio Comput Co Ltd 液晶表示装置及びその検査方法
JP2002297052A (ja) * 2001-03-29 2002-10-09 Toshiba Corp 表示セル、表示装置及びフレキシブル基板の検査方法
JP2003158354A (ja) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 配線基板の実装検査方法
JP2003262884A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004317609A (ja) * 2003-04-14 2004-11-11 Pioneer Electronic Corp 表示パネル駆動装置
JP2006154022A (ja) * 2004-11-26 2006-06-15 Seiko Epson Corp 電気光学装置、電気光学装置の検査方法及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083134A (ja) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR101600392B1 (ko) 2009-11-30 2016-03-21 엘지디스플레이 주식회사 액정표시패널의 검사장치 및 검사방법

Also Published As

Publication number Publication date
JP5157112B2 (ja) 2013-03-06

Similar Documents

Publication Publication Date Title
CN101086815B (zh) 等离子显示装置
EP1722347A2 (en) Plasma display apparatus and driving method thereof
JP5157112B2 (ja) プラズマディスプレイ装置
JP4639947B2 (ja) フラットディスプレイパネルの点灯検査装置および点灯検査方法
JP5067374B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008083136A (ja) プラズマディスプレイ装置
JP4929948B2 (ja) プラズマディスプレイ装置
JP4835278B2 (ja) プラズマディスプレイパネルの点灯検査方法
JP5130672B2 (ja) プラズマディスプレイ装置
JP5130673B2 (ja) プラズマディスプレイ装置
US20070085772A1 (en) Plasma display apparatus and method of driving the same
JP2010039336A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008096801A (ja) プラズマディスプレイ装置
JP4697334B2 (ja) プラズマディスプレイ装置
EP1887548A2 (en) Plasma display apparatus and method of driving the same
KR100741122B1 (ko) 디스플레이 패널의 구동장치
US7924241B2 (en) Plasma display apparatus and method of driving the same
JP5245225B2 (ja) プラズマディスプレイ装置
JP2009145546A (ja) プラズマディスプレイ装置
JP2008083135A (ja) プラズマディスプレイ装置
JP2011145427A (ja) プラズマディスプレイ装置
US20090085842A1 (en) Plasma display apparatus
JP2010175668A (ja) プラズマディスプレイ装置
JP2007294176A (ja) プラズマディスプレイパネルの点灯検査装置および検査方法
JP2010122549A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090818

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees