JP2008078596A - 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体 - Google Patents

貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体 Download PDF

Info

Publication number
JP2008078596A
JP2008078596A JP2006286556A JP2006286556A JP2008078596A JP 2008078596 A JP2008078596 A JP 2008078596A JP 2006286556 A JP2006286556 A JP 2006286556A JP 2006286556 A JP2006286556 A JP 2006286556A JP 2008078596 A JP2008078596 A JP 2008078596A
Authority
JP
Japan
Prior art keywords
layer
layer structure
conductive
pad
layer frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006286556A
Other languages
English (en)
Other versions
JP5536973B2 (ja
JP2008078596A5 (ja
Inventor
Volkan Ozguz
オズガズ ボルカン
Jonathan Stern
スターン ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Irvine Sensors Corp
Original Assignee
Irvine Sensors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Irvine Sensors Corp filed Critical Irvine Sensors Corp
Publication of JP2008078596A publication Critical patent/JP2008078596A/ja
Publication of JP2008078596A5 publication Critical patent/JP2008078596A5/ja
Application granted granted Critical
Publication of JP5536973B2 publication Critical patent/JP5536973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】コンパクトな三次元の超小型電子モジュールを周知のプロセスを使用して比較的低価格で製造する。
【解決手段】１以上の集積回路チップ２０と１以上の貫通接続構造物２５とを備えた積層可能な層構造体１が開示されており、上記集積回路チップ２０のＩ／Ｏパッド３５を層構造体１の第１の面５から１以上の導電性構造物からなる貫通接続構造物２５まで導線を使用して電気的に接続し、さらに、上記導電性構造物により集積回路チップ２０のパッドを層構造体１の第２の面１０の所定部分に電気的に接続し、次に、露出した導電性パッド或は導電性ポストのような上記所定の部分を別の層構造体或は他の回路に相互接続して１以上の積み重ねられた層構造体１から成る三次元の超小型電子モジュールが製造される。
【選択図】図２Ａ

Description

本発明は、一般的に、超小型回路を備えた積層可能な層構造体に関し、特に、１以上の集積回路チップや、１以上の相互接続するエリアや、成型された又は前形成された層フレームに埋め込まれている「貫通接続構造物」を含み、コンパクトな三次元の超小型電子モジュールを製造するために積層され電気的に相互に接続される積層可能な層構造体及び積層体に関するものである。
１以上の同種又は異種の集積回路チップをそれぞれ備え、非常に薄く積層可能な層を形成する技術は、軍事、宇宙、セキュリティ及びその他の用途で使用するために組み立てられる電子装置の高密度化、高速化を可能にする。
「新層」或は「新積層」と呼ばれる層及びモジュールの例は、米国特許第6,797,537号の「密閉型集積回路チップを備え、１以上の重なる相互接続層を有する積層可能な層の製造方法」、米国特許第6,784,547号の「密閉型集積回路チップを備え、１以上の重なる相互接続層を有する積層可能な層」、米国特許第6,117,704号の「密閉型チップを備えた積層可能な層」、米国特許第6,072,234号の「異なった大きさの密閉型ＩＣチップを備えた層状の新チップの積層」、及び米国特許5,953,588号の「密閉型ＩＣチップを備えた積層可能な層」の中に開示されている。そして、その全てが参照されて本明細書に組み入れられており、その全てが譲受人であるアービン・センサーズ社に譲渡されている。
非常に薄いマイクロ電子層を積層し相互接続することにより、リード長が短くなり寄生インピーダンスと電子の飛行時間が短縮されて回路の動作速度が一部で速くなる。このような非常に多数の回路と層配線とを組み合わせれば、小さな体積の中に比較的大規模なＩ／Ｏ設計をすることができる。
上記特徴を組み合わせ、周知のプロセスを使用して比較的低価格で製造することができる層構造体が要求されている。
１以上の同種又は異種の集積回路チップ（ＩＣ）及び「フィードスルーないし貫通接続構造物」とも呼ばれる１以上のエリアを相互に接続する構造物を備えた積層可能な層構造体が開示されている。各層構造体内の集積回路チップのＩ／Ｏ、電源及び接地パッドは、金属の導線を使用して、層構造体の第１の面から１以上の貫通接続構造物を経て所定の場所へ電気的に接続される。貫通接続構造物は、層構造体の厚み内、及びその厚みを貫通した１以上の導電性構造物から成っている。
導電性ビアホール、積み重ねられ封止された金属のスタッドバンプ、或は封止された金属化ポリマーカラムから成る導電性構造物は、集積回路チップのパッドを層構造体の第２の面の所定部分に層構造体の厚みを貫通して電気的に接続する。上記所定部分は、露出した導電性パッド又は外側に突出した金属化ポロマーカラムを具備し、故に対応的に他の層構造体に電気的に接続されるか又は外部回路に電気的に接続される。
複数の層構造体を積層し相互接続することにより、比較的小さな形状の要素内に高密度に配線して積層された層構造体を備えた三次元形の超小型電子モジュールの製造を可能とする。
図１Ａ及び１Ｂは、それぞれ、層フレームの厚みを誇張した本発明の積層構造体の実施形態を示している。なお、各図において、同一符号は同一の要素を示している。以下に詳述するように、層構造体１は、一般に、第１の面５と、反対側の第２の面１０とを有している。さらに、層構造体１は、層フレーム１５と、１以上の集積回路チップ２０と、１以上の貫通接続構造物２５とを備えている。
集積回路チップ２０は、チップ上に能動回路と、能動回路を往復する電気信号の経路用としての１以上のＩ／Ｏパッド３５とを備えている。
Ｉ／Ｏパッド３５は、層フレーム１５の厚み内に集積回路チップ２０を埋め込むことにより、第１の面５と実質的に同一面となるように層フレーム１５に配置され、以下に更に詳述する。
図２Ａは相互に接続された二層からなる積層可能な層構造体の断面図である。貫通接続構造物２５は、第１の面５を終端とする第１の端子端部４５、及び第２の面１０を終端とする第２の端子端部５０を有する１以上の導電性構造物４０を備えている。このように電気的に面接続することにより、層構造体１の各面とそこにある装置との間を層フレームの厚みを介して往復する電気信号の経路を確保することができる。
導電トレースないし電気配線（以下、一律に「電気配線」と記載する）５５が第１の面５に形成されており、第２の端子端部５０に電気的に接続される第１の面５の第１の端子端部４５に対してＩ／Ｏパッド３５を電気的に接続するようになっている。第２の端子端部５０は、第２の面１０に位置して接続可能となっている。
図１Ａ、図２Ａ、図３Ａ及び３Ｂに示されている層構造体１のより好ましい他の実施形態において、１以上の前形成された貫通接続構造物２５及び１以上のＩ／Ｏパッド３５をそれぞれ備える１以上の前形成された集積回路チップ２０は、初期の厚さを有する層構造体１を形成するためにEpoxy Set 3030のような適当なポッティング材料を使用して、層フレーム１５の所定位置の誘電体内に埋め込まれている。各種の集積回路チップ２０が成型された層フレーム内に設けられてもよい。この場合、集積回路チップ２０は、特に制限はなく、パッケージされたチップ、パッケージされていないチップ又は非パッケージのチップ、ＦＰＧＡチップ、マイクロプロセッサーチップ、メモリチップ等のものであってもよい。
同種又は異種のチップがユーザの最終要求に応じて、層フレーム１５に組み入れられてもよい。分離して形成される貫通接続構造物２５は、本発明の一実施形態の層構造体１の中に最終的に組み入れるために個別の工程により作られてもよく、個別の出所から購入されてもよい。
集積回路チップ２０の能動回路及び前形成された貫通接続構造物２５の表面は、全ての要素表面が第１の面５で実質的に同一面となるようにして、層体積内に埋め込まれる。これは、例えば、実質的に厚みが等しい集積回路チップ２０及び前形成された貫通接続構造物２５を準備し、仮接着剤を使用して型の中に集積回路チップ上の能動回路と貫通接続構造物の表面とを固定することにより実現することができる。上記各要素は、集積回路チップ２０及び貫通接続構造物２５とほぼ同じ厚みの封止材料中に埋め込まれる。
次に、第２の面１０の所定部分、集積回路チップの不活性な表面及び貫通接続構造物２５の反対側の面が削り戻される。即ち、研削、研磨、ＣＭＰ或は同等の手段により封止材料の過剰肉厚部分が除去される。これにより、層構造体が平坦化され、所要の厚みに形成される。
さらに、型の中に集積回路チップ２０及び貫通接続構造物２５の活性な表面を接合した仮接着剤が取り除かれ、接続可能なＩ／Ｏパッド３５と接続可能な第１及び第２の端子端部４５，５０を有する貫通接続構造物２５とをそれぞれ備えた層構造体１が形成される。
既知の半導体パッケージングプロセス及び薄くするプロセスを使用して、層厚みを100μm〜200μmの範囲内に薄型化できることは自明である。
所要の薄型化がなされた後、ポリイミドのような誘電体又は絶縁体の層５７が層構造体１の第１及び第２の面５，１０上に形成される。Ｉ／Ｏパッド３５及び導電性の第１の端子端部４５は、既知のフォトリソグラフィプロセスを使用して、相互接続位置を形成すべく誘電体層５７を貫通して露出される。そして、この露出部分が接続パッド５８となる。露出されたＩ／Ｏパッド３５や露出された第１の端子端部４５の中の選択されたものは、金属の電気配線５５を使用して、所定の位置に相互接続及び／又は配線される。金属の電気配線５５は、フォトリソグラフィ技術において知られているように、適当な導電性構造物、接続パッド及びＩ／Ｏパッドを相互に接続するために形成される。
また、相互接続するための接続パッド５８は、電気配線の露出部分により、各層表面上の所要位置に適宜形成されてもよい。図２Ａに示されているような複数の金属配線層は、多層の配線構造を形成するために、ポリイミド形成ステップ、ビアホール構造形成ステップ及び金属配線形成ステップを繰返し実行することにより容易に形成することができる。このような層構造体１の表面の金属の多層配線は、層の表面に複雑な回路形成を可能にし、ＦＰＧＡ（field programmable gate array）のような高密度のＩ／Ｏを有する演算素子において有用である。
好ましい実施形態としての本実施形態においては、第２の面１０に貫通接続構造物２５の第２の端子端部５０が露出しており、そのうちの幾つか又は全てがＩ／Ｏパッド３５と電気的に接続されている。上述のプロセスを使用して第２の面１０に露出された第２の端子端部５０は、例えば、外側に突出して接続パッド５８上に形成された導電性の金属化ポリマーカラム６０、露出した第１又は第２の端子端部４５、５０、電気配線５５の露出した部分を使用して、隣接して積み重ねられた層構造体１と電気的に接続される。
図１Ｂ及び図４Ａ及び４Ｂに示されている本発明の層フレーム１５の他の好ましい実施形態においては、非常に薄い層フレーム構造体が高抵抗のシリコンウェハ、例えば約100Ω/cmよりも大きい抵抗を有するシリコンウェハにより形成される。シリコン使用チップ（以下「ダイ・イン・シリコン（die-in-silicon）」という）の層構造体を形成する層構造材料として高抵抗のシリコンを使用すれば、埋め込まれた能動シリコン集積回路チップ及び／又はシリコンの貫通接続構造物と熱膨張係数（ＣＴＥ）をよく適合させることができる。
また、分離された組立て式のシリコンの貫通接続構造物２５は、シリコンの層フレーム材料内及びそれを貫通して直接設けられる。これにより、一体的な層フレーム及び貫通接続構造物組立体としての有益な効果、及び熱膨張率が良く適合することによる有益な効果を有する完全な層フレーム及び貫通接続構造物組立体が形成される。
ダイ・イン・シリコンの実施形態においては、集積回路チップ、及び／又は必要に応じて作製済みの貫通接続構造物を受け入れる開口がドライ・リアクティブ・イオン・エッチング・プロセス（ＤＲＩＥ）を使用するフォトリソグラフィプロセスにより、又はシリコンブランクをウォータージェット切断してシリコンウェハ又はシリコンブランクに形成される。
ＤＲＩＥプロセスは、正に垂直な側壁を形成することができ、またシリコン材料の体積エッチを可能とすることから、一般によく使用されている。ＤＲＩＥを使用すれば、チップと開口の側壁との間の隙間を最小にするように、集積回路チップ及び組立て式貫通接続構造物を受け入れる開口を精度よく形成することができる。しかし、受容可能な誤差及び端面粗さを有する適当な開口を形成するために如何なるシリコン除去手段が使用されてもよい。上述の成型された層フレームの実施形態においては、あらゆる種類の集積回路チップがダイ・イン・シリコンの実施形態に組み入れられる。
ダイ・イン・シリコンの実施形態において、集積回路チップ及び／又は組立て式貫通接続構造物は、それぞれ開口内に配置され、開口の側壁の隙間が適当な充填剤、又は封入材料で満たされる。Epoxy Set 3030は、ダイ・イン・シリコンの実施形態における隙間充填用として適した特性を有している。
図５は金属化ポリマーカラム６０のアレイの一構成例を示している。図５に示すように、個々のカラムは高さが約200μm未満で、直径が約75μm未満であり、約75μm未満のピッチで配列されている。
層対層の相互接続用の金属化ポリマーカラムを高アスペクト比で形成するプロセスは、本発明において使用される貫通接続構造物２５を前形成する際にも都合よく使用することができる。
本発明による貫通接続構造物の製造方法の第１の実施形態は、半田接合可能なフォトレジストからなる導電性の金属化ポリマーカラムの形成を含む。この好ましい実施形態においては、ハイコントラストなエポキシ樹脂ベースのフォトレジストが所定の高さ、直径及びピッチのポリマー・ポスト・アレイ及び基材を形成するために使用される。１以上のポリマーポスト又はカラムは、MicroChem社製のSU-8フォトレジストのような高い光透過性のフォトレジストを使用して形成される。上記SU-8フォトレジストは、高アスペクト比構造、及びＭＥＭＳ装置で開発されたような正に真直ぐな側壁を形成するのに有用である。
フォトレジストポストの形成後、金のようなフィールド金属がフォトレジストポスト構造体及び基材の表面にめっきされる。これにより、カラムアレイ全体が導電性を有することになる。上記ポスト構造体アレイ及び基材は、適当な誘電性の封止材料の中に閉じ込められる。そして、上記基材、及び金属化カラムの上部は削除される。即ち、封止されたアレイの上面及び下面を削り戻す。これにより、カプセル化された構造体の中で個々の金属化カラムが電気的に分離されかつ保持されて、封止された貫通接続構造物内に導電性の管状のビア構造アレイが形成される。
本発明による貫通接続構造物の製造方法の第２の実施形態においては、積層型スタッドバンプが従来のワイヤボンディング装置を使用して犠牲基板上に形成される。ワイヤーボールのカラム又はスタッドバンプは、所定のピッチと高さで犠牲基板上に形成され、それから、適当な誘電体に封止される。犠牲基板は最下部のスタッドバンプが露出するまで研削して除去される。貫通接続構造組立体の表面は、各カラムの最上部のスタッドバンプが露出するまで研削される。
このようにして得られた構造物は、本発明の貫通接続構造物用として好適であり、電気的に接続可能な第１の端子端部及び第２の端子端部を有する封止した導電性カラムアレイを備える。
本発明による貫通接続構造物の製造方法の第３の実施形態においては、貫通ビアホールがドライ・リアクティブ・イオン・エッチングプロセスによって、例えば、100Ω/cmよりも大きい固有抵抗のシリコンウェハの所定位置に形成される。貫通ビアホールは、銅のような導電性材料でめっきされ又は満たされて、通常、相対する第１の貫通接続構造物面及び第２の貫通接続構造物面を備えた貫通接続構造物が形成される。そして、各々、第１の貫通接続構造物面と第２の貫通接続構造物面との間を電気的に接続する１以上の導電性ビアの露出した部分を第１及び第２の端子端部としている。
本発明の貫通接続構造物を製造する第３の実施形態は、Tru-Si Technologies社により利用可能とされているような高抵抗のシリコンウェハに直径が約65μmの１以上のビアホールを約250μmピッチで備えたものである。このビアホールは銅で満たされている。この場合、貫通接続構造物が薄く研削されると、ビアホール内の銅の材料が露出する。これにより、非常に薄い貫通接続構造物を作ることができる。導電性ビアをアレイ状に備えた１以上の貫通接続構造物は、単一のシリコンウェハ中に形成でき、それから、例えば、一般的なウエハ・ダイシング・ソウを使用して、所定の長さ及び幅に分断できる。
「ダイ・イン・シリコン」の実施形態の場合のような本発明による貫通接続構造物の製造方法の第４の実施形態においては、貫通接続構造物は、望ましくはドライ・リアクティブ・イオン・エッチングによるような「ビア・イン・シリコン」（シリコンにビアホールを形成する）方法を使用して、層フレームのシリコン材料自体に直接及び一体となって形成される。
上述したようにまた各図に示すように、開示された層構造体の実施形態は、望ましくは、例えば図２Ａ、図６、図１１及び図１２に示されているように、隣接して積み重ねられた層を電気的に接続するのに適宜な手段を使用して、積層体としての高密度電子モジュール（以下、「積層モジュール」という）６５を形成するために積み重ねられ、電気的に相互に接続される。
以下に詳述するように、本発明の積層モジュール６５の好ましい実施形態は、一般に、選択された第１又は第２の端子端部、或は層構造体１の各面の所定位置に接続パッド５８を作成するために相互に接続される層構造体の選択された面上の電気配線の所定部分を露出させた構成としている。層構造体１の各面の接続パッド５８のうち選択された一つは、別の一つと位置合わせされて組み合わされる。その後、外側に突出した金属化ポリマーカラム６０が相対する層構造体１の少なくとも一面の所定の接続パッド５８上に電気的に接続するように形成される。形成された金属化ポリマーカラム６０は、相対する層構造体１の表面の相対する各接続パッド５８に位置合わせされ、該接続パッド５８に受け入れられる。
図７Ａ〜７Ｄに示されているように、露出した接続パッド５８上又は選択された相互接続ポイント上に外部に突出して金属化ポリマーカラム６０を形成する好ましい工程においては、選択された層構造体の面の上にSU-8層が形成され、そこに接続パッド５８の面積よりも小さい断面積を有するSU-8のポスト６８が周知のフォトリソグラフィプロセス（平板印刷法）を使用して各接続パッド５８の略中央に形成される。SU-8ポストは、それらが電気的に接続される対応する層構造体の各接続パッド５８に受け入れられるように形成される。ポストの横断面積は、接続パッドの露出面積よりも小さくされ、電気めっきが施された際に、両者間が電気的に確実に接続されるようになっている。
ポスト形成後、SU-8のポスト６８の表面領域及び接続パッド５８、又は相互接続ポイントをめっきするように、金のようなフィールド金属６９が層構造体の表面を覆ってスパッタされる。この工程により、SU-8の柱状ポスト６８はめっきされて効果的に金属化され、それが配置される接続パッド５８と電気的に接続可能とされる。
図７Ｂに示す第２のフォトリソグラフィ工程は、液浸リソグラフィにおける高屈折率液体７０を使用し、図７Ｃに示すようにSU-8のポスト表面領域及び基部周囲を実質的に制限するフォトレジストマスク層７１を形成するために行なわれる。
図７Ｄに示すように、１以上の高アスペクト比、導電性の金属化ポリマーカラム６０が下層の接続パッド５８と電気的に接続した状態で、フィールド金属層６９が露出面からエッチングして除去され、SU-8のポスト表面から残ったフォトレジストが剥がされる。
図８Ａ、８Ｂ及び８Ｃは、金属化ポリマーカラムの他の製造方法を示す工程図である。この製造方法においては、SU-8の層７２は、接続パッド５８上を含んで、層構造体１の表面に形成される。図８Ａに示すように、高アスペクト比のビアホール７５がSU-8の層７２に形成される。 次に、形成されたビアホール７５は、図８Ｂに示すように半田付け可能なポリマー８０で充填される。 最後に、SU-8の層の所定の部分がリアクティブイオンエッチング（ＲＩＥ）によって選択的に除去され、図８Ｃに示すように残った半田付け可能なポリマーカラム６０の略周面にSU-8の薄い被覆７２′が形成される。 半田付け可能なポリマー８０の上部は、後に電気的接続を行なうために露出されたままで、半田付け可能なポリマー８０の下部は接続パッド５８と電気的に接続される。
図７Ｄ及び図８Ｃに示されている金属化ポリマーカラムは、高さが約200μｍである。
上述の工程により金属化ポリマーカラムが形成された後、例えば、導電性ビアのような導電性構造物の端子端部、接続パッド、相互接続ポイント或はＩ／Ｏパッドを備えることができ、積み重ねるために選択された層構造体の所定の接続パッド又は相互接続ポイント上に半田材料が成膜される。金属化ポリマーカラムは、半田リフローの際に、金属化ポリマーカラムと半田材料と各接続パッド、金属化ポリマーカラムと相互接続ポイント又はＩ／Ｏパッドとの間が電気的に接続されるように配置される。
各層を電気的に相互接続する他の方法には、制限が無く、各導電性構造物、接続パッド、相互接続ポイント又はＩ／Ｏパッドと接続して積み重ねられたスタッドバンプの使用、又は半田付けと半田ペースト、導電性エポキシ樹脂、異方性導電膜、又は異方性導電接着剤の使用、又は他の等価な電気的接続手段が含まれる。
層構造体を相互に接続するために金属化ポリマーカラムを使用すれば、集積回路チップの能動回路が作動して発生する超過熱を除去するための温度制御手段としてのエアフローや冷却材のフローを効果的に層間に導くことができる有効な独立したエアーギャップを層構造体間に形成する。モジュール中の層構造体に対して選択的に又は追加的に熱制御をする銅のシム（介物）のような熱制御要素を層間の所定位置に形成してもよい。
図９は、本発明の層構造体及びモジュールの製造及び組立工程のフローチャートを示している。
図１０Ａ〜１０Ｎは、ダイ・イン・シリコンの層構造体ならびに並列貫通接続構造付きモジュールの実施例及び金属化ポリマーカラムの一連の製造工程を示し、かつ結果的に得られるモジュールのボール・グリッド・アレイ相互接続形態を示している。
図１０Ａは、上面及び下面の所定位置をエッチングして除去し、貫通孔１０１及び溝１０２を形成したシリコンウェハ１００を示している。この場合、溝は、ウェハに１以上のチップ用窪み部を後で形成するための所定の犠牲表面領域を定めるために、所定の長さ及び深さを有している。
図１０Ｂは、銅材料のような金属層１１０がめっきして形成された貫通孔１０１及び溝１０２を示している。
図１０Ｃは、金属層の上面を平坦化した後のシリコンウェハ１００を示しており、その結果、各種の貫通孔及び溝が導電性金属で満たされ、選択された場所にシリコンウェハ１００の表面が露出した状態を示している。
図１０Ｄは表面に多層配線が形成され、電気配線５５及び接続パッド５８が形成されたシリコンウェハ１００を示している。
図１０Ｅは、溝１０２内の金属材料が適当なエッチング工程によって除去され、溝１０２内にシリコンウェハ１００が露出した状態を示している。
図１０Ｆは貫通孔１０１内の金属が露出する所定深さまで、またチップ用窪み部１２０を形成するための溝１０２による境界線内のシリコンウェハ材料を分離するように溝１０２に達する深さまで研磨、研削、ＣＭＰ、或は他の適当なプロセスにより裏面が薄く削られたウェハ１００を示している。
図１０Ｇは、チップが適当なエポキシ樹脂を使用して固定されるチップ用窪み部１２０に集積回路チップ２０が挿入されて埋め込まれた状態を示している。
図１０Ｈは、別の平坦化ステップによって集積回路チップ２０の不活性な面がシリコンウェハ１００の裏面と実質的に同一面となるように平坦化された後のシリコンウェハ１００を示している。
図１０Ｉは、裏面に誘電体層１３０及び金属層１４０を形成したシリコンウェハ１００を示している。
図１０Ｊは、接続パッドにチップのパッドを接続するために、ひっくり返されて誘電体層１３０を追加形成し、金属層１４０をスパッタして形成したシリコンウェハ１００を示している。
図１０Ｋは、選択された接続パッド５８上に金属化ポリマーカラム６０を形成したシリコンウェハ１００を示している。
図１０Ｌは、銅のシムのような熱管理層１５０を接合したシリコンウェハ１００を示している。
図１０Ｍは、ウェハの底面の選択された接続パッド５８上にハンダバンプ１６０を形成したシリコンウェハ１００を示している。
図１０Ｎは、積層モジュールを形成するために、複数の層構造体を積み重ねてリフロー手段により半田バンプ１６０をリフロー半田付けして電気的に接続する工程を示している。
金属化ポリマーカラムを使用して相互接続し、また放熱系を改善するための熱管理層を使用した本発明の積層モジュールの他の実施形態が図１１及び図１２に示されている。
図１１は、ボール・グリッド・アレイ形態において、各層構造体が熱管理層を備えた図１０Ｎに示す４層モジュール６５を拡大して図示している。
図１２は、各層構造体が熱管理層１５０及び、一例としてＦＰＧＡ、及びＦＰＧＡ機能を支援することができる二つのメモリ素子のような三つの代表的な集積回路チップ２０を備えた４層モジュール６５の他の実施形態を示している。
上述のようにして得られた層構造体及び積層モジュールによれば、確立されている半導体パッケージング工程を使用して、高密度配線接続及び装置のＩ／Ｏ接続が可能な多目的のモジュール化された高密度電子パッケージを形成することができる。
図示された実施形態は例証の目的でのみ示したものであり、それらが請求項によって規定される発明を制限するものでないことは理解されよう。例えば、請求項の諸要素が一定の組合せで示されていても、発明がもっと少数の要素、又はもっと多くの要素、又は異なる要素を組合せたものを含むことは明らかであり、組合せにおいて当初はクレーム化されなかったものさえも開示されていることは明らかである。
本発明及びその様々な実施形態について記述するためにこの明細書中で使用されている文言は、それらが一般に定義されている意味だけでなく、この明細書において、一般に定義される意味の範囲を超えて構造、材料或は動作に特別の定義が含まれているのは明らかである。したがって、要素が一つの意味だけでなくもっと多くの意味を含んでいることは、この明細書の文脈から理解されよう。さらに、請求項におけるその使用は、明細書及び文言自体によって支援されるあらゆる意味を包括したものであるとして理解されよう。
したがって、請求項の文言や要素の定義は、文字通りに示される要素の組合せだけでなく、実質的に同じ結果が得られる同じ方法において実質的に同じ作用をするための全ての等価な構成、材料或は動作をも含めるべくこの明細書において規定されている。したがって、この意味において、複数の要素の等価な置換は、請求項の要素のうちのどれか一つに対して行ってもよい。又は、単一要素を請求項の複数の要素と置換してもよい。
要素は一定の組合せにおいて作用するように上述されており、さらに冒頭でそのようにクレーム化されているかもしれないが、クレーム化された組合せから１以上の要素が、ある場合には削除することができ、クレーム化された組合せは、サブ組合せ、或はサブ組合せの変形を示唆するだろうことは明らかである。
既知の或は将来発明される技術において通常の知識を有するものによって考えられるようなクレーム化された主題からの実態のない変更は、請求の範囲内で等価であるとして意図されている。したがって、当業者に現在或は将来知られる自明な置換は、規定された要素の範囲内にある。
さらに、その請求項は、特に図示され上述されているもの、概念的に等価なもの、明らかに置換可能なもの、及び本発明の基本的な考えを本質的に具体化するものを含むということを理解すべきである。
本発明の層フレーム、集積回路チップ及び貫通接続構造物を示す斜視図であり、成型された層構造体を示している。 本発明の層フレーム、集積回路チップ及び貫通接続構造物を示す斜視図であり、「ダイ・イン・シリコン」層構造体を示している。 ２層構造体モジュールを示す図であり、積み重ねられた各層構造体が金属化ポリマーカラムによって相互に接続された状態を示している。 図２Ａの詳細を示す図であり、金属化ポリマーカラムを示している。 ２×２アレイの単体化される前の成型された層構造体を示す図である。 単体化され、成型された層構造体の平面図であり、集積回路チップのＩ／Ｏパッドから貫通接続構造物に至る信号経路の電気配線を示している。 「ダイ・イン・シリコン」層構造体の配列を示す図であり、集積回路チップがエポキシ樹脂によってシリコンの層フレーム中の複数のチップ開口部に埋め込まれた状態を示している。 「ダイ・イン・シリコン」層構造体の配列を示す拡大図であり、集積回路チップがエポキシ樹脂によってシリコンの層フレーム中の複数のチップ開口部に埋め込まれた状態を示している。 ベース基板上に形成された金属化フォトレジストポリマーカラムの配列を示す斜視図である。 相互に接続された層構造体の三次元積層の一例を示す斜視図である。 金属化ポリマーカラムの形成方法を示す工程図である。 金属化ポリマーカラムの形成方法を示す工程図である。 金属化ポリマーカラムの形成方法を示す工程図である。 金属化ポリマーカラムの形成方法を示す工程図である。 金属化ポリマーカラムの他の形成方法を示す工程図である。 金属化ポリマーカラムの他の形成方法を示す工程図である。 金属化ポリマーカラムの他の形成方法を示す工程図である。 層構造体の製造及び積層組立のフローチャートを示す。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。 相互に接続された層構造体からなる典型的な積層モジュールの断面図である。 相互に接続された層構造体からなる典型的な積層モジュールの断面図であり、各層構造体はＦＰＧＡ及び２つのメモリ素子を含み、裏面にパターン形成されたボール・グリッド・アレイを示す。
符号の説明
１…層構造体
５…第１の面
１０…第２の面
１５…層フレーム
２０…集積回路チップ
２５…貫通接続構造物
３５…Ｉ／Ｏパッド
５５…電気配線
５８…接続パッド
６０…金属化ポリマーカラム
６５…積層モジュール（積層体）
１５０…熱管理層
１６０…スタッドバンプ

Claims (15)

  1. 相対して第１の面及び第２の面を有する層フレームと、該層フレームに設けられた貫通接続構造物及びＩ／Ｏパッドを有する集積回路チップとを備えた積層可能な層構造体であって、
    前記貫通接続構造物は前記第１の面と前記第２の面との間に電気信号の経路を形成する導電性構造物から成り、
    前記Ｉ／Ｏパッドを電気配線手段によって前記導電性構造物に電気的に接続させ、
    前記第１の面と第２の面のいずれか一方に配置された少なくとも一つの露出した電気的接続パッドを前記電気配線手段によって前記導電性構造物に電気的に接続させ、
    て構成したことを特徴とする層構造体。
  2. 前記貫通接続構造物は、前記層フレームに埋め込まれた前形成の導電性ビア構造から成ることを特徴とする請求項１記載の層構造体。
  3. 前記層フレームは、成型された誘電材料で構成されたことを特徴とする請求項１記載の層構造体。
  4. 前記層フレームは、ポリイミド材料で構成されたことを特徴とする請求項１記載の層構造体。
  5. 前記導電性構造物は、前形成され外側に突出した金属化ポリマーカラムから成ることを特徴とする請求項１の層構造体。
  6. 前記導電性構造物は、前形成された複数積み重ね形のスタッドバンプから成ることを特徴とする請求項１記載の層構造体。
  7. 前記層フレームはシリコンから成り、前記導電性構造物体が前記層フレームに形成された導電性ビアであることを特徴とする請求項１記載の層構造体。
  8. 前記シリコンは、約100Ω/cmより大きい固有抵抗を有したシリコンであることを特徴とする請求項７記載の層構造体。
  9. 複数の積層可能な層構造体から成る三次元の積層体であって、
    相対して第１の面及び第２の面を有する第１の層フレームを有し、該第１の層フレームにその前記第１の面と前記第２の面との間に電気信号の経路を形成する第１の導電性構造物から成る第１の貫通接続構造物と、第１の電気配線手段によって前記第１の導電性構造物と電気的に接続される第１のＩ／Ｏパッドを有する第１の集積回路チップとを備え、 前記第１の層フレームの前記第１の面と第２の面のいずれか一方に配置された第１の電気的接続パッドを前記第１の電気配線手段によって前記第１の導電性構造物に電気的に接続させた積層可能な第１の層構造体と、
    相対して第１の面及び第２の面を有する第２の層フレームを有し、該第２の層フレームにその前記第１の面と前記第２の面との間に電気信号の経路を形成する第２の導電性構造物からなる第２の貫通接続構造物と、第２の電気配線手段によって前記第２の導電性構造物と電気的に接続される第２のＩ／Ｏパッドを有する第２の集積回路チップとを備え、前記第２の層フレームの前記第１又は第２の面のいずれか一方に配置された第２の電気的接続パッドを前記第２の電気配線手段によって前記第２の導電性構造物に電気的に接続させた積層可能な第２の層構造体と、
    前記第１のＩ／Ｏパッドと前記第２のＩ／Ｏパッドとを電気的に接続する手段と、
    を備えて構成したことを特徴とする積層体。
  10. 前記電気的接続手段は、異方性導電膜であることを特徴とする請求項９記載の積層体。
  11. 前記電気的接続手段は、異方性導電ペーストであることを特徴とする請求項９記載の積層体。
  12. 前記電気的接続手段は、金属化ポリマーカラムであることを特徴とする請求項９記載の積層体。
  13. 前記電気的接続手段は、複数の積み重ねられたスタッドバンプから成る積み重ねられたスタッドバンプカラムであることを特徴とする請求項９記載の積層体。
  14. 前記積層可能な第１の層構造体と前記積層可能な第２の層構造体との間にさらに熱管理層を配置したことを特徴とする請求項９記載の積層体。
  15. 前記電気的接続手段は、外側に突出した金属化ポリマーカラムから成ることを特徴とする請求項９記載の積層体。
JP2006286556A 2006-09-20 2006-10-20 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体 Active JP5536973B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/524,090 US7919844B2 (en) 2005-05-26 2006-09-20 Tier structure with tier frame having a feedthrough structure
US11/524,090 2006-09-20

Publications (3)

Publication Number Publication Date
JP2008078596A true JP2008078596A (ja) 2008-04-03
JP2008078596A5 JP2008078596A5 (ja) 2010-03-04
JP5536973B2 JP5536973B2 (ja) 2014-07-02

Family

ID=38738911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006286556A Active JP5536973B2 (ja) 2006-09-20 2006-10-20 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体

Country Status (3)

Country Link
US (1) US7919844B2 (ja)
EP (1) EP1903606A3 (ja)
JP (1) JP5536973B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001833A1 (ja) * 2008-07-02 2010-01-07 タマティーエルオー株式会社 メモリ・論理共役システム
JP2010232333A (ja) * 2009-03-26 2010-10-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
JP2010251367A (ja) * 2009-04-10 2010-11-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
KR101099141B1 (ko) * 2008-08-13 2011-12-26 한국과학기술원 박막 mems 칩 및 ic 칩의 3d 패키지
JP2015084434A (ja) * 2010-07-23 2015-04-30 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子
KR20150103719A (ko) * 2013-01-02 2015-09-11 테크니쉐 유니버시테이트 델프트 관통 고분자 비아 및 이의 제조방법

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US7786562B2 (en) * 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
JP4224438B2 (ja) * 2004-07-16 2009-02-12 日信工業株式会社 炭素繊維複合金属材料の製造方法
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
KR100652440B1 (ko) * 2005-10-27 2006-12-01 삼성전자주식회사 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8014387B2 (en) * 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US7793158B2 (en) 2007-08-27 2010-09-07 International Business Machines Corporation Providing reliability of communication between supernodes of a multi-tiered full-graph interconnect architecture
US7769892B2 (en) * 2007-08-27 2010-08-03 International Business Machines Corporation System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture
US7769891B2 (en) * 2007-08-27 2010-08-03 International Business Machines Corporation System and method for providing multiple redundant direct routes between supernodes of a multi-tiered full-graph interconnect architecture
US8108545B2 (en) * 2007-08-27 2012-01-31 International Business Machines Corporation Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture
US7809970B2 (en) * 2007-08-27 2010-10-05 International Business Machines Corporation System and method for providing a high-speed message passing interface for barrier operations in a multi-tiered full-graph interconnect architecture
US8185896B2 (en) * 2007-08-27 2012-05-22 International Business Machines Corporation Method for data processing using a multi-tiered full-graph interconnect architecture
US7822889B2 (en) * 2007-08-27 2010-10-26 International Business Machines Corporation Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture
US8140731B2 (en) * 2007-08-27 2012-03-20 International Business Machines Corporation System for data processing using a multi-tiered full-graph interconnect architecture
US7904590B2 (en) * 2007-08-27 2011-03-08 International Business Machines Corporation Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture
US7840703B2 (en) * 2007-08-27 2010-11-23 International Business Machines Corporation System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture
US7958182B2 (en) 2007-08-27 2011-06-07 International Business Machines Corporation Providing full hardware support of collective operations in a multi-tiered full-graph interconnect architecture
US7958183B2 (en) * 2007-08-27 2011-06-07 International Business Machines Corporation Performing collective operations using software setup and partial software execution at leaf nodes in a multi-tiered full-graph interconnect architecture
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7827428B2 (en) * 2007-08-31 2010-11-02 International Business Machines Corporation System for providing a cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7921316B2 (en) * 2007-09-11 2011-04-05 International Business Machines Corporation Cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US20090198956A1 (en) * 2008-02-01 2009-08-06 Arimilli Lakshminarayana B System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture
US8077602B2 (en) * 2008-02-01 2011-12-13 International Business Machines Corporation Performing dynamic request routing based on broadcast queue depths
US7779148B2 (en) * 2008-02-01 2010-08-17 International Business Machines Corporation Dynamic routing based on information of not responded active source requests quantity received in broadcast heartbeat signal and stored in local data structure for other processor chips
US8912654B2 (en) * 2008-04-11 2014-12-16 Qimonda Ag Semiconductor chip with integrated via
US7952196B1 (en) * 2008-04-21 2011-05-31 Lockheed Martin Corporation Affordable high performance high frequency multichip module fabrication and apparatus
US7904770B2 (en) * 2008-09-09 2011-03-08 Qualcomm Incorporated Testing circuit split between tiers of through silicon stacking chips
US8921705B2 (en) * 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US8417778B2 (en) 2009-12-17 2013-04-09 International Business Machines Corporation Collective acceleration unit tree flow control and retransmit
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
US8661653B2 (en) * 2010-07-28 2014-03-04 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods of making Z-shielding
US9431275B2 (en) 2010-09-17 2016-08-30 Pfg Ip Llc Wire bond through-via structure and method
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
JP5856758B2 (ja) 2011-05-23 2016-02-10 ピクストロニクス，インコーポレイテッド 表示装置及びその製造方法
US9728507B2 (en) * 2011-07-19 2017-08-08 Pfg Ip Llc Cap chip and reroute layer for stacked microelectronic module
US8653635B2 (en) * 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
EP2796018A4 (en) * 2011-12-21 2015-08-12 Satinderpall S Pannu METHOD FOR PRODUCING ELECTRICAL FEEDING BY EXTRUDED METAL DELIVERIES
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9721920B2 (en) * 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US9455218B2 (en) * 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9633962B2 (en) 2013-10-08 2017-04-25 Globalfoundries Inc. Plug via formation with grid features in the passivation layer
US9897796B2 (en) 2014-04-18 2018-02-20 Snaptrack, Inc. Encapsulated spacers for electromechanical systems display apparatus
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9431319B2 (en) 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
US9373585B2 (en) 2014-09-17 2016-06-21 Invensas Corporation Polymer member based interconnect
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US9373605B1 (en) 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof
US20170032857A1 (en) 2015-07-30 2017-02-02 U.S.A. as represented by the Adminstrator of the National Aeronautics and Space Administration Atomic Number (Z) Grade Shielding Materials and Methods of Making Atomic Number (Z) Grade Shielding
KR20170027391A (ko) * 2015-09-02 2017-03-10 에스케이하이닉스 주식회사 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10586757B2 (en) 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
WO2018063396A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vertical interconnect methods for stacked device architectures using direct self assembly with high operational parallelization and improved scalability
US10600522B2 (en) 2017-04-10 2020-03-24 United States Of America As Represented By The Administrator Of Nasa Method of making thin atomic (Z) grade shields
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US10867963B2 (en) * 2019-03-14 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure and method of fabricating the same
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01133397A (ja) * 1987-11-19 1989-05-25 Toshiba Corp 多層印刷配線板装置
JPH077134A (ja) * 1993-02-08 1995-01-10 General Electric Co <Ge> 集積回路モジュール
JPH07307434A (ja) * 1994-03-18 1995-11-21 Hitachi Ltd 実装基板
JP2003142652A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003218282A (ja) * 2002-01-18 2003-07-31 Ibiden Co Ltd 半導体素子内蔵基板および多層回路基板
WO2005041295A2 (de) * 2003-10-15 2005-05-06 Infineon Technologies Ag Halbleitermodul mit gehäusedurchkontakten
JP2005235824A (ja) * 2004-02-17 2005-09-02 Sony Corp パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5953588A (en) * 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
KR19980079891A (ko) * 1997-03-27 1998-11-25 모리 레이자로 단결정 성장장치 및 단결정 성장방법
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6184576B1 (en) * 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
US6797537B2 (en) * 2001-10-30 2004-09-28 Irvine Sensors Corporation Method of making stackable layers containing encapsulated integrated circuit chips with one or more overlaying interconnect layers
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US6756681B1 (en) * 2002-12-23 2004-06-29 Nokia Corporation Radio frequency integrated circuit having increased substrate resistance enabling three dimensional interconnection with feedthroughs
US7257051B2 (en) * 2003-03-06 2007-08-14 General Electric Company Integrated interface electronics for reconfigurable sensor array
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
DE10345391B3 (de) * 2003-09-30 2005-02-17 Infineon Technologies Ag Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE102004027788A1 (de) 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE102004046227B3 (de) 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01133397A (ja) * 1987-11-19 1989-05-25 Toshiba Corp 多層印刷配線板装置
JPH077134A (ja) * 1993-02-08 1995-01-10 General Electric Co <Ge> 集積回路モジュール
JPH07307434A (ja) * 1994-03-18 1995-11-21 Hitachi Ltd 実装基板
JP2003142652A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003218282A (ja) * 2002-01-18 2003-07-31 Ibiden Co Ltd 半導体素子内蔵基板および多層回路基板
WO2005041295A2 (de) * 2003-10-15 2005-05-06 Infineon Technologies Ag Halbleitermodul mit gehäusedurchkontakten
JP2005235824A (ja) * 2004-02-17 2005-09-02 Sony Corp パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001833A1 (ja) * 2008-07-02 2010-01-07 タマティーエルオー株式会社 メモリ・論理共役システム
US8305789B2 (en) 2008-07-02 2012-11-06 Kanji Otsuka Memory/logic conjugate system
KR101099141B1 (ko) * 2008-08-13 2011-12-26 한국과학기술원 박막 mems 칩 및 ic 칩의 3d 패키지
JP2010232333A (ja) * 2009-03-26 2010-10-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
JP2010251367A (ja) * 2009-04-10 2010-11-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
JP2015084434A (ja) * 2010-07-23 2015-04-30 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子
US9659812B2 (en) 2010-07-23 2017-05-23 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9966303B2 (en) 2010-07-23 2018-05-08 Tessera, Inc. Microelectronic elements with post-assembly planarization
US10559494B2 (en) 2010-07-23 2020-02-11 Tessera, Inc. Microelectronic elements with post-assembly planarization
KR20150103719A (ko) * 2013-01-02 2015-09-11 테크니쉐 유니버시테이트 델프트 관통 고분자 비아 및 이의 제조방법
JP2016505217A (ja) * 2013-01-02 2016-02-18 テクニシェ ユニヴェルシテイト デルフト ポリマー貫通ビア（ｔｐｖ）及びそのようなビアを製造する方法
KR102235331B1 (ko) * 2013-01-02 2021-04-02 어드밴스드 패킹 센터 비브이 반도체 장치 및 웨이퍼의 중 적어도 하나의 3차원 적층, 패키징 및 이종 통합 중 적어도 하나를 위한 스루 고분자 비아(via) 및 이의 제조방법

Also Published As

Publication number Publication date
JP5536973B2 (ja) 2014-07-02
EP1903606A3 (en) 2008-05-14
EP1903606A2 (en) 2008-03-26
US7919844B2 (en) 2011-04-05
US20070035033A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP5536973B2 (ja) 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体
TWI546915B (zh) 多重中介層基板電路組件以及其製造方法
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US7768113B2 (en) Stackable tier structure comprising prefabricated high density feedthrough
TWI408795B (zh) Semiconductor device and manufacturing method thereof
EP1683198B1 (en) Semiconductor device and manufacturing method thereof
JP5389956B2 (ja) ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
KR101730344B1 (ko) 칩 패키지
JP4994274B2 (ja) 電子部品パッケージの製造方法
TWI647790B (zh) 以聚合物部件爲主的互連體
JP2001217337A (ja) 半導体装置及びその製造方法
JP5004311B2 (ja) 積層チップパッケージおよびその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
JP5154253B2 (ja) 電子部品パッケージ
JP4577788B2 (ja) 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
US10424541B2 (en) Component carrier and method for manufacturing the same
JP5241219B2 (ja) 電子部品パッケージの製造方法、電子部品パッケージ用ウェハの製造方法ならびに電子部品パッケージ用基礎構造物の製造方法
EP3840020A2 (en) Component carrier having a double dielectric layer and method of manufacturing the same
CN116978875A (zh) 芯片堆叠散热结构、三维堆叠封装***及制作方法
JPH08213732A (ja) 多層集積回路パッケージおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

R150 Certificate of patent or registration of utility model

Ref document number: 5536973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250