JPH01133397A - 多層印刷配線板装置 - Google Patents
多層印刷配線板装置Info
- Publication number
- JPH01133397A JPH01133397A JP62290502A JP29050287A JPH01133397A JP H01133397 A JPH01133397 A JP H01133397A JP 62290502 A JP62290502 A JP 62290502A JP 29050287 A JP29050287 A JP 29050287A JP H01133397 A JPH01133397 A JP H01133397A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrates
- semiconductor chip
- wiring board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 15
- 238000007650 screen-printing Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は印刷配線板を多層化することによって実装密
度を高めるようにした多層印刷配線板装置の改良に関す
る。
度を高めるようにした多層印刷配線板装置の改良に関す
る。
(従来の技術)
最近、ICメモリカード、ポケット計粋機等の分野で、
印刷配線板を多層化することによって、実装密度を高め
る技術が種々提案されている。この秤の電子機器に使用
される印刷配線板装置11は、メモ・JIGを辛聞に実
装しメモリ容量が高いことが要求されるが、また、小形
化、薄形化も容にが高いからといって欠かすこと吸がで
きない。
印刷配線板を多層化することによって、実装密度を高め
る技術が種々提案されている。この秤の電子機器に使用
される印刷配線板装置11は、メモ・JIGを辛聞に実
装しメモリ容量が高いことが要求されるが、また、小形
化、薄形化も容にが高いからといって欠かすこと吸がで
きない。
第5図は従来の多層印刷配線板に適用されている多層化
技術の一例を示す断面図である。
技術の一例を示す断面図である。
第5図において、51は樹脂製基体(以下単に基体とり
る)、52は半導体チップ部品、52aは半導体チップ
部品52の電極パッド52aであり、半21体チップ部
品52は、基体51の一面側に穿設された凹陥51a内
に電極バッド52aの形成面が露出し、かつ基体51の
面と一致するようにしである。また、基体51には、半
導体デツプ部品52の電極形成面と共に、導電性樹脂ペ
ーストによる配線導体層53がスクリーン印刷によって
形成されている。
る)、52は半導体チップ部品、52aは半導体チップ
部品52の電極パッド52aであり、半21体チップ部
品52は、基体51の一面側に穿設された凹陥51a内
に電極バッド52aの形成面が露出し、かつ基体51の
面と一致するようにしである。また、基体51には、半
導体デツプ部品52の電極形成面と共に、導電性樹脂ペ
ーストによる配線導体層53がスクリーン印刷によって
形成されている。
更に、配線配線導体層53の上層には、2層に亘る配線
導体を形成するため、層間絶縁層56を介してスクリー
ン印刷により配線導体層55が形成される。上記絶縁層
56は、感光性ドライフィルムを熱圧着によりラミネー
ト状に箔化し、これを露光。
導体を形成するため、層間絶縁層56を介してスクリー
ン印刷により配線導体層55が形成される。上記絶縁層
56は、感光性ドライフィルムを熱圧着によりラミネー
ト状に箔化し、これを露光。
現像して成るもので、配線導体53と配線導体55とは
、絶縁層56を貫通して設けられるピアフィル導体54
によって層間接続され、この層間接続導体54は上記露
光、現像によって生成される絶縁層56の欠損部に充填
されて成るものである。
、絶縁層56を貫通して設けられるピアフィル導体54
によって層間接続され、この層間接続導体54は上記露
光、現像によって生成される絶縁層56の欠損部に充填
されて成るものである。
以上のように従来の多層印刷配線板装置は、半導体チッ
プ部品52を基体51に埋設することで凹凸をなくし、
更に配線導体層を多層(図では2層)とすることで、小
形化、1lll化、高集積化を図っている。
プ部品52を基体51に埋設することで凹凸をなくし、
更に配線導体層を多層(図では2層)とすることで、小
形化、1lll化、高集積化を図っている。
しかし、・上記のような多層印刷配線板装置は、配線導
体層53.55の2層構造を形成するための工程が煩雑
であると共に、感光性ドライフィルムを用いこれをラミ
ネート状に圧接したり、露光、現像によって形成した空
所に尋電刺樹脂ペーストを充填して層間接続用の導体5
4を形成覆るといった煩雑な工程が必要となる。特に、
上記製造方法による最大の欠点は、感光性ドライフィル
ムを熱圧着によってラミネート状にするが、その際、半
導体チップ52に機械的、及び熱的に応力が加わると共
に、現像液の浸漬によって内部素子の特性を劣化するこ
とである。
体層53.55の2層構造を形成するための工程が煩雑
であると共に、感光性ドライフィルムを用いこれをラミ
ネート状に圧接したり、露光、現像によって形成した空
所に尋電刺樹脂ペーストを充填して層間接続用の導体5
4を形成覆るといった煩雑な工程が必要となる。特に、
上記製造方法による最大の欠点は、感光性ドライフィル
ムを熱圧着によってラミネート状にするが、その際、半
導体チップ52に機械的、及び熱的に応力が加わると共
に、現像液の浸漬によって内部素子の特性を劣化するこ
とである。
(発明が解決しようとり゛る問題点)
従来の多層印刷配線板装置は、基体51の一面に半導体
チップ52を搭載し、配線導体を所定数層形成していく
ものであるため、各層間の絶縁工程と接続工程の繰返し
となり作業が煩雑化す°る。また絶縁層56を形成する
工程において半導体チップ52が機械的、熱的、及び化
学的な変化を受けるという問題があった。
チップ52を搭載し、配線導体を所定数層形成していく
ものであるため、各層間の絶縁工程と接続工程の繰返し
となり作業が煩雑化す°る。また絶縁層56を形成する
工程において半導体チップ52が機械的、熱的、及び化
学的な変化を受けるという問題があった。
この発明は上記問題点を除去し、多層化工程を簡略化し
、かつ半導体チップ部品への悪影響が少ない多層印刷配
線板装置の提供を目的とする。
、かつ半導体チップ部品への悪影響が少ない多層印刷配
線板装置の提供を目的とする。
[発明の構成]
(問題点を解決するための手段)
この発明は、少なくとも−・方の面に配線導体を形成し
、かつスルーホール接続部を有した第1の基板を設け、
この第1の基板のスルーホール接続部に対応するスルー
ホール接続部を有し、更に半導体チップ部品を゛埋設す
るための空所が形成された第2の基板を貼合して各基板
のスルーホール接続部間を接続し、この第2の基板の外
側面に配線導体を形成して前記空所に埋設された半導体
チップ部品を電気接続したものである。
、かつスルーホール接続部を有した第1の基板を設け、
この第1の基板のスルーホール接続部に対応するスルー
ホール接続部を有し、更に半導体チップ部品を゛埋設す
るための空所が形成された第2の基板を貼合して各基板
のスルーホール接続部間を接続し、この第2の基板の外
側面に配線導体を形成して前記空所に埋設された半導体
チップ部品を電気接続したものである。
(作用)
この発明は、基板同志を貼合して成るものであり、配線
導体間の絶縁作業が不要となる。また、基板の貼合の際
に各配m*体間がスルーホール接続部によって接続され
、スクリーン印刷による導体ペーストの導体層を多層形
成する必要がなく、極めて多層化工程が簡略化される。
導体間の絶縁作業が不要となる。また、基板の貼合の際
に各配m*体間がスルーホール接続部によって接続され
、スクリーン印刷による導体ペーストの導体層を多層形
成する必要がなく、極めて多層化工程が簡略化される。
更に、上記貼合時には熱圧着によって基板同志を貼合す
るが、この工程は半導体チップ部品を取付ける前である
ので機械的、熱的、化学的にダメージを受番プることが
ない。
るが、この工程は半導体チップ部品を取付ける前である
ので機械的、熱的、化学的にダメージを受番プることが
ない。
(実施例)
以下、この発明を図示の実施例によって説明する。
第1図はこの発明に係る多層印刷配線板装置の一実施例
を示す断面図である。
を示す断面図である。
第1図において、11は両面に配線導体21.22が形
成され、かつ所定位置にスルーホール23が形成された
0剛配線板(以下第1の基板とする)であり、12.1
3は眞記スルーホール23に一致するスルーホール24
を有すると共に、半導体チップ部品14を埋設づるため
の空所16が形成された印刷配線板(以下第2の基板と
する)である。8第2の基板12、13はそれぞれ第1
の基板11の両面に所定の貼合手段によって貼設され、
第1の基板11を挟み込んでいる。
成され、かつ所定位置にスルーホール23が形成された
0剛配線板(以下第1の基板とする)であり、12.1
3は眞記スルーホール23に一致するスルーホール24
を有すると共に、半導体チップ部品14を埋設づるため
の空所16が形成された印刷配線板(以下第2の基板と
する)である。8第2の基板12、13はそれぞれ第1
の基板11の両面に所定の貼合手段によって貼設され、
第1の基板11を挟み込んでいる。
スルーホール23.24が一致して各基板12.11゜
13を貫通した形で構成される孔は、内壁が棚体26A
によって接続され、3層の基板12.11.13に亘る
多層スルーホール接続部26を構成している。但し、第
1の基板11のスルーホール23に一致しない位置に形
成されたスルーホール24は、その内壁導体25Aによ
って各基板12.13の外側面と基板11の配線導体2
1又は22とを接続することになる。
13を貫通した形で構成される孔は、内壁が棚体26A
によって接続され、3層の基板12.11.13に亘る
多層スルーホール接続部26を構成している。但し、第
1の基板11のスルーホール23に一致しない位置に形
成されたスルーホール24は、その内壁導体25Aによ
って各基板12.13の外側面と基板11の配線導体2
1又は22とを接続することになる。
一方、空所16は、本実施例の場合、第2の基板12、
13を繰り抜いて形成された透孔であり、半導体チップ
部品14は、各第2の基板12.13の外側面に電橋バ
ッド14aの形成面が一致するよう埋設される。従って
、その電極パッド形成面は、外側面に露出したスルーホ
ール導体26A 、 25Aと一致して平坦面を構成す
ることになる。そして、これら電極形成面と各第2の基
板12.13の外側面の成す平坦面には、スクリーン印
刷により上l1tj導体15が形成され、電極パッド1
4aとスルーホール接続部26、25間、及び所定の電
極バッド14a間は、上記上層導体15によって電気的
に接続される。
13を繰り抜いて形成された透孔であり、半導体チップ
部品14は、各第2の基板12.13の外側面に電橋バ
ッド14aの形成面が一致するよう埋設される。従って
、その電極パッド形成面は、外側面に露出したスルーホ
ール導体26A 、 25Aと一致して平坦面を構成す
ることになる。そして、これら電極形成面と各第2の基
板12.13の外側面の成す平坦面には、スクリーン印
刷により上l1tj導体15が形成され、電極パッド1
4aとスルーホール接続部26、25間、及び所定の電
極バッド14a間は、上記上層導体15によって電気的
に接続される。
本実施例による多層印刷配線、板装置は以上のように構
成され、中心となる第1の基板11を貼合する第2の基
板12.13に半導体チップ部品を埋設するので、従来
に比し多量のチップ部品を埋設することができる。これ
に対応して配線導体層がそれに見合うだけの多層(4層
)となっているが、この多層にづるための製造工程は、
例えば、第1のり板11に予め配線導体21.22が形
成されることで、従来のように、スクリーン印刷による
配線導体層を多層に亘って形成する必要がなく、基板貼
合という極めて簡単な作業によって行うことができるも
のである。また、各基板11.12.13はスルーホー
ル接続部25.26で接続されるため、層間接続のため
の特別な工程(第5図において導体54を形成する工程
)を要しない。
成され、中心となる第1の基板11を貼合する第2の基
板12.13に半導体チップ部品を埋設するので、従来
に比し多量のチップ部品を埋設することができる。これ
に対応して配線導体層がそれに見合うだけの多層(4層
)となっているが、この多層にづるための製造工程は、
例えば、第1のり板11に予め配線導体21.22が形
成されることで、従来のように、スクリーン印刷による
配線導体層を多層に亘って形成する必要がなく、基板貼
合という極めて簡単な作業によって行うことができるも
のである。また、各基板11.12.13はスルーホー
ル接続部25.26で接続されるため、層間接続のため
の特別な工程(第5図において導体54を形成する工程
)を要しない。
第2図、第3図及び第4図は第1図の多層印刷配線板装
置を製造する工程の一例を説明する説明図である。尚、
各図は第1図と異なり、断面を示すハツチングを省略す
る。
置を製造する工程の一例を説明する説明図である。尚、
各図は第1図と異なり、断面を示すハツチングを省略す
る。
本実施例の多層印刷配線板装置を製造する場合、まず、
第2図に示すように第1の基板11を用意する。第2図
に示す第1の基板11は、例えばガラスエポキシ等の銅
張積層板であり、スルーホール接続部26のための導体
は未だ形成されておらず、単なる貫通孔23′ だけが
形成されている。
第2図に示すように第1の基板11を用意する。第2図
に示す第1の基板11は、例えばガラスエポキシ等の銅
張積層板であり、スルーホール接続部26のための導体
は未だ形成されておらず、単なる貫通孔23′ だけが
形成されている。
これに対応して第3図a、bに示すように、それぞれ第
2の基板12.13を用意する。これら第2の基板12
.13も、スルーホール接続部26.25の形成されな
いC1通孔24′及び空所16が形成された印刷配線板
である。また、第2の基板12.13も銅張積層板であ
る。
2の基板12.13を用意する。これら第2の基板12
.13も、スルーホール接続部26.25の形成されな
いC1通孔24′及び空所16が形成された印刷配線板
である。また、第2の基板12.13も銅張積層板であ
る。
さて、第4図aは、第2図に示す第1の基板11に、第
3図a、bに示す第2の基板12.13を貼合した構成
のものである。この工程において、各スルーホール接続
部26.25が形成されることになる。
3図a、bに示す第2の基板12.13を貼合した構成
のものである。この工程において、各スルーホール接続
部26.25が形成されることになる。
貼合手段としては、接着剤或は、プリプレグシートを介
して熱プレスする。尚、スルーホール接続部26.25
は各基板11.12.13を貼合した後、銅メツキ等に
よって形成するものである。
して熱プレスする。尚、スルーホール接続部26.25
は各基板11.12.13を貼合した後、銅メツキ等に
よって形成するものである。
第4図すは空所16に半導体チップ部品15を挿入し、
接着剤によって固定した状態を示す。同図から判るよう
に、電極バッド14a面は、各第2の基板12.13の
外側面と一致することになる。
接着剤によって固定した状態を示す。同図から判るよう
に、電極バッド14a面は、各第2の基板12.13の
外側面と一致することになる。
こうして半導体チップ部品14が固定されると、各電極
パッド14aに所定の配線を行うための、上層導体15
をスクリーン印刷によって形成する。素材となる導電性
11脂ペーストは、銅或は銀等の金属粉末をエポキシ、
フェノール、ポリエステル等の樹脂中に含浸させて作っ
たものであり、印刷の後、80℃程度で加熱硬化させる
ことにより、上層導体15が形成される。
パッド14aに所定の配線を行うための、上層導体15
をスクリーン印刷によって形成する。素材となる導電性
11脂ペーストは、銅或は銀等の金属粉末をエポキシ、
フェノール、ポリエステル等の樹脂中に含浸させて作っ
たものであり、印刷の後、80℃程度で加熱硬化させる
ことにより、上層導体15が形成される。
このように、本実施例による多層印刷配線板装は、多層
化のための工程が基板同志を熱圧着するだけでよく、ま
た、熱プレス工程が半導体チップ部品14を埋設する前
に行うので、機械的、熱的にダメージを半導体チップが
受けることはない。また、当然現像工作を持たないので
、化学的に変質することもないわけである。
化のための工程が基板同志を熱圧着するだけでよく、ま
た、熱プレス工程が半導体チップ部品14を埋設する前
に行うので、機械的、熱的にダメージを半導体チップが
受けることはない。また、当然現像工作を持たないので
、化学的に変質することもないわけである。
尚、上記実施例は第1の基板月として両面に配線導体が
形成されたらのに適用したが、片面に形成されたものに
適用することもできる。また、各第2の基板12.13
の外側となる面には、予め配線導体が形成してあっても
良い。
形成されたらのに適用したが、片面に形成されたものに
適用することもできる。また、各第2の基板12.13
の外側となる面には、予め配線導体が形成してあっても
良い。
[発明の効果]
以上説明したようにこの発明によれば、配線導体層の多
層化作業が容易となる。
層化作業が容易となる。
第1図はこの発明に係る多層印刷配線板装置の一実施例
を示す断面図、第2図、第3図、第4図は第1図の実施
例の印刷配線板装置を製造する工程を示す断面図、第5
図は従来の多層印刷配線板装置を示す断面図である。 11・・・第1のり板、12.13・・・第2の基板、
14・・・半導体チップ部品、14a・・・電極パッド
、15・・・上層導体、16・・・空所、25.26・
・・スルーホール接続部。 代理人 弁理士 則 近 憲 缶周
宇 治 弘第5図
を示す断面図、第2図、第3図、第4図は第1図の実施
例の印刷配線板装置を製造する工程を示す断面図、第5
図は従来の多層印刷配線板装置を示す断面図である。 11・・・第1のり板、12.13・・・第2の基板、
14・・・半導体チップ部品、14a・・・電極パッド
、15・・・上層導体、16・・・空所、25.26・
・・スルーホール接続部。 代理人 弁理士 則 近 憲 缶周
宇 治 弘第5図
Claims (1)
- 【特許請求の範囲】 少なくとも一方の面に配線導体が形成され、かつスルー
ホール接続部を有する第1の基板と、前記スルーホール
接続部に対応するスルーホール接続部及び,半導体チッ
プを電極形成面が外部に露出されるように埋設するため
の空所が形成され、前記第1の基板に貼合してスルーホ
ール接続部同志が接続された第2の基板と、 前記第2の基板におけるスルーホール接続部と前記半導
体チップとを電気的に接続する上層導体と、 を具備したことを特徴とする多層印刷配線板装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290502A JPH01133397A (ja) | 1987-11-19 | 1987-11-19 | 多層印刷配線板装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290502A JPH01133397A (ja) | 1987-11-19 | 1987-11-19 | 多層印刷配線板装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01133397A true JPH01133397A (ja) | 1989-05-25 |
Family
ID=17756850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62290502A Pending JPH01133397A (ja) | 1987-11-19 | 1987-11-19 | 多層印刷配線板装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01133397A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196652A (en) * | 1990-12-26 | 1993-03-23 | Xerox Corporation | Wireless electrical connections of abutting tiled arrays |
JP2008078596A (ja) * | 2006-09-20 | 2008-04-03 | Irvine Sensors Corp | 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体 |
-
1987
- 1987-11-19 JP JP62290502A patent/JPH01133397A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196652A (en) * | 1990-12-26 | 1993-03-23 | Xerox Corporation | Wireless electrical connections of abutting tiled arrays |
JP2008078596A (ja) * | 2006-09-20 | 2008-04-03 | Irvine Sensors Corp | 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6333857B1 (en) | Printing wiring board, core substrate, and method for fabricating the core substrate | |
US6645607B2 (en) | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements | |
US4496793A (en) | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion | |
TWI373992B (en) | Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
KR970014494A (ko) | 다층회로기판 및 그 제조방법 | |
JP3754171B2 (ja) | 回路基板及びその製造方法 | |
JPH10284841A (ja) | 多層プリント配線板の製造方法 | |
KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
JPH01175297A (ja) | 多層印刷配線板装置 | |
JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
JP2000261147A (ja) | 多層配線基板及びその製造方法 | |
JPH01133397A (ja) | 多層印刷配線板装置 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP2529987B2 (ja) | 多層印刷配線板装置の製造方法 | |
JP3179572B2 (ja) | 多層プリント配線板およびその製造方法 | |
KR20060042723A (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
JP3582645B2 (ja) | 立体形配線板の製造方法 | |
JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
JPH01175296A (ja) | 多層印刷配線板装置 | |
KR100601476B1 (ko) | 메탈코어를 이용한 패키지 기판 및 그 제조방법 | |
JP3639736B2 (ja) | 半導体装置用パッケージ | |
JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
JPS6149499A (ja) | フレキシブル多層配線基板 | |
US20020166697A1 (en) | Circuit board construction |