JP2008072166A5 - - Google Patents

Claims (14)

1. 発振制御信号に基づいて所定周波数の出力発振信号を出力する発振部と、
   前記発振部から出力された前記出力発振信号と外部から入力される入力信号の位相を比較する位相比較部と、
   ループフィルタ部と、
   前記位相比較部から出力された位相比較結果を示す信号に基づいて駆動信号を生成し当該駆動信号で前記ループフィルタ部を駆動する駆動部と、
   前記ループフィルタ部から出力されたループフィルタ出力信号に基づき、前記出力発振信号の位相が前記入力信号の位相に同期するように前記発振制御信号を生成する発振制御信号生成部と、
   第１の目標周波数と第２の目標周波数を使って、予め決められた大きさの規定信号と前記発振部を各周波数で発振させるための補正分とを前記発振制御信号として供給しつつ実際の発振周波数と前記第１および第２の目標周波数との差を比較することで、実動時の前記発振部の入力信号−発振周波数変換ゲイン特性を規定するゲイン特性情報を取得して記憶しておくゲイン特性情報取得部と、
   を備え、
   通常の位相同期動作時には、前記ゲイン特性情報取得部で取得されたゲイン特性情報に基づいて補正信号を生成し、実動時の前記入力信号−発振周波数変換ゲインと前記駆動部が前記ループフィルタ部を駆動する前記駆動信号との積が一定となるように、前記補正信号で前記駆動部を制御する
   位相同期回路。
2. 前記ゲイン特性情報取得部は、
   前記第１の目標周波数および前記第２の目標周波数のそれぞれについて、前記発振部から出力された前記出力発振信号の周波数と目標周波数との大小を比較する周波数比較部と、
   前記第１の目標周波数および前記第２の目標周波数のそれぞれについて、前記周波数比較部による周波数比較結果を順次ビットの重付け順にビット別に記憶する周波数比較結果保持部と、
   前記第１の目標周波数および前記第２の目標周波数のそれぞれについて、前記周波数比較結果保持部に記憶されているビット別の周波数比較結果に基づいて、周波数制御信号を順次生成する周波数制御信号生成部と、
   前記第１の目標周波数についての前記周波数制御信号生成部で生成された周波数制御信号と前記第２の目標周波数についての前記周波数制御信号生成部で生成された周波数制御信号とを加算して最終的な周波数制御信号として前記発振制御信号生成部に供給する加算部と、
   前記第２の目標周波数についての前記周波数制御信号生成部で生成された周波数制御信号を、ゲイン特性情報取得時には前記加算部に供給し、通常の位相同期動作時には前記駆動部側に供給されるように切り替える経路選択部と
   を具備する請求項１に記載の位相同期回路。
3. 前記ゲイン特性情報取得部は、前記第２の目標周波数についての前記周波数制御信号生成部にて取得される前記第２の周波数制御信号をＫ倍することで前記補正信号を取得する信号変換部を具備し、
   前記Ｋは、標準の前記入力信号−発振周波数変換ゲインと標準の前記駆動信号との積を、前記第１の目標周波数と前記第２の目標周波数との差分で除算した値に設定されている
   請求項２に記載の位相同期回路。
4. 前記周波数制御信号生成部は前記周波数制御信号を電流モードで出力する構成を有しており、
   前記信号変換部は、電流モードの第２の前記周波数制御信号を処理対象として、前記Ｋ倍をカレントミラー回路によって実現する構成を具備している
   請求項３に記載の位相同期回路。
5. 前記周波数制御信号生成部は前記周波数制御信号を電圧モードで出力する構成を有しており、
   前記信号変換部は、前記電圧モードの周波数制御信号を電流モードの前記周波数制御信号に変換する電圧電流変換部と、電圧電流変換部から出力された電流モードの第２の前記周波数制御信号を処理対象として、前記Ｋ倍をカレントミラー回路によって実現する構成とを具備している
   請求項３に記載の位相同期回路。
6. 前記駆動部は、
   前記駆動信号をチャージポンプ電流として出力するチャージポンプと、当該チャージポンプのバイアス電流であって前記チャージポンプ電流の１／β倍の電流を生成する電流源とを具備し、
   前記ゲイン特性情報取得部で取得されたゲイン特性情報に基づいて前記電流源で生成されるバイアス電流の大きさを制御する
   請求項４または５に記載の位相同期回路。
7. 前記ゲイン特性情報取得部は、
   ゲイン特性情報取得時には、前記ビットの重付けが低下する方向に制御しながら、前記周波数比較部により順次所定のビット数に達するまで周波数比較を行ない、この周波数比較の都度、その周波数比較結果を前記周波数比較結果保持部の対応するビットに保持するように、周波数２分探索を実行する
   請求項２に記載の位相同期回路。
8. 前記周波数比較部は、第１の目標周波数に対して分周比Ｍ１でかつ前記第２の目標周波数に対して分周比Ｍ２の前記第１および第２の目標周波数よりも低い周波数ｆLow を持つ判定基準信号の所定周期内における各目標周波数のクロック数をカウントし、そのカウント結果と前記分周比に応じた判定値との大小を比較することで、前記周波数比較を行なうものであり、
   ばらつきによって取り得る前記入力信号−発振周波数変換ゲインの最大値をＫoscimax、最上位ビットの周波数制御信号を規定する値をＳ、最上位ビットの周波数制御信号のばらつきをσとしたとき、前記所定のビット数Ｎと前記ビットの重付けを規定するスケーリングｘとが、下記式（Ａ）を満たす
   請求項７に記載の位相同期回路。
   

   
9. 前記発振部は、発振制御信号としての発振制御電流に基づいて発振する電流制御発振部であり、
   前記周波数制御信号生成部は、前記周波数制御信号を電流モードで生成する
   請求項１に記載の位相同期回路。
10. 前記発振部は、発振制御信号としての発振制御電圧に基づいて発振する電圧制御発振部であり、
    前記周波数制御信号生成部は、前記周波数制御信号を電流モードで生成する
    請求項１に記載の位相同期回路。
11. 前記周波数比較結果保持部は、入力されたクロック信号をカウントする２進カウンタ部を具備し、前記２進カウンタ部のカウント出力を使って、ビットの重付けの切替えタイミングを規定するビット別のビット切替信号を順次生成するビット切替信号生成部と、前記ビット切替信号生成部により生成された前記ビット切替信号の前記ビットの重付けの切替えタイミングで、前記周波数比較部からの周波数比較結果を取り込み記憶するビット別に設けられたデータ保持部とを有する
    請求項２に記載の位相同期回路。
12. 前記周波数制御信号生成部は、ビットの重付けに応じたソース電流もしくはシンク電流を発生するビット別に設けられた１ビット電流源と、前記１ビット電流源が前記ソース電流および前記シンク電流の何れを発生するのかを前記周波数比較結果保持部に保持されているデータに応じて切り替える切替部とを具備し、ビット別の前記１ビット電流源の入出力電流を合成して出力することで、電流モードの前記周波数制御信号を生成する
    請求項２に記載の位相同期回路。
13. 前記周波数制御信号生成部は、前記電流モードの周波数制御信号を電圧信号に変換することで、電圧モードの前記周波数制御信号を生成する電流電圧変換部をさらに具備する 請求項１２に記載の位相同期回路。
14. 発振制御信号に基づいて所定周波数の出力発振信号を出力する発振部と、前記発振部から出力された前記出力発振信号と外部から入力される入力信号の位相を比較する位相比較部と、ループフィルタ部と、前記位相比較部から出力された位相比較結果を示す信号に基づいて駆動信号を生成し当該駆動信号で前記ループフィルタ部を駆動する駆動部と、前記ループフィルタ部から出力されたループフィルタ出力信号に基づき、前記出力発振信号の位相が前記入力信号の位相に同期するように前記発振制御信号を生成する発振制御信号生成部とを有する位相同期回路を備え、
    前記位相同期回路は、第１の目標周波数と第２の目標周波数を使って、予め決められた大きさの規定信号と前記発振部を各周波数で発振させるための補正分を前記発振制御信号として供給しつつ実際の発振周波数と前記第１および第２の目標周波数との差を比較することで、実動時の前記発振部の入力信号−発振周波数変換ゲイン特性を規定するゲイン特性情報を取得して記憶しておくゲイン特性情報取得部を具備し、
    通常の位相同期動作時には、前記ゲイン特性情報取得部で取得されたゲイン特性情報に基づいて補正信号を生成し、実動時の前記入力信号−発振周波数変換ゲインと前記駆動部が前記ループフィルタ部を駆動する前記駆動信号との積が一定となるように、前記補正信号で前記駆動部を制御する
    電子機器。