JP2008060145A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008060145A
JP2008060145A JP2006232233A JP2006232233A JP2008060145A JP 2008060145 A JP2008060145 A JP 2008060145A JP 2006232233 A JP2006232233 A JP 2006232233A JP 2006232233 A JP2006232233 A JP 2006232233A JP 2008060145 A JP2008060145 A JP 2008060145A
Authority
JP
Japan
Prior art keywords
insulating film
rewiring
semiconductor device
electrode pad
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006232233A
Other languages
English (en)
Other versions
JP4726744B2 (ja
Inventor
Kiyotaka Watanabe
潔敬 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006232233A priority Critical patent/JP4726744B2/ja
Priority to US11/889,830 priority patent/US7741705B2/en
Publication of JP2008060145A publication Critical patent/JP2008060145A/ja
Priority to US12/778,288 priority patent/US20100221910A1/en
Application granted granted Critical
Publication of JP4726744B2 publication Critical patent/JP4726744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置に吸湿された水分により生成される腐食生成物による隣り合う再配線間の電気的なリークを抑制して半導体装置の耐湿寿命の向上を図る手段を提供する。
【解決手段】半導体基板と、半導体基板に形成された内部回路に電気的に接続する電極パッドと、電極パッドに達するスルーホールが形成された絶縁膜と、電極パッドに電気的に接続し、絶縁膜上に延在する再配線とを備えた半導体装置において、再配線の周囲の絶縁膜に、この再配線に隣接した凹溝を設ける。
【選択図】 図２

Description

本発明は、半導体ウェハを個片に分割して形成されるウェハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）に代表される小型の半導体装置およびその製造方法に関する。
近年、半導体素子を複数集積した内部回路を有する半導体装置に対する小型化や薄型化の要求が高まってきており、特に薄型化を要求される半導体装置においては、半導体装置の内部回路に電気的に接続する球状のバンプ電極を格子状に配置したＣＳＰ型の半導体装置が主流となっている。
ＣＳＰ型の半導体装置においては、格子状に配置されたバンプ電極と、内部回路の所定の部位に電気的に接続する電極パッドとの間をシフトさせて接続するための再配線が形成されており、近年の半導体装置の小型化に伴って、再配線も微細化し、隣り合う再配線の間隔を狭くする配線間隔の狭小化が行われている。
このようなＣＳＰ型の従来の半導体装置は、半導体ウェハの半導体基板のおもて面に内部回路を形成し、この回路形成面上に形成された絶縁層上に内部回路に電気的に接続する電極パッドを設け、電極パッドおよび絶縁層上を表面保護膜で覆い、電極パッド上の表面保護膜をエッチングにより除去し、表面保護膜上にポリイミドからなる絶縁膜を形成し、絶縁膜をエッチングして電極パッドに達するスルーホールを形成する。
そして、電極パッドおよび絶縁膜上にスパッタリング法により下地金属層を形成し、フォトリソグラフィにより形成したレジストマスクをマスクとして、電気メッキ法により下地金属層上に電極パッド上からポスト電極を形成する電極形成領域上に延在する銅（Ｃｕ）等からなる５μｍ程度の厚さの再配線を形成し、レジストマスクを用いて電気メッキ法により銅等で１００μｍ程度のポスト電極を形成した後に、半導体ウェハを封止金型に挿入して半導体基板の回路形成面側の全面にエポキシ樹脂等の封止樹脂を注入して封止層を形成し、そのおもて面にポスト電極のポスト端面を露出させ、このポスト端面に半球状のバンプ電極を形成した半導体ウェハを個片に分割して半導体装置を製造している（例えば、特許文献１参照。）。
また、従来の半導体装置においては、半導体基板にバイポーラトランジスタ等の半導体素子を設け、その周りに半導体素子を取り囲むＶ字溝を設けて、半導体素子を覆うポリイミド系樹脂膜と半導体基板との界面から侵入する水分の侵入経路を長くして半導体装置の耐湿寿命の改善を図っているものがある（例えば、特許文献２参照。）。
更に、光半導体素子等の半導体装置を搭載する金属からなるステムに、半導体装置の周りを取り囲む凹状溝または凸状壁を設け、封止樹脂とステムとの界面から侵入する水分の経路長を長くして、半導体装置を封止樹脂で封止した半導体パッケージの耐湿性および信頼性を改善しているものもある（例えば、特許文献３参照。）。
特開２００３−６０１２０号公報（主に第６頁段落００４７−第７頁段落００６６、第７図−第１０図） 特開平６−８４８８６号公報（主に第２頁段落０００９−００１３、第１図） 特開２０００−２２２１７号公報（主に第３頁段落００２０−００２３、第１図、第２図）
しかしながら、上述した特許文献１の技術においては、絶縁膜上に再配線を形成し、これを封止層で封止しているため、半導体装置が高温高湿の雰囲気に曝されると、絶縁膜および封止層に吸湿された水分により再配線が酸化して腐食し、腐食により生成された生成物（腐食生成物という）が成長して絶縁膜と封止層との間に伸張し、隣り合う再配線間の間隔が狭くなって、隣り合う再配線が異なる電位の場合に電気的なリークが生じ、半導体装置の信頼性が低下するという問題がある。
このことは、再配線間の狭小化が行われている小型のＣＳＰ型の半導体装置において特に顕著である。
特許文献２の技術においては、半導体素子の周りに溝を設けてポリイミド系樹脂膜と半導体基板との界面から侵入する水分の侵入経路を長くしているため、半導体素子に対する水分の影響は防止できるものの、ポリイミド系樹脂膜上に形成される再配線へのポリイミド系樹脂膜等に吸湿された水分により生成される腐食生成物による電気的なリークを抑制することができないという問題がある。
特許文献３の技術においては、半導体装置の周りに溝を設けて封止樹脂で封止した半導体パッケージの封止樹脂とステムとの界面から侵入する水分の侵入経路を長くしているため、半導体パッケージに対する水分の侵入による影響は防止できるものの、封止樹脂を介して半導体装置の封止層や絶縁膜に吸湿された水分により生成される再配線の腐食生成物による電気的なリークを抑制することができないという問題がある。
本発明は、上記の問題点を解決するためになされたもので、半導体装置に吸湿された水分により生成される腐食生成物による隣り合う再配線間の電気的なリークを抑制して半導体装置の耐湿寿命の向上を図る手段を提供することを目的とする。
本発明は、上記課題を解決するために、半導体基板と、該半導体基板に形成された内部回路に電気的に接続する電極パッドと、該電極パッドに達するスルーホールが形成された絶縁膜と、前記電極パッドに電気的に接続し、前記絶縁膜上に延在する再配線とを備えた半導体装置において、前記再配線の周囲の前記絶縁膜に、該再配線に隣接した凹溝を設けたことを特徴とする。
これにより、本発明は、再配線が絶縁膜や封止層に吸湿された水分により腐食したとしても、その絶縁膜と封止層との間の腐食生成物の伸張経路を深さ方向に延長させて長くすることが可能になり、隣り合う再配線間の電気的なリークを抑制して半導体装置の耐湿寿命の向上を図ることができるという効果が得られる。
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。
図１、図２は実施例１の半導体装置の製造方法を示す説明図である。
図１、図２に示す各図は、半導体ウェハに形成される電極パッドとこれに電気的に接続するポスト電極が形成された再配線およびこれに隣り合う再配線の近傍を示す部分断面図である（他の図において同じ。）。
図１、図２において、１は半導体ウェハであり、ＣＳＰ型の半導体装置２を複数同時に製造するための半導体ウェハである。
３は半導体ウェハ１のシリコン（Ｓｉ）からなる半導体基板であり、そのおもて面には図示しない複数の半導体素子を有する内部回路が形成されている（この内部回路が形成される半導体基板３のおもて面を回路形成面という。）。
４は絶縁層であり、半導体基板３の回路形成面上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により２酸化珪素（ＳｉＯ２）等の絶縁材料を堆積して形成されており、半導体基板３の内部回路の所定の部位に開口する図示しないコンタクトホールが形成されている。
５は電極パッドであり、絶縁層４上にスパッタ法等によりアルミニウム（Ａｌ）またはシリコンを含有したアルミニウム等の導電材料で形成された導電層を所定の形状にエッチングして形成された電極であって、絶縁層４のコンタクトホールに埋め込まれた導電体を介して内部回路の所定の部位と電気的に接続している。
６は表面保護膜であり、ＣＶＤ法等により窒化珪素（Ｓｉ３Ｎ４）等の絶縁材料を堆積して形成された絶縁層４上および電極パッド５の縁部を覆う保護膜である。
７は絶縁膜であり、表面保護膜６上にポジ型またはネガ型の感光性および絶縁性を有するポリイミド等の絶縁樹脂材料を塗布し、これを露光、現像処理してスルーホール８等を形成した後に、熱処理により固化させて形成された５〜１０μｍ程度の膜厚の膜である。
スルーホール８は、底部に電極パッド５を露出させた、絶縁膜７を貫通して電極パッド５上に達する開口である。
９は下地金属層であり、半導体ウェハ１の半導体基板３の回路形成面側の全面にスパッタ法等によりチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）等の導電材料を複数積層して形成された金属薄膜層であって、絶縁膜７上およびスルーホール８の内側面とその底部の電極パッド５上等を覆っている。
１０は再配線であり、フォトリソグラフィ等により下地金属層９の電極パッド５上からその電極パッド５に接続するポスト電極１１を形成する領域（電極形成領域１２という。）到る再配線１０や電極パッド５間を接続する再配線１０等の形成領域を除く領域をマスキングし、露出している下地金属層９上に硫酸銅系のメッキ液を用いた電気メッキ法により下地金属層９を共通のマイナス電極としてメッキ電極との間に０．５Ｖ程度の電圧を１７〜２０分間印加し、銅等の導電材料を電着させて形成された下地金属層９を介して絶縁膜７上に延在する配線パターンであって、スルーホール８に埋込まれた導電材料により下地金属層９を介して電極パッド５と電気的に接続しており、電極パッド５とポスト電極１１との間や電極パッド５間等を電気的に接続する機能を有している。
ポスト電極１１は、フォトリソグラフィ等により再配線１０の電極形成領域１２を除く領域をマスキングし、露出している再配線１０上に下地金属層９を共通のマイナス電極としてメッキ電極との間に所定の電圧を所定の時間印加し、再配線１０の場合と同様のメッキ液を用いた電気メッキ法により再配線１０と同様の材料を電着させて形成された円柱状電極である。
１４は凹溝であり、電気メッキ法によりポスト電極１１を形成するときに、下地金属層９とメッキ電極との間に比較的高い電圧（本実施例では通常の２倍以上の電圧）を印加することにより再配線１０の周囲の下地金属層９下の絶縁膜７に再配線１０に隣接して形成された溝幅の細い溝であって、下地金属層９上に形成された再配線１０により電気メッキ法におけるマイナス電極の断面積が急に拡大され、その拡大部に流れ込む電流、または拡大部から流れ出す電流により下地金属層９上の再配線１０の周縁部に生ずる電界集中により形成された空洞である。
この凹溝１４の深さは、表面保護膜６に達する深さであってもよいが、表面保護膜６に達しない深さ、つまり絶縁膜７の膜厚より浅い深さにすることが望ましい。
本実施例では、１Ｖ以上の電圧を２時間印加して、再配線１０の周囲の絶縁膜７に深さ１μｍ程度の凹溝１４が形成されている。
なお、電気メッキ法により形成される通常のポスト電極１１は、０．５Ｖ程度の電圧を２時間程度印加して形成されている。
１６は封止層であり、半導体ウェハ１の半導体基板３の回路形成面側に塗布または注入された熱硬化性および絶縁性を有するエポキシ樹脂等の封止樹脂を加熱硬化させて形成され、半導体ウェハ１の半導体基板３のおもて面側に形成された絶縁膜７上、下地金属層９、再配線１０上およびポスト電極１１の側面を覆い、おもて面にポスト電極１１のポスト端面を露出させて形成されている。
１７はバンプ電極であり、半田ボール法やスクリーン印刷法等によりポスト電極１１のポスト端面上に半田等で形成された半球状の電極であって、図示しない実装基板の配線端子と接合され、半導体装置２の外部端子として機能する。これにより半導体基板３に形成された内部回路は、電極パッド５、下地金属層９、再配線１０、ポスト電極１１およびバンプ電極１７を介して外部装置と接続される。
１９はレジストマスクであり、フォトリソグラフィにより半導体ウェハ１の半導体基板３の回路形成面に塗布されたポジ型またはネガ型の感光性を有するレジストを露光し、その後に現像処理して形成される図１に網掛けを付して示したマスク部材である（図３、図５、図７において同じ。）。
以下に、図１、図２にＰで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
Ｐ１（図１）、半導体ウェハ１の半導体基板３の回路形成面に、図示しない複数の半導体素子を有する内部回路を形成し、内部回路の所定の部位に開口する図示しないコンタクトホールを設けた絶縁層４を形成した後に、絶縁層４上にスパッタ法によりアルミニウムからなる導電層を形成し、これを所定の形状にエッチングして内部回路の所定の部位と電気的に接続する電極パッド５を形成する。
電極パッド５の形成後に、電極パッド５上と絶縁層４上にＣＶＤ法により窒化珪素からなる表面保護膜６を形成し、表面保護膜６の電極パッド５上をエッチングして電極パッド５を露出させる。
Ｐ２（図１）、表面保護膜６上および露出させた電極パッド５上にネガ型の感光性を有するポリイミドからなる絶縁樹脂材料を塗布し、電極パッド５上のスルーホール８の形成領域を遮光したフォトマスクを用いて塗布された絶縁樹脂材料に図示しない露光装置から紫外線を照射して露光し、スルーホール８の形成領域の周囲の絶縁樹脂材料を絶縁膜７の所定の厚さまで硬化させ、その後に、現像処理により未感光の絶縁樹脂材料を除去し、熱処理により固化させて絶縁膜７を貫通して電極パッド５に達するスルーホール８を形成する。
この場合に、ポジ型の絶縁樹脂材料を用いるときは、フォトマスクをスルーホール８の形成領域を除く領域を遮光するフォトマスクとし、塗布された絶縁樹脂材料を露光し、スルーホール８の形成領域の絶縁樹脂材料を軟化させ、現像処理により感光した絶縁樹脂材料を除去し、熱処理により固化させてスルーホール８を形成する。
Ｐ３（図１）、半導体ウェハ１の半導体基板３の回路形成面側にスパッタ法により絶縁膜７上および底部の電極パッド５上を含むスルーホール８の内面を覆う複数層からなる下地金属層９を形成する。
Ｐ４（図１）、フォトリソグラフィにより下地金属層９の電極パッド５上から電極形成領域１２上に到る再配線１０および電極パッド５間を接続する再配線１０の形成領域を除く領域にレジストマスク１９を形成し、露出している下地金属層９上に下地金属層９を共通のマイナス電極として銅を電気メッキ法により電着させ、電極パッド５上から電極形成領域１２上に到る再配線１０および電極パッド５間を接続する再配線１０を形成する。
Ｐ５（図１）、除去溶剤を用いて工程Ｐ４で形成したレジストマスク１９を除去し、再度、フォトリソグラフィにより再配線１０上の電極形成領域１２を除く領域にレジストマスク１９を形成する。
Ｐ６（図２）、工程Ｐ５で形成したレジストマスク１９をマスクとして、硫酸銅系のメッキ液を用いた電気メッキ法により、露出している再配線１０上に下地金属層９を共通のマイナス電極としてメッキ電極との間に１Ｖの電圧を２時間印加し、銅を電着させてポスト電極１１を形成し、その後に除去溶剤を用いて前記のレジストマスク１９を除去する。
このとき、下地金属層９上の再配線１０の周縁部に生ずる電界集中により、再配線１０の周囲の下地金属層９下の絶縁膜７の再配線１０に隣接した領域が空洞化して溝幅の細い凹溝１４が形成される。
Ｐ７（図２）、ウェットエッチングにより半導体ウェハ１の半導体基板３の回路形成面側の全面をエッチングし、再配線１０およびポスト電極１１を除く領域の下地金属層９を除去する。
Ｐ８（図２）、半導体ウェハ１を図示しない封止金型に収納し、半導体ウェハ１の半導体基板３の回路形成面側の全面を覆うように、つまり絶縁膜７上、下地金属層９、再配線１０上およびポスト電極１１を覆うように熱硬化性のエポキシ樹脂からなる封止樹脂を封止金型の内部に注入し、これを加熱硬化させて封止層１６を形成し、封止金型から半導体ウェハ１を取出し、封止層１６のおもて面側を研削し、ポスト電極１１のポスト端面を封止層１６のおもて面に露出させた封止層１６を形成する。
そして、封止層１６のおもて面に露出しているポスト端面にフラックスを塗布し、半田ボール法によりポスト端面上に半球形状に突出するバンプ電極１７を形成する。
以上の工程により、個片に分割される前の複数の半導体装置２が形成された半導体ウェハ１が形成され、この半導体ウェハ１を個片に分割することにより本実施例の半導体装置２が製造される。
このようにして形成された本実施例の半導体装置２は、その再配線１０の周囲の絶縁膜７に再配線１０に隣接して凹溝１４が形成されているので、半導体装置２が高温高湿の雰囲気に曝されたときに、絶縁膜７および封止層１６に吸湿された水分により再配線１０が腐食したとしても、絶縁膜７と封止層１６との界面に形成される腐食生成物の伸張経路を深さ方向に延長させて長くすることができ、隣り合う再配線１０間の間隔が狭くなることを遅らせ、隣り合う再配線１０間に生じる電気的なリークを抑制して半導体装置２の耐湿寿命を向上させることができる。
このことは、再配線１０間の狭小化が行われている小型のＣＳＰ型の半導体装置２において特に有効である。
また、スルーホール８を形成するときの絶縁膜７の露光工程を１回とし、ポスト電極１１を形成するときのメッキ時間を延ばすことなく、電圧を高めるだけで凹溝１４を形成することができるので、半導体装置２の製造時間が延長されることはなく、耐湿寿命の向上させた半導体装置２の製造効率を向上させることができる。
以上説明したように、本実施例では、電極パッドに電気的に接続し、下地金属層を介して絶縁膜上に延在する再配線の周囲の絶縁膜に、再配線に隣接した凹溝を設けたことによって、再配線が絶縁膜や封止層に吸湿された水分により腐食したとしても、その絶縁膜と封止層との間の腐食生成物の伸張経路を深さ方向に延長させて長くすることが可能になり、隣り合う再配線間の電気的なリークを抑制して半導体装置の耐湿寿命の向上を図ることができ、半導体装置の信頼性を向上させることができる。
図３、図４は実施例２の半導体装置の製造方法を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図３、図４において、２１は配線間凹溝であり、隣り合う再配線１０の間の絶縁膜７に形成された、隣り合う再配線１０の間の間隔と同等の溝幅を有する溝であって、感光性の絶縁膜７を露光し、現像処理して形成される。
この配線間凹溝２１の底面２２の深さは、表面保護膜６に達する深さであってもよいが、表面保護膜６に達しない深さ、つまり絶縁膜７の膜厚より浅い深さにすることが望ましい。
本実施例では、配線間凹溝２１の深さは、スルーホール８の深さ以下に形成されている。このようにすれば、絶縁膜７の形成時の露光工程における露光時間を通常の露光時間にすることができ、絶縁膜７の形成時間の延長をフォトマスクの交換時間のみにすることができるからである。
以下に、図３、図４にＰＡで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
本実施例の工程ＰＡ１（図３）の作動は、上記実施例１の工程Ｐ１（図１）の作動と同様であるのでその説明を省略する。
ＰＡ２（図３）、表面保護膜６上および露出させた電極パッド５上に、実施例１の工程Ｐ２と同様の絶縁樹脂材料を塗布し、電極パッド５上のスルーホール８の形成領域を遮光したフォトマスクを用いて実施例１の工程Ｐ２と同様にして絶縁樹脂材料を露光し、スルーホール８の形成領域の周囲の絶縁樹脂材料が、配線間凹溝２１の底面２２の厚さとなるまで硬化させる。
次いで、フォトマスクを、スルーホール８の形成領域、および再配線１０の形成領域間の配線間凹溝２１の形成領域を遮光したフォトマスクに交換し、このフォトマスクを用いて絶縁樹脂材料を絶縁膜７の所定の厚さまで硬化させ、その後に、現像処理により未感光の絶縁樹脂材料を除去し、熱処理により固化させて絶縁膜７を貫通して電極パッド５に達するスルーホール８および所定の底面２２の深さを有する配線間凹溝２１を形成する。
この場合に、フォトマスクを交換せずに配線間凹溝２１の形成領域のみを遮光したフォトマスクを重ね合わせて用いるようにしてもよい。
また、ポジ型の絶縁樹脂材料を用いるときは、フォトマスクをスルーホール８の形成領域および配線間凹溝２１の形成領域を除く領域を遮光するフォトマスクとし、塗布された絶縁樹脂材料を露光し、絶縁樹脂材料を配線間凹溝２１の底面となる厚さまで軟化させ、スルーホール８の形成領域を除く領域を遮光するフォトマスクに交換してスルーホール８の形成領域の絶縁樹脂材料を軟化させ、現像処理により感光した絶縁樹脂材料を除去し、熱処理により固化させてスルーホール８および配線間凹溝２１を形成する。
この絶縁膜７の２段階の露光により、本実施例の隣り合う再配線１０の間の間隔と同等の溝幅を有する配線間凹溝２１が形成される。
ＰＡ３（図３）、実施例１の工程Ｐ３と同様にして、絶縁膜７上および底部の電極パッド５上を含むスルーホール８の内面、配線間凹溝２１の内面を覆う下地金属層９を形成する。
ＰＡ４（図３）、実施例１の工程Ｐ４と同様にして、再配線１０の形成領域を除く領域にレジストマスク１９を形成し、電気メッキ法により再配線１０を形成する。
ＰＡ５（図３）、除去溶剤を用いて工程ＰＡ４で形成したレジストマスク１９を除去し、再度、フォトリソグラフィにより再配線１０上の電極形成領域１２を除く領域にレジストマスク１９を形成する。
ＰＡ６（図４）、工程ＰＡ５で形成したレジストマスク１９をマスクとして、硫酸銅系のメッキ液を用いた電気メッキ法により、露出している再配線１０上に下地金属層９を共通のマイナス電極としてメッキ電極との間に０．５Ｖの電圧を２時間印加し、銅を電着させてポスト電極１１を形成し、その後に除去溶剤を用いて前記のレジストマスク１９を除去する。
ＰＡ７（図４）、実施例１の工程Ｐ７と同様にして、配線間凹溝２１の内面を含めて、再配線１０およびポスト電極１１を除く領域の下地金属層９を除去する。
ＰＡ８（図４）、実施例１の工程Ｐ８と同様にして、絶縁膜７上、下地金属層９、再配線１０上、配線間凹溝２１およびポスト電極１１の側面を覆い、ポスト電極１１のポスト端面を封止層１６のおもて面に露出させた封止層１６を形成し、露出しているポスト端面にバンプ電極１７を形成する。
以上の工程により、個片に分割される前の複数の半導体装置２が形成された半導体ウェハ１が形成され、この半導体ウェハ１を個片に分割することにより本実施例の半導体装置２が製造される。
このようにして形成された本実施例の半導体装置２は、その隣り合う再配線１０の間の絶縁膜７に、配線間凹溝２１が形成されているので、半導体装置２が高温高湿の雰囲気に曝されたときに、絶縁膜７および封止層１６に吸湿された水分により再配線１０が腐食したとしても、絶縁膜７と封止層１６との界面に形成される腐食生成物の伸張経路を深さ方向に延長させて長くすることができ、隣り合う再配線１０間の間隔が狭くなることを遅らせ、隣り合う再配線１０間に生じる電気的なリークを抑制して半導体装置２の耐湿寿命を向上させることができる。
このことは、再配線１０間の狭小化が行われている小型のＣＳＰ型の半導体装置２において特に有効である。
以上説明したように、本実施例では、電極パッドに電気的に接続し、下地金属層を介して絶縁膜上に延在する再配線の隣り合う再配線の間の絶縁膜に配線間凹溝を設けたことによって、再配線が絶縁膜や封止層に吸湿された水分により腐食したとしても、その絶縁膜と封止層との間の腐食生成物の伸張経路を深さ方向に延長させて長くすることが可能になり、隣り合う再配線間の電気的なリークを抑制して半導体装置の耐湿寿命の向上を図ることができ、半導体装置の信頼性を向上させることができる。
図５、図６は実施例３の半導体装置の製造方法を示す説明図である。
なお、上記実施例１および実施例２と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、２５は配線間段付凹溝であり、隣り合う再配線１０の間の絶縁膜７に形成された、隣り合う再配線１０の間の間隔と同等の溝幅を有する溝であって、その側面は、複数段の階段状に形成され、感光性の絶縁膜７を複数段階に露光し、現像処理して形成される。
この配線間段付凹溝２５の最深部の底面２６の深さは、表面保護膜６に達する深さであってもよいが、表面保護膜６に達しない深さ、つまり絶縁膜７の膜厚より浅い深さにすることが望ましい。
本実施例では、配線間段付凹溝２５の最深部の深さは、スルーホール８の深さ以下に形成されている。
以下に、図５、図６にＰＢで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
本実施例の工程ＰＢ１（図５）の作動は、上記実施例１の工程Ｐ１（図１）の作動と同様であるのでその説明を省略する。
ＰＢ２（図５）、表面保護膜６上および露出させた電極パッド５上に、実施例１の工程Ｐ２と同様の絶縁樹脂材料を塗布し、電極パッド５上のスルーホール８の形成領域を遮光したフォトマスクを用いて実施例１の工程Ｐ２と同様にして絶縁樹脂材料を露光し、スルーホール８の形成領域の周囲の絶縁樹脂材料が、配線間段付凹溝２５の最深部の底面２６の厚さとなるまで硬化させる。
次いで、フォトマスクを、スルーホール８の形成領域、および再配線１０の形成領域間の配線間段付凹溝２５の最深部の底面２６の形成領域を遮光したフォトマスクに交換し、このフォトマスクを用いて絶縁樹脂材料を配線間段付凹溝２５の最深部から１段目の厚さとなるまで硬化させる。
更に、フォトマスクを、前記の最深部の底面２６の形成領域を第１段目の形成領域に拡大した領域を遮光したフォトマスクに交換し、このフォトマスクを用いて絶縁樹脂材料を配線間段付凹溝２５の最深部から第２段目の厚さとなるまで硬化させ、同様に各段を形成して、最後にスルーホール８の形成領域、および再配線１０の形成領域間の配線間段付凹溝２５の形成領域を遮光したフォトマスクに交換し、絶縁樹脂材料を絶縁膜７の所定の厚さまで硬化させ、その後に、現像処理により未感光の絶縁樹脂材料を除去し、熱処理により固化させて絶縁膜７を貫通して電極パッド５に達するスルーホール８および所定の最深部の底面２６の深さを有する配線間段付凹溝２５を形成する。
この絶縁膜７の３段階以上（本実施例では５段階）の露光により、本実施例の隣り合う再配線１０の間の間隔と同等の溝幅を有し、側面が階段状に形成された配線間段付凹溝２５が形成される。
ＰＢ３（図５）、実施例１の工程Ｐ３と同様にして、絶縁膜７上および底部の電極パッド５上を含むスルーホール８の内面、配線間段付凹溝２５の内面を覆う下地金属層９を形成する。
ＰＢ４（図５）、実施例１の工程Ｐ４と同様にして、再配線１０の形成領域を除く領域にレジストマスク１９を形成し、電気メッキ法により再配線１０を形成する。
ＰＢ５（図５）、除去溶剤を用いて工程ＰＢ４で形成したレジストマスク１９を除去し、再度、フォトリソグラフィにより再配線１０上の電極形成領域１２を除く領域にレジストマスク１９を形成する。
ＰＢ６（図６）、上記実施例２の工程ＰＡ６と同様にして、再配線１０上にポスト電極１１を形成し、その後に除去溶剤を用いて工程ＰＢ５で形成したレジストマスク１９を除去する。
ＰＢ７（図６）、実施例１の工程Ｐ７と同様にして、配線間段付凹溝２５の内面を含めて、再配線１０およびポスト電極１１を除く領域の下地金属層９を除去する。
ＰＢ８（図６）、実施例１の工程Ｐ８と同様にして、絶縁膜７上、下地金属層９、再配線１０上、配線間段付凹溝２５およびポスト電極１１の側面を覆い、ポスト電極１１のポスト端面を封止層１６のおもて面に露出させた封止層１６を形成し、露出しているポスト端面にバンプ電極１７を形成する。
以上の工程により、個片に分割される前の複数の半導体装置２が形成された半導体ウェハ１が形成され、この半導体ウェハ１を個片に分割することにより本実施例の半導体装置２が製造される。
このようにして形成された本実施例の半導体装置２は、その隣り合う再配線１０の間の絶縁膜７に、配線間段付凹溝２５が形成されているので、半導体装置２が高温高湿の雰囲気に曝されたときに、絶縁膜７および封止層１６に吸湿された水分により再配線１０が腐食したとしても、絶縁膜７と封止層１６との界面に形成される腐食生成物の伸張経路を深さ方向に階段状に延長させて実施例２と同様の長さとすることができ、隣り合う再配線１０間の間隔が狭くなることを遅らせ、隣り合う再配線１０間に生じる電気的なリークを抑制して半導体装置２の耐湿寿命を向上させることができる。
以上説明したように、本実施例では、隣り合う再配線の間の絶縁膜に、配線間段付凹溝を設けたことによっても、上記実施例２と同様の効果を得ることができる。
図７、図８は実施例３の半導体装置の製造方法を示す説明図である。
なお、上記実施例１および実施例２と同様の部分は、同一の符号を付してその説明を省略する。
図７、図８において、３１は配線間段付凸条であり、隣り合う再配線１０の間の絶縁膜７に階段状に絶縁膜７から突出して形成されており、感光性の絶縁膜７を複数段階に露光し、現像処理して形成される。
本実施例の絶縁膜７を形成する絶縁性樹脂材料は、上記実施例１や実施例２より厚く塗布され、配線間段付凸条３１の頂面３２の高さは、絶縁膜７の実施例１等の膜厚と同等程度の高さに形成されている。
以下に、図７、図８にＰＣで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
本実施例の工程ＰＣ１（図７）の作動は、上記実施例１の工程Ｐ１（図１）の作動と同様であるのでその説明を省略する。
ＰＣ２（図７）、表面保護膜６上および露出させた電極パッド５上に、実施例１の工程Ｐ２と同様の絶縁樹脂材料を実施例１の２倍の厚さに塗布し、電極パッド５上のスルーホール８の形成領域を遮光したフォトマスクを用いて実施例１の工程Ｐ２と同様にして絶縁樹脂材料を露光し、スルーホール８の形成領域の周囲の絶縁樹脂材料を絶縁膜７の所定の厚さ、つまり実施例１と同様の厚さまで硬化させる。
次いで、フォトマスクを、再配線１０の形成領域間の配線間段付凸条３１の第１段目を除く領域を遮光したフォトマスクに交換し、このフォトマスクを用いて絶縁樹脂材料を配線間段付凸条３１の第１段目の高さとなるまで硬化させる。
更に、フォトマスクを、第２段目の形成領域に縮小した領域を除く領域を遮光したフォトマスクに交換し、このフォトマスクを用いて絶縁樹脂材料を配線間段付凸条３１の第２段目の高さとなるまで硬化させ、同様に各段を形成して、最後に配線間段付凸条３１の最上段の頂面３２の形成領域を除く領域を遮光したフォトマスクに交換し、絶縁樹脂材料を配線間段付凸条３１の頂面３２の高さまで硬化させ、その後に、現像処理により未感光の絶縁樹脂材料を除去し、熱処理により固化させて絶縁膜７を貫通して電極パッド５に達するスルーホール８および実施例１と同様の厚さの絶縁膜７および所定の頂面３２の高さを有する配線間段付凸条３１を形成する。
この絶縁膜７の複数段階以上（本実施例では４段階）の露光により、本実施例の隣り合う再配線１０の間の絶縁膜７に、階段状に突出した配線間段付凸条３１が形成される。
ＰＣ３（図７）、実施例１の工程Ｐ３と同様にして、絶縁膜７上および底部の電極パッド５上を含むスルーホール８の内面、配線間段付凸条３１の外面を覆う下地金属層９を形成する。
ＰＣ４（図７）、実施例１の工程Ｐ４と同様にして、再配線１０の形成領域を除く領域にレジストマスク１９を形成し、電気メッキ法により再配線１０を形成する。
ＰＣ５（図７）、除去溶剤を用いて工程ＰＣ４で形成したレジストマスク１９を除去し、再度、フォトリソグラフィにより再配線１０上の電極形成領域１２を除く領域にレジストマスク１９を形成する。
ＰＣ６（図８）、上記実施例２の工程ＰＡ６と同様にして、再配線１０上にポスト電極１１を形成し、その後に除去溶剤を用いて工程ＰＣ５で形成したレジストマスク１９を除去する。
ＰＣ７（図８）、実施例１の工程Ｐ７と同様にして、配線間段付凸条３１の外面を含めて、再配線１０およびポスト電極１１を除く領域の下地金属層９を除去する。
ＰＣ８（図８）、実施例１の工程Ｐ８と同様にして、絶縁膜７上、下地金属層９、再配線１０上、配線間段付凸条３１およびポスト電極１１の側面を覆い、ポスト電極１１のポスト端面を封止層１６のおもて面に露出させた封止層１６を形成し、露出しているポスト端面にバンプ電極１７を形成する。
以上の工程により、個片に分割される前の複数の半導体装置２が形成された半導体ウェハ１が形成され、この半導体ウェハ１を個片に分割することにより本実施例の半導体装置２が製造される。
このようにして形成された本実施例の半導体装置２は、その隣り合う再配線１０の間の絶縁膜７に、配線間段付凸条３１が形成されているので、半導体装置２が高温高湿の雰囲気に曝されたときに、絶縁膜７および封止層１６に吸湿された水分により再配線１０が腐食したとしても、絶縁膜７と封止層１６との界面に形成される腐食生成物の伸張経路を高さ方向に階段状に延長させて実施例２と同様の長さとすることができ、隣り合う再配線１０間の間隔が狭くなることを遅らせ、隣り合う再配線１０間に生じる電気的なリークを抑制して半導体装置２の耐湿寿命を向上させることができる。
また、配線間段付凸条３１は、絶縁膜７上に突出して形成されているので、ポスト電極１１下の再配線１０を支える絶縁膜７の強度を増すことができ、ポスト電極１１へ負荷される外力による再配線１０の断線等の懸念を払拭して半導体装置２の接続信頼性を向上させることができる。
以上説明したように、本実施例では、隣り合う再配線の間の絶縁膜に、配線間段付凸条を設けたことによっても、上記実施例２と同様の効果を得ることができる。
また、前記に加えて、隣り合う再配線の間の絶縁膜上に、絶縁膜から突出する配線間段付凸条を設けたことによって、ポスト電極下の再配線を支える絶縁膜の強度を増すことができ、ポスト電極へ負荷される外力による再配線の断線等の懸念を払拭して半導体装置の接続信頼性を向上させることができる。
実施例１の半導体装置の製造方法を示す説明図 実施例１の半導体装置の製造方法を示す説明図 実施例２の半導体装置の製造方法を示す説明図 実施例２の半導体装置の製造方法を示す説明図 実施例３の半導体装置の製造方法を示す説明図 実施例３の半導体装置の製造方法を示す説明図 実施例４の半導体装置の製造方法を示す説明図 実施例４の半導体装置の製造方法を示す説明図
符号の説明
１ 半導体ウェハ
２ 半導体装置
３ 半導体基板
４ 絶縁層
５ 電極パッド
６ 表面保護膜
７ 絶縁膜
８ スルーホール
９ 下地金属層
１０ 再配線
１１ ポスト電極
１２ 電極形成領域
１４ 凹溝
１６ 封止層
１７ バンプ電極
１９ レジストマスク
２１ 配線間凹溝
２２、２６ 底面
２５ 配線間段付凹溝
３１ 配線間段付凸条
３２ 頂面

Claims (14)

  1. 半導体基板と、該半導体基板に形成された内部回路に電気的に接続する電極パッドと、該電極パッドに達するスルーホールが形成された絶縁膜と、前記電極パッドに電気的に接続し、前記絶縁膜上に延在する再配線とを備えた半導体装置において、
    前記再配線の周囲の前記絶縁膜に、該再配線に隣接した凹溝を設けたことを特徴とする半導体装置。
  2. 請求項１において、
    前記凹溝の深さを、前記絶縁膜の厚さより浅い深さに形成したことを特徴とする半導体装置。
  3. 半導体基板と、該半導体基板に形成された内部回路に電気的に接続する電極パッドと、該電極パッドに達するスルーホールが形成された絶縁膜と、前記電極パッドに電気的に接続し、前記絶縁膜上に延在する再配線とを備えた半導体装置において、
    隣り合う前記再配線の間の前記絶縁膜に、配線間凹溝を設けたことを特徴とする半導体装置。
  4. 請求項３において、
    前記配線間凹溝の深さを、前記絶縁膜の厚さより浅い深さに形成したことを特徴とする半導体装置。
  5. 半導体基板と、該半導体基板に形成された内部回路に電気的に接続する電極パッドと、該電極パッドに達するスルーホールが形成された絶縁膜と、前記電極パッドに電気的に接続し、前記絶縁膜上に延在する再配線とを備えた半導体装置において、
    隣り合う前記再配線の間の前記絶縁膜に、側面を階段状に形成した配線間段付凹溝を設けたことを特徴とする半導体装置。
  6. 請求項５において、
    前記配線間段付凹溝の最深部の深さを、前記絶縁膜の厚さより浅い深さに形成したことを特徴とする半導体装置。
  7. 半導体基板と、該半導体基板に形成された内部回路に電気的に接続する電極パッドと、該電極パッドに達するスルーホールが形成された絶縁膜と、前記電極パッドに電気的に接続し、前記絶縁膜上に延在する再配線とを備えた半導体装置において、
    隣り合う前記再配線の間の前記絶縁膜に、階段状に突出する配線間段付凸条を設けたことを特徴とする半導体装置。
  8. 請求項１ないし請求項７のいずれか一項において、
    前記絶縁膜が、感光性を有する絶縁樹脂材料で形成されていることを特徴とする半導体装置。
  9. 請求項１ないし請求項８のいずれか一項において、
    前記再配線が、下地金属層を介して前記絶縁膜上に形成されていることを特徴とする半導体装置。
  10. 請求項１ないし請求項９のいずれか一項において、
    前記再配線上に、ポスト電極が形成されていることを特徴とする半導体装置。
  11. 半導体基板に形成された内部回路に電気的に接続する電極パッドを形成する工程と、
    前記半導体基板上に、感光性を有する絶縁樹脂材料で絶縁膜を形成する工程と、
    該絶縁膜を露光し、現像処理して、前記電極パッドに達するスルーホールを形成する工程と、
    該スルーホールの底部に露出する電極パッドおよび前記絶縁膜上に、下地金属層を形成する工程と、
    該下地金属層上に、前記電極パッドに接続し、前記絶縁膜上に延在する再配線を形成する工程と、
    ポスト電極を形成する電極形成領域の再配線を露出させたレジストマスクを形成し、電気メッキ法により前記下地金属層を共通の電極として、高い電圧を印加して前記再配線上にポスト電極を形成すると共に、前記再配線の周囲の前記絶縁膜に、該再配線に隣接した凹溝を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  12. 半導体基板に形成された内部回路に電気的に接続する電極パッドを形成する工程と、
    前記半導体基板上に、感光性を有する絶縁樹脂材料で絶縁膜を形成する工程と、
    該絶縁膜を２段階に露光し、現像処理して、前記電極パッドに達するスルーホールを形成すると共に、再配線の形成領域の間の絶縁膜に、該絶縁膜の厚さより浅い深さの配線間凹溝を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  13. 半導体基板に形成された内部回路に電気的に接続する電極パッドを形成する工程と、
    前記半導体基板上に、感光性を有する絶縁樹脂材料で絶縁膜を形成する工程と、
    該絶縁膜を３段階以上に露光し、現像処理して、前記電極パッドに達するスルーホールを形成すると共に、再配線の形成領域の間の絶縁膜に、最深部の深さが該絶縁膜の厚さより浅く、側面が階段状に形成された配線間段付凹溝を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  14. 半導体基板に形成された内部回路に電気的に接続する電極パッドを形成する工程と、
    前記半導体基板上に、感光性を有する絶縁樹脂材料で比較的厚い膜厚の絶縁膜を形成する工程と、
    該絶縁膜を複数段階に露光し、現像処理して、前記電極パッドに達するスルーホールを形成すると共に、再配線の形成領域の間の絶縁膜に、階段状に突出する配線間段付凸条を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
JP2006232233A 2006-08-29 2006-08-29 半導体装置およびその製造方法 Expired - Fee Related JP4726744B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006232233A JP4726744B2 (ja) 2006-08-29 2006-08-29 半導体装置およびその製造方法
US11/889,830 US7741705B2 (en) 2006-08-29 2007-08-16 Semiconductor device and method of producing the same
US12/778,288 US20100221910A1 (en) 2006-08-29 2010-05-12 Method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006232233A JP4726744B2 (ja) 2006-08-29 2006-08-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008060145A true JP2008060145A (ja) 2008-03-13
JP4726744B2 JP4726744B2 (ja) 2011-07-20

Family

ID=39150368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232233A Expired - Fee Related JP4726744B2 (ja) 2006-08-29 2006-08-29 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7741705B2 (ja)
JP (1) JP4726744B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115892A (ja) * 2014-12-17 2016-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2020136287A (ja) * 2019-02-12 2020-08-31 トヨタ自動車株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932180B2 (en) * 2008-07-07 2011-04-26 Infineon Technologies Ag Manufacturing a semiconductor device via etching a semiconductor chip to a first layer
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
US7923350B2 (en) * 2008-09-09 2011-04-12 Infineon Technologies Ag Method of manufacturing a semiconductor device including etching to etch stop regions
JP2011108733A (ja) 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140115A (ja) * 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004158758A (ja) * 2002-11-08 2004-06-03 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684886A (ja) 1992-09-03 1994-03-25 Matsushita Electric Works Ltd 半導体装置
JP3618551B2 (ja) 1998-06-30 2005-02-09 株式会社東芝 光半導体モジュール
EP1107307B1 (en) * 1999-06-15 2005-09-07 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
JP3530158B2 (ja) 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140115A (ja) * 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004158758A (ja) * 2002-11-08 2004-06-03 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115892A (ja) * 2014-12-17 2016-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2020136287A (ja) * 2019-02-12 2020-08-31 トヨタ自動車株式会社 半導体装置
JP7095615B2 (ja) 2019-02-12 2022-07-05 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20080054479A1 (en) 2008-03-06
US20100221910A1 (en) 2010-09-02
JP4726744B2 (ja) 2011-07-20
US7741705B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
JP4755486B2 (ja) 半導体装置およびその製造方法
JP4777644B2 (ja) 半導体装置およびその製造方法
JP4413240B2 (ja) 半導体装置の製造方法
JP2004319638A (ja) 半導体装置及びその製造方法
JP4726744B2 (ja) 半導体装置およびその製造方法
JP5249080B2 (ja) 半導体装置
US20110031617A1 (en) Semiconductor package substrate structure and manufacturing method thereof
KR101374148B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2015088583A (ja) 配線基板およびその製造方法
TWI419257B (zh) 半導體製程、半導體元件及具有半導體元件之封裝結構
JP5247998B2 (ja) 半導体装置の製造方法
JP4264823B2 (ja) 半導体装置の製造方法
JP2008034472A (ja) 半導体装置及びその製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP2004022653A (ja) 半導体装置
JP5503590B2 (ja) 半導体装置
JP5320264B2 (ja) 半導体装置の製造方法
JP4506780B2 (ja) 半導体基板の製造方法
JP3666495B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007208303A (ja) 半導体素子の製造方法
KR100609647B1 (ko) 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees