JP7095615B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7095615B2
JP7095615B2 JP2019022885A JP2019022885A JP7095615B2 JP 7095615 B2 JP7095615 B2 JP 7095615B2 JP 2019022885 A JP2019022885 A JP 2019022885A JP 2019022885 A JP2019022885 A JP 2019022885A JP 7095615 B2 JP7095615 B2 JP 7095615B2
Authority
JP
Japan
Prior art keywords
wiring
oxide film
sic substrate
silicon oxide
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019022885A
Other languages
English (en)
Other versions
JP2020136287A (ja
Inventor
佳史 安田
泰 浦上
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019022885A priority Critical patent/JP7095615B2/ja
Publication of JP2020136287A publication Critical patent/JP2020136287A/ja
Application granted granted Critical
Publication of JP7095615B2 publication Critical patent/JP7095615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献1には、半導体基板と、半導体基板上に設けられた複数の配線(例えば、ソース配線、ゲート配線、ドレイン配線)を有する半導体装置が開示されている。各配線の間には間隔が設けられている。各配線の間の間隔において、半導体基板の上面は酸化膜に覆われている。さらに、各配線と酸化膜の表面は、パッシベーション膜に覆われている。
特開2017-152655号公報
上記のような半導体装置において、パッシベーション膜として、絶縁樹脂が用いられる場合がある。このような半導体装置の使用時には、半導体基板の温度上昇に応じて、配線、酸化膜及び絶縁樹脂等の各構成部材に熱膨張が生じる。各構成部材の線膨張係数が異なるので、各構成部材の膨張率が異なる。このため、各構成部材に高い応力が加わる。その結果、配線の近傍で絶縁樹脂が酸化膜から剥離し、その剥離した領域に配線から金属が押し出される場合がある。配線から押し出された金属は、絶縁樹脂と酸化膜の界面に沿って伸展する。絶縁樹脂と酸化膜の界面に沿って伸展する金属が他の配線に接触すると、短絡が生じる。本明細書は、配線間の短絡を抑制することができる技術を提供する。
本発明者らが鋭意検討したところ、2つの配線の間の距離が100μm以下である場合に、上記の短絡が生じ易いことを見出した。この事情に鑑みて、本明細書が開示する半導体装置は、以下の構成を有する。
本明細書が開示する半導体装置は、SiC基板と、第1配線と、第2配線と、溝部と、酸化シリコン膜と、絶縁樹脂を有する。前記第1配線は、前記SiC基板の上部に配置されており、Alによって構成されている。前記第2配線は、前記SiC基板の上部に配置されており、Alによって構成されており、前記第1配線から分離されている。前記溝部は、前記第1配線と前記第2配線の間の前記SiC基板の上面に設けられている。前記酸化シリコン膜は、前記第1配線と前記第2配線の間の前記SiC基板の前記上面と、前記溝部の内面を覆っている。前記絶縁樹脂は、前記第1配線、前記酸化シリコン膜、及び、前記第2配線に跨る範囲を覆っている。前記絶縁樹脂の一部が、前記溝部内に配置されており、前記溝部内の前記酸化シリコン膜の表面を覆っている。前記第1配線と前記第2配線の間の間隔が100μm以下である。
なお、第1配線は、SiC基板の上面に接していてもよい。また、第1配線とSiC基板の間に他の層が配置されていてもよい。同様に、第2配線は、SiC基板の上面に接していてもよい。また、第2配線とSiC基板の間に他の層が配置されていてもよい。
上記の半導体装置では、第1配線と第2配線の間において、SiC基板の上面に溝部が設けられている。また、絶縁樹脂の一部が溝部内に配置されており、溝部内の酸化シリコン膜の表面を覆っている。このため、絶縁樹脂と酸化シリコン膜の界面が、溝部に倣って伸びている。この半導体装置において、応力によって、第1配線から押し出された金属が絶縁樹脂と酸化シリコン膜の界面に沿って第2配線側に伸展する場合を考える。この場合、絶縁樹脂と酸化シリコン膜の界面が溝部に倣って伸びているので、第1配線から押し出された金属は上記界面に沿って(すなわち、溝部に倣って)伸展する。このため、上記の半導体装置では、第1配線から押し出された金属が第2配線に達するまでに必要な伸展距離(すなわち、絶縁樹脂と酸化シリコン膜の界面に沿って計測される第1配線から第2配線までの距離)が、第1配線と第2配線の間の直線距離よりも長い。したがって、酸化シリコン膜と絶縁樹脂との間に剥離が生じた場合であっても、配線間の短絡が生じ難い。
実施形態の半導体装置10の断面図。 図1のII-II線における断面図。 酸化シリコン膜20と絶縁樹脂22との間に剥離が生じたときの様子を示す図。 変形例の半導体装置の図2に対応する断面図。
図面を参照して、本実施形態の半導体装置10について説明する。図1及び図2に示すように、半導体装置10は、SiC基板12と、ゲート配線14と、2つのソース配線16を有している。図示していないが、SiC基板12の内部には、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)が形成されている。図1では、図の見易さのため、SiC基板12の上面12aの上部に形成されたゲート配線14及びソース配線16のみを図示し、絶縁膜等の図示を省略している。なお、SiC基板12の内部に形成される素子構造は、MOSFETに限られず、例えば、IGBT(Insulated Gate Bipolar Transistor)であってもよい。
図1に示すように、各ソース配線16は、SiC基板12の上部の中央に配列されている。各ソース配線16は、平面視において矩形状である。各ソース配線16は、Al(アルミニウム)によって構成されている。各ソース配線16の一部は、SiC基板12の上面12aに接している。
ゲート配線14は、外周部14aと、延在部14bを有している。外周部14aは、SiC基板12の上部で、2つのソース配線16を囲うようにSiC基板12の外周縁に沿って配置されている。延在部14bは、2つのソース配線16の間に沿って伸びており、一方の端部が外周部14aに接続されている。延在部14bの一部は、SiC基板12の内部に設けられたゲート電極(不図示)に接続されている。ゲート配線14は、Alによって構成されている。ゲート配線14とソース配線16との間の間隔D1は、100μm以下である。
図2は、図1のII-II線における断面図である。図2に示すように、SiC基板12の上面12aには、溝部18が設けられている。溝部18は、ゲート配線14とソース配線16との間のSiC基板12の上面12aに設けられている。溝部18は、図1に示すように、ゲート配線14の外周部14aとソース配線16との間に配置されており、外周部14aに沿って長く伸びている。すなわち、溝部18は、2つのソース配線16よりも外側の領域であって、ゲート配線14の外周部14aよりも内側の領域に形成されている。
図2に示すように、SiC基板12の上面12aと溝部18の内面には、酸化シリコン膜20が形成されている。酸化シリコン膜20は、溝部18の内面からSiC基板12の上面12aに跨る範囲を覆っている。
ゲート配線14は、酸化シリコン膜20上に配置されている。ゲート配線14は、酸化シリコン膜20によってSiC基板12から絶縁されている。ソース配線16は、酸化シリコン膜20上に配置されている。上述したように、ソース配線16は、図示しない位置でSiC基板12の上面12aに接している。ゲート配線14とソース配線16の間に位置するSiC基板12の表面(すなわち、上面12aと溝18の内面)の全体が、酸化シリコン膜20によって覆われている。
ゲート配線14、酸化シリコン膜20及びソース配線16は、絶縁樹脂22に覆われている。絶縁樹脂22は、ゲート配線14の表面からソース配線16の表面に跨る範囲を覆っている。絶縁樹脂22は、溝部18の内部にも配置されている。絶縁樹脂22は、溝部18の内部で酸化シリコン膜20の表面を覆っている。すなわち、絶縁樹脂22は、ゲート配線14とソース配線16の間に位置する酸化シリコン膜20の表面全体を覆っている。絶縁樹脂22は、例えば、ポリイミドによって構成されている。
半導体装置10の使用時には、SiC基板12の温度上昇に応じて、ゲート配線14、ソース配線16、酸化シリコン膜20、絶縁樹脂22等の各構成部材に熱膨張が生じる。各構成部材の線膨張係数が異なるので、各構成部材の膨張率が異なる。特に、本実施形態に用いられるSiC基板12は、比較的高いヤング率を有し、他の構成部材が熱膨張しても変形し難い。このため、本実施形態の半導体装置10では、各構成部材に高い応力が加わり易い。また、SiC基板12の外周部では、SiC基板12の中央部と比較して高い応力が加わる。その結果、SiC基板12の外周部において、密着力が比較的低い絶縁樹脂22と酸化シリコン膜20との界面で剥離が生じ易い。ゲート配線14やソース配線16の近傍で絶縁樹脂22が酸化シリコン膜20から剥離すると、その剥離した領域にゲート配線14やソース配線16からこれらを構成する金属(すなわち、Al)が押し出される場合がある。
本実施形態の半導体装置10では、ゲート配線14の外周部14aとソース配線16との間において、SiC基板12の上面12aに溝部18が設けられている。また、絶縁樹脂22の一部が溝部18内に配置されており、溝部18内の酸化シリコン膜20の表面を覆っている。このため、絶縁樹脂22と酸化シリコン膜20の界面が、溝部18に倣って伸びている。この半導体装置10において、図3に示すように、ゲート配線14の近傍の部分Sで絶縁樹脂22が酸化シリコン膜20から剥離し、ゲート配線14から押し出されたAl部材15が絶縁樹脂22と酸化シリコン膜20の界面に沿ってソース配線16側に伸展する場合を考える。この場合、絶縁樹脂22と酸化シリコン膜20の界面が溝部18に倣って伸びているので、ゲート配線14から押し出されたAl部材15は、矢印Aに示すように、上記界面に沿って(すなわち、溝部18に倣って)伸展する。このため、本実施形態の半導体装置10では、ゲート配線14から押し出されたAl部材15がソース配線16に達するまでに必要な伸展距離(すなわち、絶縁樹脂22と酸化シリコン膜20の界面に沿って計測されるゲート配線14からソース配線16までの距離D2(図2の太線部分参照))が、ゲート配線14とソース配線16の間の直線距離(すなわち、図2の間隔D1)よりも長い。したがって、この半導体装置10では、酸化シリコン膜20と絶縁樹脂22との間に剥離が生じた場合であっても、配線14、16間の短絡が生じ難い。なお、ソース配線16の近傍において絶縁樹脂22が酸化シリコン膜20から剥離し、ソース配線16から押し出されたAlがゲート配線14側に伸展する場合も同様に、配線14、16間の短絡を抑制することができる。
上述した実施形態では、ゲート配線14及びソース配線16が、酸化シリコン膜20を介してSiC基板12の上面12aに設けられていた。しかしながら、図4に示すように、SiC基板12の上面12aに直接接するように設けられた配線114及び配線116の間に溝部18を設けてもよい。また、配線114及び配線116の一方のみが、SiC基板12の上面12aに直接接していてもよい。このような構成であっても、絶縁樹脂22が酸化シリコン膜20から剥離した場合に、配線114、116間の短絡を抑制することができる。
上述した実施形態の構成要素と、請求項の構成要素との関係について説明する。実施形態のゲート配線14が、請求項の「第1配線」または「第2配線」の一例であり、ソース配線16が、請求項の「第2配線」または「第1配線」の一例である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置、12:SiC基板、12a:上面、14:ゲート配線、16:ソース配線、18:溝部、20:酸化シリコン膜、22:絶縁樹脂

Claims (1)

  1. SiC基板と、
    前記SiC基板の上部に配置されており、Alによって構成されている第1配線と、
    前記SiC基板の上部に配置されており、Alによって構成されており、前記第1配線から分離されている第2配線と、
    前記第1配線と前記第2配線の間の前記SiC基板の上面に設けられている溝部と、
    前記第1配線と前記第2配線の間の前記SiC基板の前記上面と、前記溝部の内面を覆っている酸化シリコン膜と、
    前記第1配線、前記酸化シリコン膜、及び、前記第2配線に跨る範囲を覆っている絶縁樹脂、
    を有し、
    前記絶縁樹脂の一部が、前記溝部内に配置されており、前記溝部内の前記酸化シリコン膜の表面を覆っており、
    前記第1配線と前記第2配線の間の間隔が100μm以下である、半導体装置。
JP2019022885A 2019-02-12 2019-02-12 半導体装置 Active JP7095615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019022885A JP7095615B2 (ja) 2019-02-12 2019-02-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019022885A JP7095615B2 (ja) 2019-02-12 2019-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2020136287A JP2020136287A (ja) 2020-08-31
JP7095615B2 true JP7095615B2 (ja) 2022-07-05

Family

ID=72263604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019022885A Active JP7095615B2 (ja) 2019-02-12 2019-02-12 半導体装置

Country Status (1)

Country Link
JP (1) JP7095615B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093652A (ja) 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2005260163A (ja) 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
JP2008060145A (ja) 2006-08-29 2008-03-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
WO2011125274A1 (ja) 2010-04-06 2011-10-13 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2014011329A (ja) 2012-06-29 2014-01-20 Advanced Power Device Research Association 半導体デバイスおよびその製造方法
JP2018093129A (ja) 2016-12-07 2018-06-14 日立オートモティブシステムズ株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093652A (ja) 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2005260163A (ja) 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
JP2008060145A (ja) 2006-08-29 2008-03-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
WO2011125274A1 (ja) 2010-04-06 2011-10-13 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2014011329A (ja) 2012-06-29 2014-01-20 Advanced Power Device Research Association 半導体デバイスおよびその製造方法
JP2018093129A (ja) 2016-12-07 2018-06-14 日立オートモティブシステムズ株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020136287A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
US9275921B2 (en) Semiconductor device
US9711429B2 (en) Semiconductor device having a substrate housed in the housing opening portion
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP6072626B2 (ja) 電力用半導体装置
JP6264334B2 (ja) 半導体装置
TWI648829B (zh) 半導體裝置的散熱結構
JP7006812B2 (ja) 半導体装置
JP6742538B2 (ja) 半導体装置
JP6319028B2 (ja) 半導体装置
JP7095615B2 (ja) 半導体装置
JP4687066B2 (ja) パワーic
US8692244B2 (en) Semiconductor device
JP2015122453A (ja) パワーモジュール
JP2017038019A (ja) 半導体装置
JP6718143B2 (ja) 半導体装置
WO2020105097A1 (ja) 半導体装置
JPWO2017126084A1 (ja) 半導体装置
US20150179540A1 (en) Semiconductor device
JP2011060883A (ja) 絶縁ゲートトランジスタ
JP2006216596A (ja) 半導体装置およびその製造方法
JP4547934B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP2020141003A (ja) スイッチング素子とその製造方法
JP7400267B2 (ja) 半導体装置
JP7134367B2 (ja) 半導体装置
JP2023044582A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R151 Written notification of patent or utility model registration

Ref document number: 7095615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151