JP2008004720A - 窒化物半導体を用いたヘテロ構造電界効果トランジスタ - Google Patents
窒化物半導体を用いたヘテロ構造電界効果トランジスタ Download PDFInfo
- Publication number
- JP2008004720A JP2008004720A JP2006172220A JP2006172220A JP2008004720A JP 2008004720 A JP2008004720 A JP 2008004720A JP 2006172220 A JP2006172220 A JP 2006172220A JP 2006172220 A JP2006172220 A JP 2006172220A JP 2008004720 A JP2008004720 A JP 2008004720A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- layer semiconductor
- semiconductor
- barrier layer
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 description 88
- 239000000758 substrate Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 12
- 230000010287 polarization Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000001803 electron scattering Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】六方晶構造の窒化物半導体であるチャネル層半導体1のc面に段差を設けて2面とし、段差側面としてa面あるいはm面を形成し、2面のc面上、および、a面上あるいはm面上に、障壁層半導体2とチャネル層半導体1との接合構造である障壁層半導体/チャネル層半導体ヘテロ構造を形成し、2面のc面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造の一方の上にソース電極3を形成し、他方の上にドレイン電極5を形成し、段差側面に形成された障壁層半導体/チャネル層半導体ヘテロ構造をゲート電極4によって覆ってなる、窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
【選択図】図4
Description
C. Chen et al., Jpn. J. Appl. Phys. Vol. 42, L1039-L1040 (2003). Y. J. Sun et al., physica status solidi (b) vol. 240, 360-363 (2003). N. Maeda et al., Jpn. J. Appl. Phys. Vol. 44, L646-L648 (2005). N. Maeda et al., Appl. Phys. Lett. vol. 87, 073504 (2005). N. Ikeda et al., J. Cryst. Growth vol. 275, e1091-e1095 (2005). M. Kuroda et al., Extended Abst. of the 2005 Int. Conf. on Solid State Devices and Materials, 470-471 (2005).
窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、六方晶構造のチャネル層半導体がc軸方向に段差を有する2面のc面を有し、前記2面のc面上および前記段差の段差側面上に障壁層半導体/チャネル層半導体ヘテロ構造が形成され、前記2面のc面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造の一方の上にソース電極が形成され、他方の上にドレイン電極が形成され、前記段差側面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造の上にゲート電極が形成されていることを特徴とする窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
前記段差側面は前記チャネル層半導体の(1 1 -2 0)面または(1 -1 0 0)面であることを特徴とする請求項1記載の窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
前記段差側面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造は前記ゲート電極によって覆われていることを特徴とする請求項1または2記載の窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
前記段差側面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造と前記ゲート電極との間に絶縁膜が介在していることを特徴とする請求項1、2または3記載の窒化物半導体を用いたヘテロ構造電界効果トランジスタを構成する。
本実施の形態例においては、図4に示されるHFET構造において、障壁層半導体2としてAlXGa1−XN(0<X≦1)が用いられ、チャネル層半導体1としてGaNが用いられている。通常、障壁層半導体2の層厚は10〜30nm程度、c面段差の高さは0.1〜2μm程度であるが、HFET構造に関する寸法はすべて任意とする。
本実施の形態例においては、図7に示されるHFET構造において、障壁層半導体2としてAlXGa1−XN(0<X≦1)が用いられ、チャネル層半導体1としてGaNが用いられ、絶縁膜7としてSi3N4膜が用いられている。本実施の形態例は、実施の形態例1のHFETを絶縁ゲート構造としたものに相当する。通常、障壁層半導体2の層厚は10〜30nm程度、絶縁膜7の膜厚は2〜10nm程度、c面段差の高さは0.1〜2μm程度であるが、HFET構造に関する寸法はすべて任意とする。本実施の形態例は、図8に示された作製法と同様の方法によって作製することが可能である。
本実施の形態例は、本発明によるエンハンスメント型のHFETと、c面上に作製された通常のデプレッション型のHFETとを同一基板上に有し、その構造は図9に模式的に例示されている。
Claims (4)
- 窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、
六方晶構造のチャネル層半導体がc軸方向に段差を有する2面のc面を有し、
前記2面のc面上および前記段差の段差側面上に障壁層半導体/チャネル層半導体ヘテロ構造が形成され、
前記2面のc面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造の一方の上にソース電極が形成され、他方の上にドレイン電極が形成され、
前記段差側面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造の上にゲート電極が形成されていることを特徴とする窒化物半導体を用いたヘテロ構造電界効果トランジスタ。 - 前記段差側面は前記チャネル層半導体の(1 1 -2 0)面または(1 -1 0 0)面であることを特徴とする請求項1記載の窒化物半導体を用いたヘテロ構造電界効果トランジスタ。
- 前記段差側面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造は前記ゲート電極によって覆われていることを特徴とする請求項1または2記載の窒化物半導体を用いたヘテロ構造電界効果トランジスタ。
- 前記段差側面上に形成された障壁層半導体/チャネル層半導体ヘテロ構造と前記ゲート電極との間に絶縁膜が介在していることを特徴とする請求項1、2または3記載の窒化物半導体を用いたヘテロ構造電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172220A JP2008004720A (ja) | 2006-06-22 | 2006-06-22 | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172220A JP2008004720A (ja) | 2006-06-22 | 2006-06-22 | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008004720A true JP2008004720A (ja) | 2008-01-10 |
Family
ID=39008870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006172220A Pending JP2008004720A (ja) | 2006-06-22 | 2006-06-22 | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008004720A (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100574464B1 (ko) * | 2004-09-13 | 2006-04-27 | 주식회사 유니더스 | 조루방지용 콘돔 제조 장치 |
JP2008103408A (ja) * | 2006-10-17 | 2008-05-01 | Furukawa Electric Co Ltd:The | 窒化物化合物半導体トランジスタ及びその製造方法 |
JP2008258514A (ja) * | 2007-04-09 | 2008-10-23 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2008311533A (ja) * | 2007-06-15 | 2008-12-25 | Rohm Co Ltd | 高電子移動度トランジスタ |
JP2009099774A (ja) * | 2007-10-17 | 2009-05-07 | Sharp Corp | ヘテロ接合電界効果型トランジスタ |
JP2010074077A (ja) * | 2008-09-22 | 2010-04-02 | Sanken Electric Co Ltd | 半導体装置 |
JP2010109322A (ja) * | 2008-09-30 | 2010-05-13 | Fuji Electric Systems Co Ltd | 窒化ガリウム半導体装置およびその製造方法 |
JP2012169470A (ja) * | 2011-02-15 | 2012-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
JP2012209374A (ja) * | 2011-03-29 | 2012-10-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2013026593A (ja) * | 2011-07-26 | 2013-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
US9595594B2 (en) | 2012-06-18 | 2017-03-14 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
JP2017539073A (ja) * | 2014-10-30 | 2017-12-28 | インテル・コーポレーション | 窒化ガリウムトランジスタにおける2d電子ガスに対する低接触抵抗のためのソース/ドレインの再成長 |
US10388777B2 (en) | 2015-06-26 | 2019-08-20 | Intel Corporation | Heteroepitaxial structures with high temperature stable substrate interface material |
US10573647B2 (en) | 2014-11-18 | 2020-02-25 | Intel Corporation | CMOS circuits using n-channel and p-channel gallium nitride transistors |
US10658471B2 (en) | 2015-12-24 | 2020-05-19 | Intel Corporation | Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers |
US10665708B2 (en) | 2015-05-19 | 2020-05-26 | Intel Corporation | Semiconductor devices with raised doped crystalline structures |
US10756183B2 (en) | 2014-12-18 | 2020-08-25 | Intel Corporation | N-channel gallium nitride transistors |
US10930500B2 (en) | 2014-09-18 | 2021-02-23 | Intel Corporation | Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices |
US11177376B2 (en) | 2014-09-25 | 2021-11-16 | Intel Corporation | III-N epitaxial device structures on free standing silicon mesas |
US11233053B2 (en) | 2017-09-29 | 2022-01-25 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223768A (ja) * | 1997-01-31 | 1998-08-21 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2000243917A (ja) * | 1999-02-17 | 2000-09-08 | Ricoh Co Ltd | 半導体装置およびその製造方法 |
JP2002237592A (ja) * | 2001-02-07 | 2002-08-23 | Hitachi Ltd | 半導体装置およびその製法 |
JP2003347315A (ja) * | 2002-05-23 | 2003-12-05 | Sharp Corp | 半導体装置およびその製造方法、電力増幅器、並びに、無線通信システム |
JP2005286338A (ja) * | 2004-03-30 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 4h型ポリタイプ基板上に形成された4h型ポリタイプ窒化ガリウム系半導体素子 |
JP2006100820A (ja) * | 2004-09-24 | 2006-04-13 | Internatl Rectifier Corp | パワー半導体デバイス |
JP2007088185A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007335506A (ja) * | 2006-06-13 | 2007-12-27 | Sharp Corp | ヘテロ接合電界効果型トランジスタ |
-
2006
- 2006-06-22 JP JP2006172220A patent/JP2008004720A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223768A (ja) * | 1997-01-31 | 1998-08-21 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2000243917A (ja) * | 1999-02-17 | 2000-09-08 | Ricoh Co Ltd | 半導体装置およびその製造方法 |
JP2002237592A (ja) * | 2001-02-07 | 2002-08-23 | Hitachi Ltd | 半導体装置およびその製法 |
JP2003347315A (ja) * | 2002-05-23 | 2003-12-05 | Sharp Corp | 半導体装置およびその製造方法、電力増幅器、並びに、無線通信システム |
JP2005286338A (ja) * | 2004-03-30 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 4h型ポリタイプ基板上に形成された4h型ポリタイプ窒化ガリウム系半導体素子 |
JP2006100820A (ja) * | 2004-09-24 | 2006-04-13 | Internatl Rectifier Corp | パワー半導体デバイス |
JP2007088185A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007335506A (ja) * | 2006-06-13 | 2007-12-27 | Sharp Corp | ヘテロ接合電界効果型トランジスタ |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100574464B1 (ko) * | 2004-09-13 | 2006-04-27 | 주식회사 유니더스 | 조루방지용 콘돔 제조 장치 |
JP2008103408A (ja) * | 2006-10-17 | 2008-05-01 | Furukawa Electric Co Ltd:The | 窒化物化合物半導体トランジスタ及びその製造方法 |
US8299498B2 (en) | 2007-04-09 | 2012-10-30 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device having hetero junction |
JP2008258514A (ja) * | 2007-04-09 | 2008-10-23 | Toyota Central R&D Labs Inc | 半導体装置 |
WO2008126821A1 (ja) * | 2007-04-09 | 2008-10-23 | Kabushiki Kaisha Toyota Chuo Kenkyusho | へテロ接合を有する半導体装置 |
JP2008311533A (ja) * | 2007-06-15 | 2008-12-25 | Rohm Co Ltd | 高電子移動度トランジスタ |
JP2009099774A (ja) * | 2007-10-17 | 2009-05-07 | Sharp Corp | ヘテロ接合電界効果型トランジスタ |
JP2010074077A (ja) * | 2008-09-22 | 2010-04-02 | Sanken Electric Co Ltd | 半導体装置 |
US8829568B2 (en) | 2008-09-30 | 2014-09-09 | Fuji Electric Co., Ltd. | Gallium nitride semiconductor device and method for producing the same |
JP2010109322A (ja) * | 2008-09-30 | 2010-05-13 | Fuji Electric Systems Co Ltd | 窒化ガリウム半導体装置およびその製造方法 |
JP2012169470A (ja) * | 2011-02-15 | 2012-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
JP2012209374A (ja) * | 2011-03-29 | 2012-10-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2013026593A (ja) * | 2011-07-26 | 2013-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
US9595594B2 (en) | 2012-06-18 | 2017-03-14 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
US10930500B2 (en) | 2014-09-18 | 2021-02-23 | Intel Corporation | Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices |
US11177376B2 (en) | 2014-09-25 | 2021-11-16 | Intel Corporation | III-N epitaxial device structures on free standing silicon mesas |
JP2017539073A (ja) * | 2014-10-30 | 2017-12-28 | インテル・コーポレーション | 窒化ガリウムトランジスタにおける2d電子ガスに対する低接触抵抗のためのソース/ドレインの再成長 |
US10573647B2 (en) | 2014-11-18 | 2020-02-25 | Intel Corporation | CMOS circuits using n-channel and p-channel gallium nitride transistors |
US10756183B2 (en) | 2014-12-18 | 2020-08-25 | Intel Corporation | N-channel gallium nitride transistors |
US10665708B2 (en) | 2015-05-19 | 2020-05-26 | Intel Corporation | Semiconductor devices with raised doped crystalline structures |
US10388777B2 (en) | 2015-06-26 | 2019-08-20 | Intel Corporation | Heteroepitaxial structures with high temperature stable substrate interface material |
US10658471B2 (en) | 2015-12-24 | 2020-05-19 | Intel Corporation | Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers |
US11233053B2 (en) | 2017-09-29 | 2022-01-25 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
US11728346B2 (en) | 2017-09-29 | 2023-08-15 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008004720A (ja) | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ | |
JP5566618B2 (ja) | GaN系半導体素子 | |
JP5065616B2 (ja) | 窒化物半導体素子 | |
JP5041701B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
JP2009044006A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2001196575A (ja) | 半導体装置 | |
JP2006332593A (ja) | 電界効果型トランジスタ | |
JP2011044647A (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
JP4474292B2 (ja) | 半導体装置 | |
JP6343807B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP6244557B2 (ja) | 窒化物半導体デバイス | |
JP2009026975A (ja) | 半導体装置 | |
JP5341345B2 (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ | |
JP2012169470A (ja) | 半導体装置およびその製造方法 | |
JP2009302370A (ja) | 半導体装置 | |
JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
JP2008153350A (ja) | 半導体装置 | |
JP2008053436A (ja) | 半導体素子 | |
JP2007103778A (ja) | 電界効果型トランジスタ | |
JP2011171422A (ja) | 電界効果型トランジスタ | |
JP2010153748A (ja) | 電界効果半導体装置の製造方法 | |
JP2011129607A (ja) | GaN系MOS型電界効果トランジスタ | |
KR101668445B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120530 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120814 |