JP2007103778A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタ Download PDFInfo
- Publication number
- JP2007103778A JP2007103778A JP2005293627A JP2005293627A JP2007103778A JP 2007103778 A JP2007103778 A JP 2007103778A JP 2005293627 A JP2005293627 A JP 2005293627A JP 2005293627 A JP2005293627 A JP 2005293627A JP 2007103778 A JP2007103778 A JP 2007103778A
- Authority
- JP
- Japan
- Prior art keywords
- cap layer
- layer
- gate electrode
- electron supply
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】 ゲートリーク電流を低く抑えた電界効果型トランジスタを提供する。
【解決手段】 基板上に窒化物半導体からなるチャネル層と、チャネル層の上部に、AlXGa1−XN(0<X<1)電子供給層、AlXGa1−XN電子供給層よりもAl組成比率の高いAlYGa1−YN(X<Y≦1)からなる第1のキャップ層、第1のキャップ層よりもAl組成比率の小さいAlZGa1−ZN(0≦Z<Y)からなる第2のキャップ層、ゲート電極、が順次積層された構造とを備えた電界効果型トランジスタとした。第1のキャップ層はAlXGa1−XN電子供給層よりも分極が大きくバンドギャップが広い。第2のキャップ層は第1のキャップ層よりも分極が小さくバンドギャップが狭い。このため、ゲート電極の実効的なショットキー障壁高さが高くなり、ゲートリーク電流を低く抑える効果がある。
【選択図】 図1
【解決手段】 基板上に窒化物半導体からなるチャネル層と、チャネル層の上部に、AlXGa1−XN(0<X<1)電子供給層、AlXGa1−XN電子供給層よりもAl組成比率の高いAlYGa1−YN(X<Y≦1)からなる第1のキャップ層、第1のキャップ層よりもAl組成比率の小さいAlZGa1−ZN(0≦Z<Y)からなる第2のキャップ層、ゲート電極、が順次積層された構造とを備えた電界効果型トランジスタとした。第1のキャップ層はAlXGa1−XN電子供給層よりも分極が大きくバンドギャップが広い。第2のキャップ層は第1のキャップ層よりも分極が小さくバンドギャップが狭い。このため、ゲート電極の実効的なショットキー障壁高さが高くなり、ゲートリーク電流を低く抑える効果がある。
【選択図】 図1
Description
この発明は、窒化物半導体を用いた電界効果型トランジスタに関するものである。
窒化物半導体系、特に窒化ガリウム系半導体は高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度を有しており、高周波、高出力の高電子移動度トランジスタの構成材料として期待されている。高電子移動度トランジスタ(HEMT: High Electron Mobility Transistor)はヘテロ接合構造のヘテロ接合界面付近に電子が高濃度で蓄積する、いわゆる2次元電子ガスをキャリアとして利用するトランジスタである。2次元電子ガスは、主としてキャリア層に存在し、ドナー不純物を含む電子供給層から空間的に分離されるため、高い電子移動度を有する。従ってHEMTは高周波特性が優れたトランジスタとなる。窒化ガリウム系のHEMTでは、電子供給層を窒化アルミニウムガリウム(AlXGa1−XN(0<X<1))、チャンネル層を窒化ガリウム(GaN)としたAlXGa1−XN/GaNヘテロ接合構造が良く用いられる。
AlXGa1−XN/GaN HEMTは、その2次元電子ガスに接続されるソース電極とドレイン電極、及びAlXGa1−XN電子供給層上にショットキー接合特性を有するゲート電極を備え、ゲート電圧から印加される電界によりソース電極とドレイン電極との間に流れる電流を制御することで動作する。このようなゲート電極とAlXGa1−XN間の半導体/金属接合では、ショットキー障壁高さが充分に高くないため、ゲート電極からAlXGa1−XNに電子が移動し、ゲートリーク電流が流れやすかった。ゲートリーク電流はトランジスタの効率を下げるだけでなく、高出力時にゲートリーク電流によってHEMTが破損する原因にもなり、ゲートリーク電流を減少することがAlXGa1−XN/GaN HEMTの信頼性向上に重要である。
ゲートリーク電流を減少する方法として、非特許文献1にAlXGa1−XNとゲート電極との間にAlXGa1−XNより分極の小さいGaNキャップ層を挿入することで実効的に障壁高さを改善する試みが示された(例えば、非特許文献1参照)。
E.T.Yu他5名、「Schottky barrier engineering in III−V nitrides via the piezoelectric effect」、 Applied Physics Letters、 (米国)、 1998年9月28日、 Vol.73、 No.13、 pp.1880−1882.
ゲート電極とAlXGa1−XNとの間にGaNキャップ層を挟むことで、ゲートリーク電流は改善された。しかし、高出力高周波増幅器の効率や低雑音増幅器の雑音特性を改善するためには、さらにゲートリーク電流を低減することが望まれている。
本発明は、上記のような背景のもとになされたものであり、ゲートリーク電流を極めて低く抑えた電界効果型トランジスタを提供することを目的とする。
基板上に窒化物半導体からなるチャネル層と、前記チャネル層の上部にAl組成比率X、ただし0<X<1、を有するAlXGa1−XN電子供給層と、前記AlXGa1−XN電子供給層の上部にゲート電極とを備えた電界効果型トランジスタにおいて、前記AlXGa1−XN電子供給層と、第1のキャップ層と、第2のキャップ層と、ゲート電極とが順次積層された構造を備え、第1のキャップ層は前記AlXGa1−XN電子供給層よりもAl組成が多いAl組成比率Y、ただしX<Y≦1、を有するAlYGa1−YNからなり、第2のキャップ層は前記第1のキャップ層よりもAl組成が少ないAl組成比率Z、ただし0≦Z<Y、を有するAlZGa1−ZNからなることを特徴とする電界効果型トランジスタとした。
この発明における、AlXGa1−XN電子供給層よりもAl組成が多いAl組成比率Y、ただしX<Y≦1、を有するAlYGa1−YNからなる第1のキャップ層は、AlXGa1−XN電子供給層よりも分極が大きくバンドギャップが広い。また、第1のキャップ層よりもAl組成が少ないAl組成比率Z、ただし0≦Z<Y、を有するAlZGa1−ZNからなる第2のキャップ層は第1のキャップ層よりも分極が小さく、バンドギャップが狭い。第1のキャップ層をAlXGa1−XN電子供給層側、第2のキャップ層をゲート電極側に積層した構造としたため、ゲート電極と窒化物半導体層との実効的なショットキー障壁高さが高くなり、ゲートリーク電流を低く抑える効果がある。
以下、本発明の実施の形態に係わる電界効果型トランジスタについて図面を参照して説明する。なお、説明において同一要素または同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
実施の形態1.
図1は実施の形態1の電界効果型トランジスタの構造を模式的に示した断面図である。基板1上に、トランジスタのチャネルを形成するGaNチャネル層2、チャネル層に電子を供給するAl組成比率X、ただし0<X<1、を有するAlXGa1−XN電子供給層3が形成されている。なお、Al組成比率とは窒化物半導体中の3属元素に対するAlの組成比率である。また、AlXGa1−XN電子供給層と前記ゲート電極との間に、AlXGa1−XN電子供給層側にAlNキャップ層4と、前記ゲート電極側にGaNキャップ層5とが積層された構造を備えている。GaNキャップ層5の上にはゲート電極8を有している。
図1は実施の形態1の電界効果型トランジスタの構造を模式的に示した断面図である。基板1上に、トランジスタのチャネルを形成するGaNチャネル層2、チャネル層に電子を供給するAl組成比率X、ただし0<X<1、を有するAlXGa1−XN電子供給層3が形成されている。なお、Al組成比率とは窒化物半導体中の3属元素に対するAlの組成比率である。また、AlXGa1−XN電子供給層と前記ゲート電極との間に、AlXGa1−XN電子供給層側にAlNキャップ層4と、前記ゲート電極側にGaNキャップ層5とが積層された構造を備えている。GaNキャップ層5の上にはゲート電極8を有している。
GaNキャップ層5の上のゲート電極8を挟んで、一方側にはソース電極7があり、反対側にはドレイン電極9がある。ソース電極7とドレイン電極9とはGaNチャネル層2とAlXGa1−XN電子供給層3とのヘテロ接合界面付近に生じるHEMTの2次元電子ガスと電気的に接続される。ソース電極7とドレイン電極9との下側にはHEMTの2次元電子ガスとの接続抵抗を減少するためにn+領域6を設けている。
このようなトランジスタの動作は例えば以下のようになる。ソース電極7の電位を0Vとして、ドレイン電極9の正の電圧を印加すると、ドレイン電極9からHEMTの2次元電子ガスを経てソース電極7にトランジスタ電流が流れる。ゲート電極8に印加する電圧を0Vから負の方向に増やしていくと、ゲート電極8からの電界によってゲート電極下の2次元電子ガスが減少するため、結果としてトランジスタ電流は減少する。ゲート電極8に印加する電圧をある電圧以下とすることでトランジスタ電流は実質的にゼロとなる。
ゲート電極とHEMTの2次元電子ガスとは、AlXGa1−XN電子供給層によって分離されるが、高エネルギーをもった2次元電子ガスなどによってゲート電極にゲートリーク電流が流れる問題がある。ゲートリーク電流はトランジスタの効率を下げるだけでなく、高出力時にゲートリーク電流によってHEMTが破損する原因にもなり、ゲートリーク電流を減少することがAlXGa1−XN/GaN HEMTの信頼性向上に重要である。
ゲート電極には通常、窒化物半導体と接した際にショットキー接合特性を有する金属材料が用いられる。ショットキー障壁高さが高いほど、窒化物半導体からゲート電極間に流れるゲートリーク電流を低く抑えることができる。AlXGa1−XNに対してはNiやPtなどの金属材料が一般に使用される。
また、AlXGa1−XNではAlの組成比率がGaの組成比率に比べて高いほどバンドギャップエネルギーが大きくなる。またAlXGa1−XNやGaNは結晶構造の非対称性から分極を有する材料であり、AlXGa1−XNではAlの組成比率が高いほど分極が大きくなる傾向がある。また、ヘテロ接合構造の際には、下地の結晶格子のサイズの影響を受けて応力が発生し、それに伴ってピエゾ分極も発生する。
ゲートリーク電流はゲート電極8からGaNチャネル2に電子が移動することで生じる。そこで、ゲート電極とAlXGa1−XN電子供給層との間のエネルギーバンド図を用いて、本発明の効果について説明する。なお、以下では、AlXGa1−XN電子供給層のXを0.2、厚みを20nmとして、キャップ層影響を調べた。図2はGaNキャップ層5のみを備えた構造のエネルギーバンド図であり、図3は実施の形態1のAlNキャップ層4がある構造のエネルギーバンド図である。図2および図3において、横軸はAlXGa1−XN/GaNヘテロ界面の位置(0nmとする)から垂直上方にゲート電極までの各層内の位置を示している。図2および図3において、縦軸は各層内の位置における伝導帯のエネルギーレベルを示している。電子の2次元電子ガスは通常、図の左端、横軸の位置=0nm以下の位置に主に存在している。図2および図3において、電子がゲート電極8からGaNチャネル層2に移動するには、電子が伝導帯のエネルギーが最も高いピークレベル以上のエネルギーを有することが必要である。以下では、エネルギーバンド図において伝導帯のエネルギーが最も高くなるエネルギーレベルを実効的な障壁高さとする。従って、この実効的な障壁高さを高めることが、ゲート電極8からGaNチャネル層2に移動するゲートリーク電流を低減するのに効果がある。
図2と図3との比較によって、AlNキャップ層4を挿入することで実効的な障壁高さが著しく増加する。つまりAlNキャップ層4を挿入することで電子がゲート電極8からGaNチャネル層2に移動することが難しくなり、ゲートリーク電流が低減される。
なお、この実効的な障壁高さを高める効果は、本発明のAlXGa1−XN電子供給層側にAlNキャップ層4、ゲート電極側をGaNキャップ層5とした構成によって達成されるものであり、例えば、AlNキャップ層4とGaNキャップ層5とを上下逆とした構成では得られない。
AlNはバンドギャップが大きいという点では、実効的な障壁高さを高める効果があるが、分極が大きい材料でもあるため、その直下の層のエネルギーレベルを下げる作用もある。一方、GaNはバンドギャップが小さい材料であるが、分極が小さいため、その直下の界面のエネルギーレベルを高める作用がある。
従って、AlNキャップ層4の上にGaNキャップ層5を積層したことにより、AlNキャップ層4とGaNキャップ層5との界面におけるAlNキャップ層4側のエネルギーレベルが高まる効果がある。一方、AlNキャップ層4とGaNキャップ層5とを上下逆とした場合は、GaNキャップ層5とAlNキャップ層4との間が逆に低くなり、必ずしも実効的な障壁高さが高くはならず、むしろAlNキャップ層4のみまたは、GaNキャップ層5のみをキャップ層とした方が良い場合がある。
従って、本実施の形態の実効的な障壁高さが高くなったことは、AlNキャップ層4とGaNキャップ層5と単純に組み合わせによるものではなく、AlXGa1−XN電子供給層側にAlNキャップ層4、ゲート電極側をGaNキャップ層5とした構成による効果である。
AlNキャップ層4の厚みをTY、GaNキャップ層5の厚みをTZ、TYとTZの和、つまりキャップ層全体の厚みをTCとする。キャップ層全体の厚みTCにAlNキャップ層の厚みTYの割合TY/TC比と実効的な障壁高さと2次元電子ガス濃度の関係を調べた。図4はTY/TC比に対する実効的な障壁高さと2次元電子ガス濃度の関係を示したグラフである。図4において、横軸はAlNキャップ層4の厚みの割合であるTY/TC比を示し、縦軸は実効的な障壁高さ及びキャップ層を含んだ構造の2次元電子ガス濃度である。なお、TC=10nmに固定して計算した。
図4において、TY/TC比=0の時が、AlNキャップ層4を挿入しない場合であり、TY/TC比=1の時が、AlNキャップ層4のみが挿入された場合である。図4よりAlNキャップ層4を挿入しない場合は実効的な障壁高さが約1.8eVに対して、TY/TC比が0.05では実効的な障壁高さが約3.4eVとなった。わずかな厚みのAlNキャップ層を挿入することで実効的な障壁高さが約1.6eVも増加しており、ゲートリーク電流が著しく改善できることを示している。
また、AlNキャップ層4を挿入することで2次元電子ガス濃度が増加する。これはトランジスタ電流が増加することを示しており、増幅器の高出力化につながる。よって、本発明によればゲートリーク電流を低減するだけでなく、ドレイン電流を増加させることができる。
図4において、TY/TC比=1のAlNキャップ層4のみが挿入された場合の実効的な障壁高さが約2.7eVであるのに対して、GaNキャップ層5を挿入すると実効的な障壁高さが徐々に高まる傾向が見られる。AlXGa1−XN電子供給層側にAlNキャップ層4、ゲート電極側をGaNキャップ層5とした構成により、全てのTY/TC比の領域で、ゲートリーク電流を低減する効果がある。
TY/TC比を0から増やしていった場合、つまりAlNキャップ層4の厚みTYを増やしていった場合に、あるTY/TC比で最大となる。従って、ゲートリーク電流を低減するのに最も適したTY/TC比がある。
そこで、キャップ層全体の厚みTCを変えた場合に、実効的な障壁高さが最大となるTY/TC比と、そのTY/TC比における実効的な障壁高さとが、どのように変化するかを調べた。図5はTCと実効的な障壁高さが最大となるTY/TC比および、そのTY/TC比における実効的な障壁高さとの関係を示したグラフである。キャップ層全体の厚みTCが増加していくにつれて、実効的な障壁高さが最大となるTY/TC比は増加するが、キャップ層全体の厚みTCが20nm以上となると、ほぼ0.5で飽和する傾向を示した。
AlNキャップ層4を増やしていって、実効的な障壁高さが徐々に低下する傾向は、AlXGa1−XN電子供給層3とAlNキャップ層4の界面付近で、フェルミレベル以下のエネルギーレベルが生じる傾向を示している。その場合、AlXGa1−XN電子供給層3とAlNキャップ層4の界面付近に新たな2次元電子ガスを生じる可能性があり、トランジスタの動作のゲート電圧に対する直線性の低下や、移動度低下などの問題が生じる可能性がある。従って、TY/TC比は、あるTCに対して実効的な障壁高さが最大となる値以下とすることが望ましい。
例えば、図5において、TCが2nm以上の領域では、実効的な障壁高さが最大となるTY/TC比とTCには、おおよそ、
TY/TC比=0.47−0.9/TC+0.0007TC
の近似式の関係にあるので、この式を満足するようにTYを設定すればよい。
TY/TC比=0.47−0.9/TC+0.0007TC
の近似式の関係にあるので、この式を満足するようにTYを設定すればよい。
また、実効的な障壁高さがAlNのバンドギャップ6.1eV以上となるとホールが発生し、余分な電流となる。図5のように、TCを17nmより大きく、TY/TC比を約0.45とすると、実効的な障壁高さは6.1eVより大きくなる。従って、実効的な障壁高さが最大となるTY/TC比とする場合は、キャップ層全体の膜厚TCは17nm以下とすることが望ましい。
なお、実施の形態1ではAlXGa1−XN電子供給層3の上に、AlNキャップ層4とGaNキャップ層5とを積層したが、AlNキャップ層4のかわりにAlXGa1−XN電子供給層3よりもAl組成が多いAl組成比率Y、ただしX<Y≦1、を有するAlYGa1−YN層、GaNキャップ層5のかわりにAlYGa1−YN層よりもAl組成が少ないAl組成比率Z、ただし0≦Z<Y、を有するAlZGa1−ZN層であっても良い。すなわち、AlXGa1−XN電子供給層3の上電子供給層より分極が大きくバンドギャップが広いAlYGa1−YN層、その上にはAlYGa1−YN層より分極が小さく、バンドギャップが狭いAlZGa1−ZN層を積層する構成であれば同様に本発明の効果は得られる。しかし、AlNキャップ層4とGaNキャップ層5とを用いた場合が効果が顕著であり、また製造が容易である。
図6は実施の形態1の電界効果型トランジスタの製造工程おける各工程後の断面図である。まず、図6(a)に示すようにMOCVD (Metal Organic Chemical Vapor Deposition) 法や、MBE(Molecular Beam Epitaxy)法等を使い、基板1上にGaNチャネル層2、AlXGa1−XN電子供給層3を結晶成長させる。ここで、基板1は例えばSiC基板を利用できるが、他にSi基板、GaN基板、サファイア基板、AlN基板等も使用できる。また、GaNチャネル層2は厚さ3μm以下で不純物濃度1×1019cm−3以下の結晶、AlXGa1−XN電子供給層3は厚さ10〜40nmで不純物濃度1×1019cm−3以下の結晶を典型的に用いる。
AlXGa1−XN電子供給層3の上にAlNキャップ層4、GaNキャップ層5を形成する。これらのキャップ層はGaNチャネル層2、AlXGa1−XN電子供給層3を形成するのと同じ方法(MOCVD、MBE法)で作製できるので、結晶成長を中断することなしに連続して形成できる。また、キャップ層は結晶である必要はない。また、AlXGa1−XN電子供給層3を形成したのち、スパッタ法でキャップ層のみを形成しても良い。また、キャップ層の膜厚はトランジスタの相互コンダクタンスをあまり下げないためにはAlXGa1−XN電子供給層3の膜厚より薄いことが望ましい。また、キャップ層の不純物濃度は不純物によるリーク電流を抑制するために5×1018cm−3以下とすることが望ましい。不純物の種類はn型を示すものであればSi、O等の不純物、窒素原子の空孔等で良い。
次に図6(b)に示すようにソース電極7、ドレイン電極9が形成される部分の下のGaNキャップ層5からGaNチャネル層2までの領域に不純物を導入し、n+領域6を形成する。これによりソース電極7/ドレイン電極9からGaNチャネル層2の寄生抵抗が低減される。n+領域6はSi、O、Ge等のn型不純物となるイオンを注入したのち、熱処理で電気的に活性化させる注入ドーピング技術により形成できる。また、n+領域となる部分をエッチングで除去し、n+の半導体を再成長させる方法も利用できる。
次に図6(c)に示すようにソース電極7、ドレイン電極9を形成する。まず、Alなどの金属をリフトオフ法によりパターニングした後、熱処理し、オーミック接合を作製する。熱処理を行わない場合であっても良好なオーミック接合が形成できる場合は、熱処理は必要ない。
次に図6(d)に示すようにゲート電極を形成する。ゲート電極としてはn型窒化物半導体とショットキー接合を形成する金属であれば良い。例えば、Pt、Ni等の仕事関数の高い金属、シリサイド、WN等の窒化金属が窒化物半導体と接している構造である。ゲート電極を形成するためにはリフトオフ法を用いることができる。また、ゲート電極を全面に蒸着した後、ゲート電極部分をフォトレジストで被い、その他の部分をエッチングで除去する方法でも良い。ここではソース・ドレイン電極を形成した後、ゲート電極を形成する方法を説明したが、ゲート電極を形成後、ソース・ドレイン電極を形成しても本発明の効果は失われない。また、ゲート電極、ソース・ドレイン電極が同じ金属を使用できる場合、ゲートとソース・ドレイン電極を同時に形成しても良い。
ここでは、実施の形態1の電界効果型トランジスタに関る部分の製造工程を説明した。実際には素子分離、保護膜形成、配線、めっき(エアーブリッジ)等のプロセスを経て増幅器が作製される。
実施の形態2.
実施の形態1においてはAlNキャップ層4およびGaNキャップ層5がソース電極7下からドレイン電極9下まで存在する例について説明した。本発明ではAlNキャップ層4およびGaNキャップ層5は少なくともゲート電極8下にあれば、ゲートリーク電流を低減する効果が得られる。
実施の形態1においてはAlNキャップ層4およびGaNキャップ層5がソース電極7下からドレイン電極9下まで存在する例について説明した。本発明ではAlNキャップ層4およびGaNキャップ層5は少なくともゲート電極8下にあれば、ゲートリーク電流を低減する効果が得られる。
図7は実施の形態2の電界効果型トランジスタの構造を模式的に示した断面図である。図7のように、実施の形態2では、実施の形態1の図1のAlNキャップ層4およびGaNキャップ層5が、ゲート電極8の下からゲート電極8とドレイン電極9との間まで存在するようにした。また図8は実施の形態2の変形例の電界効果型トランジスタの構造を模式的に示した断面図である。図8のように、AlNキャップ層4およびGaNキャップ層5はゲート電極8の下にのみ存在していても良い。
これらの構造においては、ソース電極7およびドレイン電極9の下に、キャップ層の構造が無いため、実施の形態1に比べて、ソース電極7およびドレイン電極と2次元電子ガスとのオーミック抵抗を低減できる効果がある。また、特に図7のようにゲート電極8とドレイン電極9との間まで存在するように配置することで、その部分の電界集中が緩和され、耐圧が向上することにも効果がある。
図9は実施の形態2の電界効果型トランジスタの製造工程における各工程後の断面図である。図9(a)は実施の形態1の図6(a)から図6(b)までと同じ工程でn+領域6を形成した状態と同じである。次に図9(b)に示すようにAlNキャップ層4およびGaNキャップ層5を残す領域にフォトレジスト11をパターン形成する。次にドライエッチングでフォトレジスト11に被覆されていないAlNキャップ層4およびGaNキャップ層5を除去、フォトレジスト11を取り除き、図9(c)に示すような、部分的にAlNキャップ層4およびGaNキャップ層5の積層構造が残った形状を得る。
次に図9(d)のように、実施の形態1の図6(c)、図6(d)と同様の工程により、n+領域6の上にソース電極7、ドレイン電極9、および部分的に残ったAlNキャップ層4およびGaNキャップ層5の積層構造の上にゲート電極8を形成することにより実施の形態2の電界効果型トランジスタが得られる。なお、実施の形態2における電極金属、結晶成長方法等は実施の形態1で説明した方法が利用できる。
なお、上記の実施の形態1および実施の形態2ではチャンネル層をGaNチャンネル層2、電子供給層をAlXGa1−XN電子供給層3としたが、他のチャンネル層や電子供給層であってもよい。例えばチャネル層、電子供給層の一方または両方にInを含んだGaNまたはAlXGa1−XNを用いても本発明の効果がある。
1 基板、2 GaNチャネル層、3 AlXGa1−XN電子供給層、4 AlNキャップ層、5 GaNキャップ層、6 n+領域、7 ソース電極、8 ゲート電極、9 ドレイン電極、10 鎖線、11 フォトレジスト。
Claims (2)
- 基板上に窒化物半導体からなるチャネル層と、前記チャネル層の上部にAl組成比率X、ただし0<X<1、を有するAlXGa1−XN電子供給層と、前記AlXGa1−XN電子供給層の上部にゲート電極とを備えた電界効果型トランジスタにおいて、
前記AlXGa1−XN電子供給層と、第1のキャップ層と、第2のキャップ層と、ゲート電極とが順次積層された構造を備え、
前記第1のキャップ層は前記AlXGa1−XN電子供給層よりもAl組成が多いAl組成比率Y、ただしX<Y≦1、を有するAlYGa1−YNからなり、
前記第2のキャップ層は前記第1のキャップ層よりもAl組成が少ないAl組成比率Z、ただし0≦Z<Y、を有するAlZGa1−ZNからなることを特徴とする電界効果型トランジスタ。 - 第1のキャップ層がAlN層であり、第2のキャップ層がGaN層であることを特徴とする請求項1に記載の電界効果型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005293627A JP2007103778A (ja) | 2005-10-06 | 2005-10-06 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005293627A JP2007103778A (ja) | 2005-10-06 | 2005-10-06 | 電界効果型トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103778A true JP2007103778A (ja) | 2007-04-19 |
Family
ID=38030402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005293627A Pending JP2007103778A (ja) | 2005-10-06 | 2005-10-06 | 電界効果型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007103778A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009033041A (ja) * | 2007-07-30 | 2009-02-12 | Sharp Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
US8410794B2 (en) | 2008-06-25 | 2013-04-02 | 3M Innovative Properties Company | Operator identifying apparatus, operator identifying method and vehicle-mounted apparatus |
WO2014024310A1 (ja) * | 2012-08-10 | 2014-02-13 | 日本碍子株式会社 | 半導体素子、hemt素子、および半導体素子の製造方法 |
KR101365302B1 (ko) | 2011-09-29 | 2014-02-19 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
JP2016127110A (ja) * | 2014-12-26 | 2016-07-11 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2018533837A (ja) * | 2015-12-29 | 2018-11-15 | チャイナ エレクトロニクス テクノロジー グループ コーポレーション ナンバー 55 リサーチ インスティチュートChina Electronics Technology Group Corporation No. 55 Research Institute | AlGaN/GaN高電子移動度トランジスタ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223901A (ja) * | 1996-12-04 | 1998-08-21 | Sony Corp | 電界効果型トランジスタおよびその製造方法 |
JP2000277536A (ja) * | 1999-03-29 | 2000-10-06 | Nec Corp | 電界効果トランジスタ |
JP2003257999A (ja) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ |
JP2005183551A (ja) * | 2003-12-17 | 2005-07-07 | Nec Corp | 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法 |
-
2005
- 2005-10-06 JP JP2005293627A patent/JP2007103778A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223901A (ja) * | 1996-12-04 | 1998-08-21 | Sony Corp | 電界効果型トランジスタおよびその製造方法 |
JP2000277536A (ja) * | 1999-03-29 | 2000-10-06 | Nec Corp | 電界効果トランジスタ |
JP2003257999A (ja) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ |
JP2005183551A (ja) * | 2003-12-17 | 2005-07-07 | Nec Corp | 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009033041A (ja) * | 2007-07-30 | 2009-02-12 | Sharp Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
US8410794B2 (en) | 2008-06-25 | 2013-04-02 | 3M Innovative Properties Company | Operator identifying apparatus, operator identifying method and vehicle-mounted apparatus |
KR101365302B1 (ko) | 2011-09-29 | 2014-02-19 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
WO2014024310A1 (ja) * | 2012-08-10 | 2014-02-13 | 日本碍子株式会社 | 半導体素子、hemt素子、および半導体素子の製造方法 |
US9478650B2 (en) | 2012-08-10 | 2016-10-25 | Ngk Insulators, Ltd. | Semiconductor device, HEMT device, and method of manufacturing semiconductor device |
JP2016127110A (ja) * | 2014-12-26 | 2016-07-11 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2018533837A (ja) * | 2015-12-29 | 2018-11-15 | チャイナ エレクトロニクス テクノロジー グループ コーポレーション ナンバー 55 リサーチ インスティチュートChina Electronics Technology Group Corporation No. 55 Research Institute | AlGaN/GaN高電子移動度トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6174874B2 (ja) | 半導体装置 | |
JP4744109B2 (ja) | 半導体装置とその製造方法 | |
TWI431770B (zh) | 半導體裝置及製造其之方法 | |
JP5580602B2 (ja) | デプレッションモードGaNベースFETを使用したカスコード回路 | |
JP5342152B2 (ja) | ガリウムナイトライド系エピタキシャル結晶及びその製造方法 | |
JP5495257B2 (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
US9589951B2 (en) | High-electron-mobility transistor with protective diode | |
KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
US8330187B2 (en) | GaN-based field effect transistor | |
US20120061729A1 (en) | Nitride semiconductor device and method for fabricating the same | |
JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
JP2006339561A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2009231508A (ja) | 半導体装置 | |
JP2007311733A (ja) | 電界効果トランジスタ | |
JP2006279032A (ja) | 半導体装置及びその製造方法 | |
JP2008004720A (ja) | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ | |
JP2011044647A (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
JP2010206020A (ja) | 半導体装置 | |
KR20150051822A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
JP2009032713A (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
TWI641133B (zh) | 半導體單元 | |
JP2009026975A (ja) | 半導体装置 | |
JP2010258313A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2005235935A (ja) | 高電子移動度トランジスタ | |
JP2007103778A (ja) | 電界効果型トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |