JP4808882B2 - Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構 - Google Patents
Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構 Download PDFInfo
- Publication number
- JP4808882B2 JP4808882B2 JP2001525914A JP2001525914A JP4808882B2 JP 4808882 B2 JP4808882 B2 JP 4808882B2 JP 2001525914 A JP2001525914 A JP 2001525914A JP 2001525914 A JP2001525914 A JP 2001525914A JP 4808882 B2 JP4808882 B2 JP 4808882B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- output
- phase
- circuit means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007246 mechanism Effects 0.000 title description 36
- 238000012937 correction Methods 0.000 claims description 26
- 230000004044 response Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 230000000875 corresponding effect Effects 0.000 claims description 7
- 230000001276 controlling effect Effects 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
- H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
【０００１】
本発明は、無線通信に用いられる送信器機構に関し、特に、定数エンベロープ変調スキームと非定数エンベロープ変調スキームとの両方を用いる移動送信器に適した送信器機構に関する。
【０００２】
移動通信の市場では、定数エンベロープ変調スキームと非定数エンベロープ変調スキームいずれもサポートするための多重モード操作の実行機能を備えた装置の小型化、低価格化の傾向が高まっている。このような装置は、トランシーバ部品を拠り多くシリコン上に集積することにより、また好ましくは種々の電圧制御発振器（VCO）を含むこの集積回路に組み込むことにより実現されることが多い。しかしながら発振器をシリコン上に組み込むと、制御電圧の感度の許容許可不定性が大きくなってしまい、このような感度では組み込まれた発振器による測定が困難になると言う結果につながり易い。この問題は電圧利得の可変制御を行う発振器を用いることにより解決できるものの、このような可変利得発振器はシンセイザパフォーマンスを大きく損うことになる。
【０００３】
上述の多重モード操作は、固定振幅エンベローブ変調スキームと非固定振幅エンベローブ変調スキームとの両方をサポートする機能を意味する。いずれの変調スキームも、変調ベクトルで表される搬送波の瞬間振幅と位相とをコンステーレション・ダイアグラムとして知られる複雑なプロットにおいて図表化することにより表される。定数エンベローブ変調スキームでは、ダイアグラム上の全ての点は中心から等距離の位置に表れ、これに対し非定数エンベローブ変調スキームでは、ダイアグラムの中心に向かう軌道が複数表れる。変調信号の位相は変調ベクトルのダイアグラムの中心に対する角度により表され、かかる角度の変化が変調信号の位相の帯域幅を表す。このようにダイアグラムの中心に向かって接近する変調ベクトルの軌道が表れており、上述の角度における変化率と、ひいては変調帯域幅とが定数エンベローブ変調スキームの場合に比べ増加することになる。
【０００４】
近年まで、デジタル無線通信装置の大半は、ガウス最小シフトキーイング（Gaussian minimum shift keying、以下、ＧＭＳＫと称する）等の定振幅位相変調スキームとガウス周波数シフトキーイング（Gaussian Frequency shift keying、以下、ＧＦＳＫ称する）などの周波数変調スキームを用いたものであった。ＧＦＳＫは特定の送信器機構を要求するものではなく、単純な機構（例えば、送信中においてフリーランモードの送信発振器を備えた単一ループＰＬＬによりシンセサイズされたＬＯ）を用いることが可能である。しかし、これに対しＧＭＳＫなどの位相変調スキームを用いた無線通信システムは、送信器の機構に関し全体としてより細かな要求を有するので単純な機構であるＧＦＳＫ送信器機構は適さない。
【０００５】
適切なＧＭＳＫトランシーバを提供するために、初期のＧＭＳＫ変調用の送信器機構は中間周波数での変調とこれに続いて行われる無線周波数へのアップコンバージョンとから成っていた。このためには、送信器の出力中に存在するノイズからＲＸ帯域を保護するため、大掛かりで無駄の多いフィルタリングを送信器の後段に設ける必要があった。次の発展段階の定数エンベローブ無線通信装置は、図１に先行技術として示しまた以下により詳しく述べる様な位相ロックループによる位相変調スキームを用いた装置であった。
【０００６】
図１は、米国特許第５，５１１，２３６号に開示されるような、アップコンバージョンループ変調器であって、現在では当業界で一般に用いられるアップコンバージョンループ変調器を先行技術として示す。Ｔｘの出力周波数は。次の式で決定される。
【式１】
式中のＮｒは基準分周器３の分周比であり、ＮｌはＩＦ分周器（１３）の分周比である。位相検知器（４）は、分周器（３）と（１３）との出力を同一の周波数に保つ。第１局部発振器信号（Ｌｏ１（９））と第２局部発振器信号（Ｌｏ２（１））とはそれぞれ基準結晶によりシンセサイズされる。Ｌｏ１は、デジタル論理回路を駆動するためにレベル調節器（２）により変換されたレベルである。Ｌｏ１（９）は送信器出力周波数ではなく、従って、ＰＡプリング現象の影響は受けない、また低ＢＷの高分周比シンセサイザは従来技術において一般に用いられている。Ｌｏ１は主に出力周波数を決定するように設定されている。変調は、フィードバックループ内のアナログＩＱ変調器（１２）により中間周波数で行われる。この中間周波数はダウンコンバージョンミキサ（８）により生成される。変調後、この中間周波数は分周を経て位相検知器に渡される。位相検知器は、ループダイナミクスを決定するループフィルタ（６）を介してＴＸ ＬＯ（７）を制御する。このＴＸ ＬＯは、電力増幅器とアンテナとを駆動する送信信号を生成するのに用いられる。ＩＦフィルタ（１０）はスプリアスミクシングプロダクションの除去に用いられ、ポスト変調フィルタ（１１）は変調器の出力からのスプリアス信号の除去に用いられる。
【０００７】
（１２）において導入された変調をＴＸ発振器（７）に歪みなく伝えるには、十分なＰＬＬ帯域幅が必要である。ループには多くのアナログ段階があり、この各段階において変調位相の正確さは劣化してしまう。また、変調に対するＰＬＬ応答は、全体としてさらなる劣化をもたらす。結果として、アナログ成分の許容誤差による格差を伴う位相誤差が多く残存してしまう。ＰＬＬは、オープンループ応答が次式により決定されるネガティブフィードバックループである。
【式２】
式中のＫｐｄは位相検知器利得であり、Ｋｖｃｏはｖｃｏ制御信号利得であり、以降Ｋｖｃｏと称する。このＫｖｃｏは、実質的なプロダクションスプレッドの対象となる。時間ロックとノイズターゲットを一致させるには、大きな設計マージンを許容する必要がある。この構成は、ＲＸ帯域中の送信成分に対しては有効なフィルタとして機能するが、重大な欠点を多数有している。特に、いくつかの欠点を以下に述べる。
【０００８】
ａ） 複数のアナログ要因に起因する変調誤差の増加
ｂ） 複数のＶＣＯ使用による製造コストの増加、及び、スクリーニングの問題や周波数計画の問題
ｃ） 低い比較周波数を用いてのシンセサイザの使用によるスイッチング時間の増加
ｄ） 機構が定数エンベローブに限定されること
ｅ） 多重帯域操作は綿密な周波数計が必要とすること
ｆ） ＧＦＳＫのみの場合に比べ、多重モードＧＦＳＫ／ＧＭＳＫ装置はより複雑であること
【０００９】
既存のＧＭＳＫ機構を不定振幅エンベローブ変調スキームにおいて用いるには、ベースバンド変調を振幅成分と位相成分とに分解する方法がある。これはつまり、定数エンベローブ変調機構は位相成分を提供するのに用いることができ、別個の振幅変調回路はＴＸ出力で用いることができることを意味する。このように、定数エンベローブ変調器は、定数エンベローブと非定数エンベローブとの二重モードシステムにおいても用いることができる。しかしながら、上述したように、非定数エンベローブ変調スキームが必要とするような帯域幅に変調帯域幅を増加させることは、アップコンバージョンループのような現在用いられているＧＭＳＫ機構を多重モード送信器に用いた場合に深刻な問題を生じさせ得ない。図１に示すようなアップコンバージョンループ機構はＰＬＬ帯域幅が変調帯域幅より実質的に高いことと必要とし、このためＰＬＬに厳密な要求を課すことになる。
【００１０】
図１に示したアップコンバージョンループの代替物としては、元来用いられていたミキサによるダイレクトアップコンバージョン機構を使用するか、拡大された変調帯域幅をサポートするＰＬＬを変調する手段を設けるかのいずれかである。
【００１１】
このような選択肢の一つは二重変調を用いることである。二重変調を用いる目的は、全体の変調送信機能をＰＬＬの送信機能から独立させることにある。この場合、変調帯域幅にはＰＬＬ帯域幅により限定されないので、広い帯域での変調が可能である。先行技術による二重変調Ｔｘ機構を図２に示す。
【００１２】
図２は、米国特許第４，０５２，３７２号に開示されるような二重変調Ｔｘ機構を先行技術として示す。この場合、周波数分周器（１３）を用いることにより、ダウンコンバージョンミキサと第１局部発振器ＬＯ１は省略される。
【００１３】
図２において、変調はベースバンドソース（１４）から周波数（ＦＭ）表現で出力され、ＰＬＬループフィルタ（６）の出力と加算手段（１８）によって加算され、続いてＴｘ発振器（７）制御入力に直接出力される。変調信号と同一の表現が積分器（１６）にも与えら、加算手段（１７）によりこれを変調チャージポンプ（１６）による位相変調として位相検知器（５）に与える。これは１７の出力における変調成分を残らず全て除去することを目的とする。
【００１４】
ＶＣＯ分周器（１３）において高い分周比を使用すると、ノイズレベルが上がる。従って、この場合、デジタル無線通信システムのノイズ及び誤差ベクトルの要求値を満たすためには、狭いＰＬＬ帯域幅を使用することが必要となる。
【００１５】
ＶＣＯ（７）はアンテナと同周波数であるために実質的なプリングが生じるので、低いループ帯域幅を使用することが必要になると、本機構の使用は大幅に制限される。又、二つの変調入力は、アナログ手段により処理されるので、プロダクションスプレッドが生じる。従って、ＧＭＳＫのように精度を要求する変調スキームには適さない。又、二重変調に関しては、一般的に、ループにおける両方の点において変調が平等に行われない場合、変調の余り成分は、ＰＬＬの送信機能により送信される。その後、変調には歪みが生じてしまう。更に、ＰＬＬシンセサイザにおける典型的な問題として、ＰＬＬのサブブロックの各利得パラメタにおいて、ＰＬＬダイナミクスに大幅な許容スプレッドが生じることが挙げられる。この問題により、近代的な高速データレート無線通信システムにおける重要なパラメタであるノイズやスイッチ時間といった性能が劣化することになる。
【００１６】
従来技術の機構において、定数エンベロープ変調を応用することにより、アップコンバージョンループに一般的に使用されるＩＱ変調器に代えて、位相変調器又は周波数変調器を使用することが出来る。位相変調を使用する場合は、原則的に積分によって位相変調を周波数変調に変換することが出来る。しかし、周波数変調器に求められる精度は位相変調と周波数変調では異なる。ＧＦＳＫの場合、周波数ずれに対する限度は、使用する特定の送信基準によって設けられるものであって、特に厳しいものではない。ＧＭＳＫ変調の場合は、大幅な位相誤差を避ける為に、正確に周波数偏差を1/4データレートに保たなければならない。従って、位相変調を使用する場合、デジタル技術によってのみ実際に十分な精度を保証することが出来る。このことは、低い誤差ベクトル値を維持するにあたって低い位相誤差が不可欠であるＮ−ＰＳＫやＷ−ＣＤＭＡの様な非定数エンベロープスキームにおいても同様である。デジタル技術を使用して十分な精度を提供している公知の機構を図３に示す。
【００１７】
図３は、米国特許4994768に開示される、ＰＬＬにおけるＦＭ変調手段としてデルタシグマ変調器を使用している従来技術の変調機構を示す。図３に示すように、Ｔｘ機構は、シンセサイザＰＬＬループにより構成される。シンセサイザＰＬＬループは、図１及び２に関して説明したのと同様に、同一ブロック（１）〜（７）により構成されるが、図３における分周器（１３）の分周比Ｎは、一サイクルごとに、基準サイクルにより変更される。デルタシグマ変調器（２４）は、当該技術分野において公知の方法により、変調のオーバーサンプル及びノイズシェイプを行う。メモリ等から提供されるプログラム可能な定数Ｐ（２６）は、分周器を最も近い基準周波数の整数倍数にオフセットし、これを加算手段（２５）によりデルタシグマ出力に加算する。第二のプログラム可能な定数Ｆ（２２）は、合計手段（２３）により変調に対して分数オフセットを提供して出力チャネルを選択する。
【００１８】
シンセサイザの瞬間周波数は、以下の数式により決定される。
【式３】
ここで、ｗはデルタシグマセクションの算術部のバス幅を示す。
【００１９】
デルタシグマ変調方法の利点を以下に述べる。
１）デジタル領域で変調が行われるので、変調の過程において精度が保証される。
２）分周比Ｎとして低い分周比を使用が出来るので、位相探知器や分周器がシンセサイザの出力に及ぼすノイズの影響を大幅に削減することが出来る。
３）ノイズシェイプを行うことにより、結果として、量子化ノイズはループ帯域幅の外に移動する。
４）量子化ノイズが送信チャネルの中及び周囲に存在することになるが、ノイズレベルは完全に決定性を有しているので、プロダクションスプレッドは生じない。
【００２０】
ＧＭＳＫ又は非定数エンベロープスキームにおいてデルタシグマ変調器を使用することにより、低い誤差を保証するのに十分な精度を提供することが出来る。本発明の特徴は、後述する通り、デルタシグマ変調器の精度機能を利用することである。
【００２１】
デルタシグマ変調方法を単独で使用する欠点を以下に述べる。
ｉ）アップコンバージョンループに関して上述した通り、ＰＬＬループ帯域幅の限界が低くなるので、高いＰＬＬ帯域幅により、ＴＸ出力において隣接チャネル間で過剰なエミッションが生じることがある。
ｉｉ）成分の許容により、ＰＬＬのループ帯域幅に大幅なばらつきが生じる。
尚、デルタシグマ変調器の使用は、変調の低周波数情報の内容に関して精度を保証する。
【００２２】
図４は、米国特許5729182に開示される、上記二つの問題を克服する従来技術の機構を示す。以下の説明おいて、図１、２、及び３においてすでに説明した機構と同様の特徴をもつ構成要素に関しては、同じ参照番号を付与している。
図４に示すように、積分器（１５）は、図２に示される機構と同様、合計手段（１７）においてチャージポンプ（１６）を変調することにより、発振器（７）を変調する効果を減じる変調を提供している。これは、変調のためのアナログ補間による単純分数Ｎについて説明している。位相の軌道が2*pi境界を越えた場合は、分周器Ｎ（１３）は、ＶＣＯ分周器に対するｖｏｃ位相の一サイクルを加える又は減じるべく、インクリメント又はデクリメントされる。変調経路のスケーリングを追跡してＰＬＬにおける余りを出来るだけ少なくする為に、変調には、ＰＬＬと同様の送信機能により送信される。そして、この二つは、相関器（２０）において乗算することによって相関付けされる。ＶＯＣ利得（Ｋｖｏｃ）が大きい場合、ＰＬＬ送信機能フィルター（１９）によりフィルタリングされた後に変調を行うことにより、ＰＬＬの位相には変調余りが生じる。その結果、相関器（２０）からは正の相関値が得られる。ＶＯＣ変調が低すぎる場合は、相関器（２０）における波形は逆位相となり、その結果、負の相関値が得られる。従って、相関器（２０）による出力は、利得コントローラ２１のスケーリングをインクリメント又はデクリメントするために使用することが出来る。このことは、ＰＬＬループ帯域幅と変調帯域幅のリンクが不要となるという点において、従来の機構を超える主な利点である。従って、ＰＬＬループ帯域幅は、整定時間と、位相探知器や分周器によるノイズの影響との間で最適なトレードオフを選択することが出来るようになる。米国特許5729182も又、デルタシグマから変調を応用する可能性について言及しているが、変調の精度を保証するためにデルタシグマを使用する方法に関しては言及していない。デルタシグマを使用しない場合、何らかの形でのアナログ補間又は変調が必要となる。アナログ補間の場合、分数Ｎの変調における精度を実現するために、長期間にわたり補間を行わなければならない。この場合、相関器を正確に操作する唯一の方法として、フィルター（１９）を使用してＰＬＬの応答をミラリングする必要がある。
【００２３】
上述の相関方法の利点を考慮に入れたとしても、従来技術には、以下に述べる大きな問題点が残る。
ｉ） フィルター（１９）により、ＰＬＬの応答をミラリングする必要がある。更に上述の通り、ＰＬＬとミラリングされた応答の両方にプロダクションスプレッドが生じる。更に、異なる帯域や操作モード等に関して、バリエーションが必要となる。フィルター（１９）を使用してトラッキングを行うことは、特に送信器が内蔵されている場合に、実際上、大きな問題となる。
ｉｉ） ＤＣを相関器入力から取り除くことによって、アナログ／デジタルコンバータ等の回路が更に必要となる。
ｉｉｉ）ＶＣＯ利得のスプレッドは、ＰＬＬダイナミクスのスプレッドにつながり、結果として、ＰＬＬの整定時間や分周器及び探知器によるノイズの影響といった性能を劣化する。つまり、ＰＬＬのオープンループ位相マージンの不確定性により、クローズドループノイズピークの上昇やＰＬＬのステップ応答時間の延長が生じる。
【００２４】
発明のサマリー
本発明は、高度に集積化されたトランシーバでの使用のために、高いレベルでの集積（integration）が可能な送信器回路手段を提供することを目的とする。
また、本発明は、繰り返し可能な変調精度に備える送信器回路手段であって、しかも、無線通信システムで使用される様々な変調フォーマットが適用可能となるような送信器回路手段を提供することを目的とする。
【００２５】
上記の目的を達成し、トリミングを必要としない精度変調を実現するために、本発明は、デルタシグマ変調器を２点変調と共に採用している。ＰＬＬの帯域幅を限定するために、補助アナログ変調器を用いなければならない。これについては、デルタシグマ変調器とアラインする必要がある。変調に合うようにループのトリミングを行うが、これは、ＰＬＬ内の残余変調を変調後信号入力と相関させることで、電圧制御発振器の感度を変調に訂正することにより実現する。また、理想的な形としては、ＰＬＬの応答と共にプログラムされたフィルタを使ってフィルタ処理されるようにするべきである。しかしながら、ＰＬＬ応答は、初期のＰＬＬロックでは未知であろうから、変調相関ループについては、既知のＰＬＬ応答がなくても動作するように、特別な設計をしておく方が良いかもしれない。変調相関器の作用によって、送信器の通常動作を乱すことなく、変調及びＰＬＬ帯域幅が整えられる。
【００２６】
上記の内容に鑑み、本発明が提供するのは、送信器回路手段であって、
位相検知器手段と加算手段と直列に配置された電圧制御発振器、そして、電圧制御発振器の出力を位相検知器の入力にフィードバックする制御可能分周器、を有すると位相ロックループと、
送信対象の情報に対応した変調信号を生成するように配置されたベースバンド変調ソースと、を有し、
前記送信器回路手段はその特徴的構成として、
前記変調信号を受け取って、前記信号を位相ロックループ内の残留変調と相関させることで１以上の変調訂正信号を発生させるように配置された変調相関回路手段と、
前記変調信号を受け取り、これからデルタシグマ制御信号を発生させるように配置されたデルタシグマ変調手段と、そして、
変調信号と変調訂正信号とを受け取り、これらに応じて、変調信号の振幅をスケーリングするように配置された変調振幅スケーリング手段と、を更に有し、
スケーリング後の変調信号は加算手段において位相ロックループに入力され、それによって、電圧制御発振器を変調して変調後ＲＦ出力信号を作らせ、
デルタシグマ制御信号は制御可能分周器に入力され、それによって、これの分周比を制御し、その結果、制御可能分周器は、実質的に、位相検知器への入力における変調後ＲＦ出力信号から変調を取り除くように働く、
という送信器回路手段である。
【００２７】
更に、本発明は、位相検知器手段と加算手段と直列に配置された電圧制御発振器、そして、電圧制御発振器ヘの出力を位相検知器の入力にフィードバックするように配置された制御可能分周器、を有する位相ロックループにおいて、変調後ＲＦ出力信号を生成する方法であって、
当該方法は、送信対象の情報に対応した変調信号を生成するステップを有し、その特徴として、
デルタシグマ変調器において変調信号からデルタシグマ制御信号を生成するステップと、
変調信号を加算手段に入力して電圧制御発振器に変調を行わせて、前記発振器の出力としての変調後ＲＦ出力信号を作らせるステップと、
デルタシグマ制御信号を制御可能分周器に入力することで、これの分周比を制御するステップと、
制御可能分周器において、変調後ＲＦ出力信号を分周器の分周比に従って分周するステップと、
位相ロックループ内の残留変調を変調信号と相関させ、相関させた結果は変調訂正信号を発生させるのに用いられる、という相関ステップと、そして、
加算手段に入力された変調信号を変調訂正信号に応じてスケーリングするステップと、を更に有し、
前記分周するステップによって、実質的に、位相検知器への入力におけるＲＦ出力信号から変調が取り除かれること、
を特徴とする方法を提供する。
【００２８】
また、本発明の送信器回路手段については、基準周波数信号を生成するように配置された基準周波数ソースを更に有しており、位相検知器手段は第２入力において基準周波数信号を受け取り、基準周波数信号を制御可能分周器からの出力ＲＦ信号と比較することで、両者の間の相対位相誤差に応じた位相誤差信号を生成するように配置されている、とするのが好ましい。また、好適な実施例としては、位相検知手段が更に、検知された位相誤差に応じて所定量の電荷を提供するように配置されたチャージポンプを有すると共に、チャージポンプで生成された位相誤差信号の振幅をスケーリングする形にチャージポンプを制御するように配置されたチャージポンプスケーリング手段を更に備え、当該チャージポンプスケーリング手段は、変調相関回路手段によって生成されるチャージポンプ訂正信号に対応すること、とする。また、チャージポンプを制御することによって、更に、位相ロックループ内の残余変調の制御が実現され、その結果、２重点変調をより正確にアラインすることが可能となる。
【００２９】
また、好適な実施例として、変調相関回路手段は更に、位相検知手段から位相誤差信号を受け取り、前記信号を微分することで周波数偏差信号を提供するように配置された微分器を有する。また、加えて、ベースバンド変調ソースから変調信号を受け取り、変調信号をフィルタ処理していかなる低周波数成分も取り除くように配置されたハイパスフィルタを有し、フィルタ処理された変調信号は相関器を通され、当該相関器は、フィルタ処理された変調信号を周波数偏差信号と相関させてマスタ制御信号を出力する。さらに、これに続いて制御信号生成手段が、前記マスタ制御信号を受け取り、少なくとも変調振幅スケーリング手段の制御に用いられる変調訂正信号を生成する、という形で設けられている。また、好適な実施例はチャージポンプスケーリング手段を有しており、制御信号生成手段はまたチャージポンプ訂正信号を生成し、当該チャージポンプ訂正信号はチャージポンプを制御して、ここで生成された位相誤差信号をスケーリングさせる。ハイパスフィルタを組み入れた形の好適な実施例が有する変調相関回路手段による効果は、高周波数のみを相関させることで、位相ロックループ帯域幅への影響を実質的に低減でき、変調の長いシーケンスが必要になる場合に比べて、相関器による誤差訂正がはるかに高速になるであろう、ということである。このようにすれば、２重点変調のより一層効果的なアラインが実現できる。
【００３０】
本発明の効果は、位相ロックループが、基準を備えた単一のループと送信器発振器とだけで構成される、という点である。これは、集積化ＶＣＯが、電圧感度のチューニング中にかなり大きな許容不確実性を受けやすく、単一ループを用いることで、こうした不確実性の影響を小さくできるからである。
さらに、本発明の効果としては、ＰＬＬ帯域幅よりも大きな変調帯域幅の使用を認めることで、非固定エンベロープ変調モードの位相変調後成分の提供のために本発明を用いることができる、ということがある。これは、ＧＦＳＫシンセサイザとも仕較しうる複雑さのレベルを持って実現でき、それによって、低コストのマルチモード動作を実現することが可能な機構を可能とする。
【００３１】
以下、図５を参照しながら、本発明の特に好適な実施の形態について説明する。
【００３２】
図５から、本発明は、図３および４を参照しながら説明された従来技術と同じ基礎に基づいていることが明らかであろう。具体的には、基準発振器１は基準周波数信号をリミッタ２（任意に備えられる）に供給し、リミッタ２は基準周波数信号を制限し、その信号を分周器３（任意に備えられる）に送り、分周器３は基準信号を、本発明の位相ロックループの一部を形成する位相・周波数検知器４に出力する。位相・周波数検知器４は、分周器１３から出力された変調信号の形で第２の入力を受信する。分周器１３の分周率は、デルタ−シグマ変調器２４からの制御信号によってプログラム可能である。分周器１３は本発明の第１の変調点手段に対応する。分周器１３への入力は、電圧制御された発振器であるループ送信器局部発振器（ＴＸＬＯ）７の出力から得られる。位相・周波数検知器４は、基準周波数と分周器１３が出力した信号との相対的位相差を検知し、位相誤差信号をチャージポンプ５に出力する。チャージポンプ５は、信号をスケーリングしてローパスフィルタとしてのループフィルタ６に供給する。このローパスフィルタを通過した信号は、本発明の第２の変調点手段に対応する加算手段１８に送られる。
【００３３】
位相ロックループの変調は変調ソース１４から供給される。変調ソース１４は周波数変調を、変調振幅スケーリング手段２１を経て加算手段１８に直接供給する。また、変調ソース１４は、周波数変調をデルタ−シグマ変調器２４を経て分周器１３に供給する。具体的には、変調ソース１４から出力された変調には、まず加算器２３によって部分オフセット定数Ｆが加算され、その合計はデルタ−シグマ変調器２４に送られる。デルタ−シグマ変調器２４からその後出力される値には、さらに加算器２５によってプログラム可能な基準オフセットＰが加算され、この合計はデルタ−シグマ制御信号として分周器１３に送られ、位相ロックループの第1の変調点が提供される。
【００３４】
図５と従来技術の図３とを比較すると、変調振幅スケーリング手段２１が備えられている点が異なっていることが分かる。また、チャージポンプ５から出力される位相誤差信号をスケーリングするように設定されたチャージポンプスケーリング手段２７が備えられている点でも異なっている。変調振幅スケーリング手段２１は入力信号Ｋａに反応し、適用されるスケーリングを制御する。また、同様に、チャージポンプスケーリング手段２７は、制御入力信号Ｉｐａに反応し、位相誤差信号に適用されるスケーリングを制御する。信号ＫａおよびＩｐａは、本発明の変調修正回路によって生成される。以下、本発明の変調修正回路について詳述する。
【００３５】
上記につづいて、変調の短期間（すなわちＨＦ部品）における精度を如何にして維持するか、また、ループダイナミクスからＶＣＯ利得（Ｋｖｃｏ）のスプレッドを取り除く方法について説明する。
【００３６】
上記のような結果を達成するために、瞬間周波数偏差として表わされる変調が、スケーリング手段（２１）を通して同時にＴＸＬＯ（７）に適用される。チャージポンプ電流はまた、同じアライメント制御信号から制御手段Ｉｐａによって分離させられたチャージポンプスケーリング手段（２７）によっても変えられる。このやり方では、もしＫｖｃｏが過度である場合、ＦＭ偏差信号およびチャージポンプ信号をスケーリングすることにより、補償が可能である。このような機構によって変調が修正されるのみならず、ダイナミクスは主に絶対チャージポンプ電流の変化のみによって影響され、Ｋｖｃｏのスプレッドからは独立しているようなＰＬＬが得られる。
【００３７】
ＰＬＬアライメント制御電圧の偏差について説明する。これはＰＬＬダイナミクス設定への依存を取り除くという目的に沿って設計されている。本発明は、データ率がＰＬＬ帯域幅を超える事例において最も効果を発揮するように設計されている。高い周波数のみを相関させることにより、ＰＬＬ帯域幅に対する効果は実質的に減少させられ、相関器は、長い変調列を要する場合よりも相当速く誤差について修正を行なう。これによりＶＣＯ利得スケーリング値を格納する手段の必要性が減じることになる。これを達成するために、本発明は、変調の高周波数成分を取り除くためのハイパスフィルタおよび反転ゲートの使用と、変調の高周波数成分を高精度でＰＬＬおよび相関器に適用可能とするためのオーバーサンプルデルタシグマ変調器の使用とを実施する任意の手段を利用することにより、全体の変調入力のほんの一部を用いるにも関わらず、変調スケーリングの精度を維持するように意図されている。
【００３８】
図（６）に示される以下の説明は、本発明の好適な実施例の一例である。ただし、この他の実施例も可能であり、それは当業者には明らかであろう。しかし、ここに提供される好適な実施例においては、アライメント制御信号ＫａおよびＩｐａを得るために、変調の瞬間周波数偏差が乗算器（２９）の１入力に適用される。乗算器（２９）は、変調の低周波数成分を取り除くハイパスフィルタ（３１）を経由して、相関器として実行される。このフィルタを経由することにより、確実に変調の高周波数成分のみが相関手段に適用される。この相関手段はＰＬＬダイナミクスの影響を受けにくい。チャージポンプ出力（５）はＰＬＬにおける位相誤差を表わす。これは微分器（２７）によって微分され、周波数誤差に変換される。これは同時に、ループの中にある任意のＤＣオフセットを削除するという機能を提供する。微分器（２７）の出力は、デルタシグマ（２４）によってシェイプされたノイズを取り除くために、ローパスフィルタ（２８）により、乗算器（２９）の第２の入力で適用される。相関器乗算器（２９）の後で、ゲートが備えられ（３２）、このゲートはビット変転が存在するときにはいつでも閉じる。ビット反復が存在するときは、ビット反復はＰＬＬダイナミクスによって影響を受ける可能性が高く、したがって相関器の有効性を減じないようにゲートは開いている。この他、ゲートは３３および３４に配置されてもよく、これらはその位置が任意であることを示すために点線で表わされている。さらに、反転ゲートのタイミングを助けるために、１ビット遅延器（３５）が変調器の出力に備えられている。
【００３９】
上記機能の全てはデジタルでもアナログでも、便宜のよい方で実施可能である。相関器フィルタ（３０）の出力は、例えば図７に示すように、１対の比較器（３６、３７）に適用可能である。これらの比較器は、相関器の誤差の方向にしたがって、カウンタ（３８）のインクリメントかデクリメントを行なう。このカウンタは、本発明で用いられる積分器を実施する唯一の方法であり、この代替手段としては、標準アナログ又はスイッチトキャパシタ積分手段がある。これらの選択は、シリコン領域または開始時間の使用が最適化されるかどうかによって設定される。このアップ／ダウンカウンタは、低解像デジタル−アナログ変換器（ＤＡＣ）（３４）によってアナログ電圧に変換される。ＤＡＣは、変調訂正信号Ｋａを変調スケーリング手段（２１）に供給する。また、ＤＡＣは、チャージポンプ訂正信号Ｉｐａをチャージポンプスケーリング手段（２７）に供給する。制御信号の全体的な作用の結果、ＶＯＣの変調とデルタ−シグマ変調による変調が、位相検知器の入力において相殺し合うように、ＶＣＯに適用される変調の振幅をスケーリングする。このようにして自動アラインＰＬＬが得られる。
【００４０】
以上から明らかなように、本発明は従来技術の様々な機能を統合し、新規な機能の組み合わせから生ずる新規な機構を提供するものである。しかし、新規な組み合わせに加えて、本発明の機構は、この分野の関連従来技術のいずれにも見出されない２つの機能を追加するものである。この２つの機能とは、
ｉ) 修正機能を実行するために、位相誤差ではなく周波数誤差を用いること、ｉｉ) 反転ゲートの使用、
である。
【００４１】
上記第１の特徴については、位相検知器の出力は微分されるため、位相誤差ではなく瞬間周波数誤差が得られる。これにより、位相検知器の出力からＤＣオフセットを取り除くことが可能となる。さらなる利点は、任意のデジタル通信システムに対して、変調信号の周波数レンジは厳しい制限の中で保持されなければならないことである。これに対し、位相は制限を受けない。したがって、周波数誤差信号は、十分に定義された振幅を有することとなる。これによって相関器の操作性が向上する。
【００４２】
上記第２の特徴については、反転ゲートを用いることにより、変調の低周波数成分への依存性が取り除かれる。これにより、ＰＬＬのループＢＷに対する操作の依存性が取り除かれ、成分の選択が簡単になる。さらにこれにより、修正処理の速度が速くなり、係数を格納する必要が最小限度に抑えられる。
【００４３】
本発明が純粋に提供するものは、チャージポンプ電流のスプレッドおよびループフィルタ値のみによってダイナミクスが決定される送信器回路機構である。これらチャージポンプ電流のスプレッドおよびループフィルタ値は、特に発振器が積分される場合には、実質的にＶＣＯ利得スプレッドよりも小さいと思われる。したがって、本発明は技術水準に対して著しい改良であり、技術水準に対して無数の利点を提供するものである。
【図面の簡単な説明】
本発明に関する他の特徴および効果は、本文書でなされた特に好適な実施の形態（単なる例として示したもの）の説明を、添付図面を参照しながら読めば明らかになるであろう。図中、同一の部分には同一の番号を付してある。その図面とは以下のものである。
【図１】 従来技術のアップコンバーションループ機構を示すダイアグラムである。
【図２】 従来技術の２重点変調機構を示すダイアグラムである。
【図３】 さらに、従来技術のＶＣＯ利得変数補償用の機構を示すダイアグラムである。
【図４】 さらに、従来技術のデルタシグマ変調を含む機構を示すダイアグラムである。
【図５】 本発明の好適な実施の形態による送信器機構を示す図である。
【図６】 本発明の好適な実施の形態による変調訂正回路の一部を示すブロック図である。
【図７】 本発明の好適な実施の形態による変調訂正回路の別の一部を示すブロック図である。
本発明は、無線通信に用いられる送信器機構に関し、特に、定数エンベロープ変調スキームと非定数エンベロープ変調スキームとの両方を用いる移動送信器に適した送信器機構に関する。
【０００２】
移動通信の市場では、定数エンベロープ変調スキームと非定数エンベロープ変調スキームいずれもサポートするための多重モード操作の実行機能を備えた装置の小型化、低価格化の傾向が高まっている。このような装置は、トランシーバ部品を拠り多くシリコン上に集積することにより、また好ましくは種々の電圧制御発振器（VCO）を含むこの集積回路に組み込むことにより実現されることが多い。しかしながら発振器をシリコン上に組み込むと、制御電圧の感度の許容許可不定性が大きくなってしまい、このような感度では組み込まれた発振器による測定が困難になると言う結果につながり易い。この問題は電圧利得の可変制御を行う発振器を用いることにより解決できるものの、このような可変利得発振器はシンセイザパフォーマンスを大きく損うことになる。
【０００３】
上述の多重モード操作は、固定振幅エンベローブ変調スキームと非固定振幅エンベローブ変調スキームとの両方をサポートする機能を意味する。いずれの変調スキームも、変調ベクトルで表される搬送波の瞬間振幅と位相とをコンステーレション・ダイアグラムとして知られる複雑なプロットにおいて図表化することにより表される。定数エンベローブ変調スキームでは、ダイアグラム上の全ての点は中心から等距離の位置に表れ、これに対し非定数エンベローブ変調スキームでは、ダイアグラムの中心に向かう軌道が複数表れる。変調信号の位相は変調ベクトルのダイアグラムの中心に対する角度により表され、かかる角度の変化が変調信号の位相の帯域幅を表す。このようにダイアグラムの中心に向かって接近する変調ベクトルの軌道が表れており、上述の角度における変化率と、ひいては変調帯域幅とが定数エンベローブ変調スキームの場合に比べ増加することになる。
【０００４】
近年まで、デジタル無線通信装置の大半は、ガウス最小シフトキーイング（Gaussian minimum shift keying、以下、ＧＭＳＫと称する）等の定振幅位相変調スキームとガウス周波数シフトキーイング（Gaussian Frequency shift keying、以下、ＧＦＳＫ称する）などの周波数変調スキームを用いたものであった。ＧＦＳＫは特定の送信器機構を要求するものではなく、単純な機構（例えば、送信中においてフリーランモードの送信発振器を備えた単一ループＰＬＬによりシンセサイズされたＬＯ）を用いることが可能である。しかし、これに対しＧＭＳＫなどの位相変調スキームを用いた無線通信システムは、送信器の機構に関し全体としてより細かな要求を有するので単純な機構であるＧＦＳＫ送信器機構は適さない。
【０００５】
適切なＧＭＳＫトランシーバを提供するために、初期のＧＭＳＫ変調用の送信器機構は中間周波数での変調とこれに続いて行われる無線周波数へのアップコンバージョンとから成っていた。このためには、送信器の出力中に存在するノイズからＲＸ帯域を保護するため、大掛かりで無駄の多いフィルタリングを送信器の後段に設ける必要があった。次の発展段階の定数エンベローブ無線通信装置は、図１に先行技術として示しまた以下により詳しく述べる様な位相ロックループによる位相変調スキームを用いた装置であった。
【０００６】
図１は、米国特許第５，５１１，２３６号に開示されるような、アップコンバージョンループ変調器であって、現在では当業界で一般に用いられるアップコンバージョンループ変調器を先行技術として示す。Ｔｘの出力周波数は。次の式で決定される。
【式１】
【０００７】
（１２）において導入された変調をＴＸ発振器（７）に歪みなく伝えるには、十分なＰＬＬ帯域幅が必要である。ループには多くのアナログ段階があり、この各段階において変調位相の正確さは劣化してしまう。また、変調に対するＰＬＬ応答は、全体としてさらなる劣化をもたらす。結果として、アナログ成分の許容誤差による格差を伴う位相誤差が多く残存してしまう。ＰＬＬは、オープンループ応答が次式により決定されるネガティブフィードバックループである。
【式２】
【０００８】
ａ） 複数のアナログ要因に起因する変調誤差の増加
ｂ） 複数のＶＣＯ使用による製造コストの増加、及び、スクリーニングの問題や周波数計画の問題
ｃ） 低い比較周波数を用いてのシンセサイザの使用によるスイッチング時間の増加
ｄ） 機構が定数エンベローブに限定されること
ｅ） 多重帯域操作は綿密な周波数計が必要とすること
ｆ） ＧＦＳＫのみの場合に比べ、多重モードＧＦＳＫ／ＧＭＳＫ装置はより複雑であること
【０００９】
既存のＧＭＳＫ機構を不定振幅エンベローブ変調スキームにおいて用いるには、ベースバンド変調を振幅成分と位相成分とに分解する方法がある。これはつまり、定数エンベローブ変調機構は位相成分を提供するのに用いることができ、別個の振幅変調回路はＴＸ出力で用いることができることを意味する。このように、定数エンベローブ変調器は、定数エンベローブと非定数エンベローブとの二重モードシステムにおいても用いることができる。しかしながら、上述したように、非定数エンベローブ変調スキームが必要とするような帯域幅に変調帯域幅を増加させることは、アップコンバージョンループのような現在用いられているＧＭＳＫ機構を多重モード送信器に用いた場合に深刻な問題を生じさせ得ない。図１に示すようなアップコンバージョンループ機構はＰＬＬ帯域幅が変調帯域幅より実質的に高いことと必要とし、このためＰＬＬに厳密な要求を課すことになる。
【００１０】
図１に示したアップコンバージョンループの代替物としては、元来用いられていたミキサによるダイレクトアップコンバージョン機構を使用するか、拡大された変調帯域幅をサポートするＰＬＬを変調する手段を設けるかのいずれかである。
【００１１】
このような選択肢の一つは二重変調を用いることである。二重変調を用いる目的は、全体の変調送信機能をＰＬＬの送信機能から独立させることにある。この場合、変調帯域幅にはＰＬＬ帯域幅により限定されないので、広い帯域での変調が可能である。先行技術による二重変調Ｔｘ機構を図２に示す。
【００１２】
図２は、米国特許第４，０５２，３７２号に開示されるような二重変調Ｔｘ機構を先行技術として示す。この場合、周波数分周器（１３）を用いることにより、ダウンコンバージョンミキサと第１局部発振器ＬＯ１は省略される。
【００１３】
図２において、変調はベースバンドソース（１４）から周波数（ＦＭ）表現で出力され、ＰＬＬループフィルタ（６）の出力と加算手段（１８）によって加算され、続いてＴｘ発振器（７）制御入力に直接出力される。変調信号と同一の表現が積分器（１６）にも与えら、加算手段（１７）によりこれを変調チャージポンプ（１６）による位相変調として位相検知器（５）に与える。これは１７の出力における変調成分を残らず全て除去することを目的とする。
【００１４】
ＶＣＯ分周器（１３）において高い分周比を使用すると、ノイズレベルが上がる。従って、この場合、デジタル無線通信システムのノイズ及び誤差ベクトルの要求値を満たすためには、狭いＰＬＬ帯域幅を使用することが必要となる。
【００１５】
ＶＣＯ（７）はアンテナと同周波数であるために実質的なプリングが生じるので、低いループ帯域幅を使用することが必要になると、本機構の使用は大幅に制限される。又、二つの変調入力は、アナログ手段により処理されるので、プロダクションスプレッドが生じる。従って、ＧＭＳＫのように精度を要求する変調スキームには適さない。又、二重変調に関しては、一般的に、ループにおける両方の点において変調が平等に行われない場合、変調の余り成分は、ＰＬＬの送信機能により送信される。その後、変調には歪みが生じてしまう。更に、ＰＬＬシンセサイザにおける典型的な問題として、ＰＬＬのサブブロックの各利得パラメタにおいて、ＰＬＬダイナミクスに大幅な許容スプレッドが生じることが挙げられる。この問題により、近代的な高速データレート無線通信システムにおける重要なパラメタであるノイズやスイッチ時間といった性能が劣化することになる。
【００１６】
従来技術の機構において、定数エンベロープ変調を応用することにより、アップコンバージョンループに一般的に使用されるＩＱ変調器に代えて、位相変調器又は周波数変調器を使用することが出来る。位相変調を使用する場合は、原則的に積分によって位相変調を周波数変調に変換することが出来る。しかし、周波数変調器に求められる精度は位相変調と周波数変調では異なる。ＧＦＳＫの場合、周波数ずれに対する限度は、使用する特定の送信基準によって設けられるものであって、特に厳しいものではない。ＧＭＳＫ変調の場合は、大幅な位相誤差を避ける為に、正確に周波数偏差を1/4データレートに保たなければならない。従って、位相変調を使用する場合、デジタル技術によってのみ実際に十分な精度を保証することが出来る。このことは、低い誤差ベクトル値を維持するにあたって低い位相誤差が不可欠であるＮ−ＰＳＫやＷ−ＣＤＭＡの様な非定数エンベロープスキームにおいても同様である。デジタル技術を使用して十分な精度を提供している公知の機構を図３に示す。
【００１７】
図３は、米国特許4994768に開示される、ＰＬＬにおけるＦＭ変調手段としてデルタシグマ変調器を使用している従来技術の変調機構を示す。図３に示すように、Ｔｘ機構は、シンセサイザＰＬＬループにより構成される。シンセサイザＰＬＬループは、図１及び２に関して説明したのと同様に、同一ブロック（１）〜（７）により構成されるが、図３における分周器（１３）の分周比Ｎは、一サイクルごとに、基準サイクルにより変更される。デルタシグマ変調器（２４）は、当該技術分野において公知の方法により、変調のオーバーサンプル及びノイズシェイプを行う。メモリ等から提供されるプログラム可能な定数Ｐ（２６）は、分周器を最も近い基準周波数の整数倍数にオフセットし、これを加算手段（２５）によりデルタシグマ出力に加算する。第二のプログラム可能な定数Ｆ（２２）は、合計手段（２３）により変調に対して分数オフセットを提供して出力チャネルを選択する。
【００１８】
シンセサイザの瞬間周波数は、以下の数式により決定される。
【式３】
【００１９】
デルタシグマ変調方法の利点を以下に述べる。
１）デジタル領域で変調が行われるので、変調の過程において精度が保証される。
２）分周比Ｎとして低い分周比を使用が出来るので、位相探知器や分周器がシンセサイザの出力に及ぼすノイズの影響を大幅に削減することが出来る。
３）ノイズシェイプを行うことにより、結果として、量子化ノイズはループ帯域幅の外に移動する。
４）量子化ノイズが送信チャネルの中及び周囲に存在することになるが、ノイズレベルは完全に決定性を有しているので、プロダクションスプレッドは生じない。
【００２０】
ＧＭＳＫ又は非定数エンベロープスキームにおいてデルタシグマ変調器を使用することにより、低い誤差を保証するのに十分な精度を提供することが出来る。本発明の特徴は、後述する通り、デルタシグマ変調器の精度機能を利用することである。
【００２１】
デルタシグマ変調方法を単独で使用する欠点を以下に述べる。
ｉ）アップコンバージョンループに関して上述した通り、ＰＬＬループ帯域幅の限界が低くなるので、高いＰＬＬ帯域幅により、ＴＸ出力において隣接チャネル間で過剰なエミッションが生じることがある。
ｉｉ）成分の許容により、ＰＬＬのループ帯域幅に大幅なばらつきが生じる。
尚、デルタシグマ変調器の使用は、変調の低周波数情報の内容に関して精度を保証する。
【００２２】
図４は、米国特許5729182に開示される、上記二つの問題を克服する従来技術の機構を示す。以下の説明おいて、図１、２、及び３においてすでに説明した機構と同様の特徴をもつ構成要素に関しては、同じ参照番号を付与している。
図４に示すように、積分器（１５）は、図２に示される機構と同様、合計手段（１７）においてチャージポンプ（１６）を変調することにより、発振器（７）を変調する効果を減じる変調を提供している。これは、変調のためのアナログ補間による単純分数Ｎについて説明している。位相の軌道が2*pi境界を越えた場合は、分周器Ｎ（１３）は、ＶＣＯ分周器に対するｖｏｃ位相の一サイクルを加える又は減じるべく、インクリメント又はデクリメントされる。変調経路のスケーリングを追跡してＰＬＬにおける余りを出来るだけ少なくする為に、変調には、ＰＬＬと同様の送信機能により送信される。そして、この二つは、相関器（２０）において乗算することによって相関付けされる。ＶＯＣ利得（Ｋｖｏｃ）が大きい場合、ＰＬＬ送信機能フィルター（１９）によりフィルタリングされた後に変調を行うことにより、ＰＬＬの位相には変調余りが生じる。その結果、相関器（２０）からは正の相関値が得られる。ＶＯＣ変調が低すぎる場合は、相関器（２０）における波形は逆位相となり、その結果、負の相関値が得られる。従って、相関器（２０）による出力は、利得コントローラ２１のスケーリングをインクリメント又はデクリメントするために使用することが出来る。このことは、ＰＬＬループ帯域幅と変調帯域幅のリンクが不要となるという点において、従来の機構を超える主な利点である。従って、ＰＬＬループ帯域幅は、整定時間と、位相探知器や分周器によるノイズの影響との間で最適なトレードオフを選択することが出来るようになる。米国特許5729182も又、デルタシグマから変調を応用する可能性について言及しているが、変調の精度を保証するためにデルタシグマを使用する方法に関しては言及していない。デルタシグマを使用しない場合、何らかの形でのアナログ補間又は変調が必要となる。アナログ補間の場合、分数Ｎの変調における精度を実現するために、長期間にわたり補間を行わなければならない。この場合、相関器を正確に操作する唯一の方法として、フィルター（１９）を使用してＰＬＬの応答をミラリングする必要がある。
【００２３】
上述の相関方法の利点を考慮に入れたとしても、従来技術には、以下に述べる大きな問題点が残る。
ｉ） フィルター（１９）により、ＰＬＬの応答をミラリングする必要がある。更に上述の通り、ＰＬＬとミラリングされた応答の両方にプロダクションスプレッドが生じる。更に、異なる帯域や操作モード等に関して、バリエーションが必要となる。フィルター（１９）を使用してトラッキングを行うことは、特に送信器が内蔵されている場合に、実際上、大きな問題となる。
ｉｉ） ＤＣを相関器入力から取り除くことによって、アナログ／デジタルコンバータ等の回路が更に必要となる。
ｉｉｉ）ＶＣＯ利得のスプレッドは、ＰＬＬダイナミクスのスプレッドにつながり、結果として、ＰＬＬの整定時間や分周器及び探知器によるノイズの影響といった性能を劣化する。つまり、ＰＬＬのオープンループ位相マージンの不確定性により、クローズドループノイズピークの上昇やＰＬＬのステップ応答時間の延長が生じる。
【００２４】
発明のサマリー
本発明は、高度に集積化されたトランシーバでの使用のために、高いレベルでの集積（integration）が可能な送信器回路手段を提供することを目的とする。
また、本発明は、繰り返し可能な変調精度に備える送信器回路手段であって、しかも、無線通信システムで使用される様々な変調フォーマットが適用可能となるような送信器回路手段を提供することを目的とする。
【００２５】
上記の目的を達成し、トリミングを必要としない精度変調を実現するために、本発明は、デルタシグマ変調器を２点変調と共に採用している。ＰＬＬの帯域幅を限定するために、補助アナログ変調器を用いなければならない。これについては、デルタシグマ変調器とアラインする必要がある。変調に合うようにループのトリミングを行うが、これは、ＰＬＬ内の残余変調を変調後信号入力と相関させることで、電圧制御発振器の感度を変調に訂正することにより実現する。また、理想的な形としては、ＰＬＬの応答と共にプログラムされたフィルタを使ってフィルタ処理されるようにするべきである。しかしながら、ＰＬＬ応答は、初期のＰＬＬロックでは未知であろうから、変調相関ループについては、既知のＰＬＬ応答がなくても動作するように、特別な設計をしておく方が良いかもしれない。変調相関器の作用によって、送信器の通常動作を乱すことなく、変調及びＰＬＬ帯域幅が整えられる。
【００２６】
上記の内容に鑑み、本発明が提供するのは、送信器回路手段であって、
位相検知器手段と加算手段と直列に配置された電圧制御発振器、そして、電圧制御発振器の出力を位相検知器の入力にフィードバックする制御可能分周器、を有すると位相ロックループと、
送信対象の情報に対応した変調信号を生成するように配置されたベースバンド変調ソースと、を有し、
前記送信器回路手段はその特徴的構成として、
前記変調信号を受け取って、前記信号を位相ロックループ内の残留変調と相関させることで１以上の変調訂正信号を発生させるように配置された変調相関回路手段と、
前記変調信号を受け取り、これからデルタシグマ制御信号を発生させるように配置されたデルタシグマ変調手段と、そして、
変調信号と変調訂正信号とを受け取り、これらに応じて、変調信号の振幅をスケーリングするように配置された変調振幅スケーリング手段と、を更に有し、
スケーリング後の変調信号は加算手段において位相ロックループに入力され、それによって、電圧制御発振器を変調して変調後ＲＦ出力信号を作らせ、
デルタシグマ制御信号は制御可能分周器に入力され、それによって、これの分周比を制御し、その結果、制御可能分周器は、実質的に、位相検知器への入力における変調後ＲＦ出力信号から変調を取り除くように働く、
という送信器回路手段である。
【００２７】
更に、本発明は、位相検知器手段と加算手段と直列に配置された電圧制御発振器、そして、電圧制御発振器ヘの出力を位相検知器の入力にフィードバックするように配置された制御可能分周器、を有する位相ロックループにおいて、変調後ＲＦ出力信号を生成する方法であって、
当該方法は、送信対象の情報に対応した変調信号を生成するステップを有し、その特徴として、
デルタシグマ変調器において変調信号からデルタシグマ制御信号を生成するステップと、
変調信号を加算手段に入力して電圧制御発振器に変調を行わせて、前記発振器の出力としての変調後ＲＦ出力信号を作らせるステップと、
デルタシグマ制御信号を制御可能分周器に入力することで、これの分周比を制御するステップと、
制御可能分周器において、変調後ＲＦ出力信号を分周器の分周比に従って分周するステップと、
位相ロックループ内の残留変調を変調信号と相関させ、相関させた結果は変調訂正信号を発生させるのに用いられる、という相関ステップと、そして、
加算手段に入力された変調信号を変調訂正信号に応じてスケーリングするステップと、を更に有し、
前記分周するステップによって、実質的に、位相検知器への入力におけるＲＦ出力信号から変調が取り除かれること、
を特徴とする方法を提供する。
【００２８】
また、本発明の送信器回路手段については、基準周波数信号を生成するように配置された基準周波数ソースを更に有しており、位相検知器手段は第２入力において基準周波数信号を受け取り、基準周波数信号を制御可能分周器からの出力ＲＦ信号と比較することで、両者の間の相対位相誤差に応じた位相誤差信号を生成するように配置されている、とするのが好ましい。また、好適な実施例としては、位相検知手段が更に、検知された位相誤差に応じて所定量の電荷を提供するように配置されたチャージポンプを有すると共に、チャージポンプで生成された位相誤差信号の振幅をスケーリングする形にチャージポンプを制御するように配置されたチャージポンプスケーリング手段を更に備え、当該チャージポンプスケーリング手段は、変調相関回路手段によって生成されるチャージポンプ訂正信号に対応すること、とする。また、チャージポンプを制御することによって、更に、位相ロックループ内の残余変調の制御が実現され、その結果、２重点変調をより正確にアラインすることが可能となる。
【００２９】
また、好適な実施例として、変調相関回路手段は更に、位相検知手段から位相誤差信号を受け取り、前記信号を微分することで周波数偏差信号を提供するように配置された微分器を有する。また、加えて、ベースバンド変調ソースから変調信号を受け取り、変調信号をフィルタ処理していかなる低周波数成分も取り除くように配置されたハイパスフィルタを有し、フィルタ処理された変調信号は相関器を通され、当該相関器は、フィルタ処理された変調信号を周波数偏差信号と相関させてマスタ制御信号を出力する。さらに、これに続いて制御信号生成手段が、前記マスタ制御信号を受け取り、少なくとも変調振幅スケーリング手段の制御に用いられる変調訂正信号を生成する、という形で設けられている。また、好適な実施例はチャージポンプスケーリング手段を有しており、制御信号生成手段はまたチャージポンプ訂正信号を生成し、当該チャージポンプ訂正信号はチャージポンプを制御して、ここで生成された位相誤差信号をスケーリングさせる。ハイパスフィルタを組み入れた形の好適な実施例が有する変調相関回路手段による効果は、高周波数のみを相関させることで、位相ロックループ帯域幅への影響を実質的に低減でき、変調の長いシーケンスが必要になる場合に比べて、相関器による誤差訂正がはるかに高速になるであろう、ということである。このようにすれば、２重点変調のより一層効果的なアラインが実現できる。
【００３０】
本発明の効果は、位相ロックループが、基準を備えた単一のループと送信器発振器とだけで構成される、という点である。これは、集積化ＶＣＯが、電圧感度のチューニング中にかなり大きな許容不確実性を受けやすく、単一ループを用いることで、こうした不確実性の影響を小さくできるからである。
さらに、本発明の効果としては、ＰＬＬ帯域幅よりも大きな変調帯域幅の使用を認めることで、非固定エンベロープ変調モードの位相変調後成分の提供のために本発明を用いることができる、ということがある。これは、ＧＦＳＫシンセサイザとも仕較しうる複雑さのレベルを持って実現でき、それによって、低コストのマルチモード動作を実現することが可能な機構を可能とする。
【００３１】
以下、図５を参照しながら、本発明の特に好適な実施の形態について説明する。
【００３２】
図５から、本発明は、図３および４を参照しながら説明された従来技術と同じ基礎に基づいていることが明らかであろう。具体的には、基準発振器１は基準周波数信号をリミッタ２（任意に備えられる）に供給し、リミッタ２は基準周波数信号を制限し、その信号を分周器３（任意に備えられる）に送り、分周器３は基準信号を、本発明の位相ロックループの一部を形成する位相・周波数検知器４に出力する。位相・周波数検知器４は、分周器１３から出力された変調信号の形で第２の入力を受信する。分周器１３の分周率は、デルタ−シグマ変調器２４からの制御信号によってプログラム可能である。分周器１３は本発明の第１の変調点手段に対応する。分周器１３への入力は、電圧制御された発振器であるループ送信器局部発振器（ＴＸＬＯ）７の出力から得られる。位相・周波数検知器４は、基準周波数と分周器１３が出力した信号との相対的位相差を検知し、位相誤差信号をチャージポンプ５に出力する。チャージポンプ５は、信号をスケーリングしてローパスフィルタとしてのループフィルタ６に供給する。このローパスフィルタを通過した信号は、本発明の第２の変調点手段に対応する加算手段１８に送られる。
【００３３】
位相ロックループの変調は変調ソース１４から供給される。変調ソース１４は周波数変調を、変調振幅スケーリング手段２１を経て加算手段１８に直接供給する。また、変調ソース１４は、周波数変調をデルタ−シグマ変調器２４を経て分周器１３に供給する。具体的には、変調ソース１４から出力された変調には、まず加算器２３によって部分オフセット定数Ｆが加算され、その合計はデルタ−シグマ変調器２４に送られる。デルタ−シグマ変調器２４からその後出力される値には、さらに加算器２５によってプログラム可能な基準オフセットＰが加算され、この合計はデルタ−シグマ制御信号として分周器１３に送られ、位相ロックループの第1の変調点が提供される。
【００３４】
図５と従来技術の図３とを比較すると、変調振幅スケーリング手段２１が備えられている点が異なっていることが分かる。また、チャージポンプ５から出力される位相誤差信号をスケーリングするように設定されたチャージポンプスケーリング手段２７が備えられている点でも異なっている。変調振幅スケーリング手段２１は入力信号Ｋａに反応し、適用されるスケーリングを制御する。また、同様に、チャージポンプスケーリング手段２７は、制御入力信号Ｉｐａに反応し、位相誤差信号に適用されるスケーリングを制御する。信号ＫａおよびＩｐａは、本発明の変調修正回路によって生成される。以下、本発明の変調修正回路について詳述する。
【００３５】
上記につづいて、変調の短期間（すなわちＨＦ部品）における精度を如何にして維持するか、また、ループダイナミクスからＶＣＯ利得（Ｋｖｃｏ）のスプレッドを取り除く方法について説明する。
【００３６】
上記のような結果を達成するために、瞬間周波数偏差として表わされる変調が、スケーリング手段（２１）を通して同時にＴＸＬＯ（７）に適用される。チャージポンプ電流はまた、同じアライメント制御信号から制御手段Ｉｐａによって分離させられたチャージポンプスケーリング手段（２７）によっても変えられる。このやり方では、もしＫｖｃｏが過度である場合、ＦＭ偏差信号およびチャージポンプ信号をスケーリングすることにより、補償が可能である。このような機構によって変調が修正されるのみならず、ダイナミクスは主に絶対チャージポンプ電流の変化のみによって影響され、Ｋｖｃｏのスプレッドからは独立しているようなＰＬＬが得られる。
【００３７】
ＰＬＬアライメント制御電圧の偏差について説明する。これはＰＬＬダイナミクス設定への依存を取り除くという目的に沿って設計されている。本発明は、データ率がＰＬＬ帯域幅を超える事例において最も効果を発揮するように設計されている。高い周波数のみを相関させることにより、ＰＬＬ帯域幅に対する効果は実質的に減少させられ、相関器は、長い変調列を要する場合よりも相当速く誤差について修正を行なう。これによりＶＣＯ利得スケーリング値を格納する手段の必要性が減じることになる。これを達成するために、本発明は、変調の高周波数成分を取り除くためのハイパスフィルタおよび反転ゲートの使用と、変調の高周波数成分を高精度でＰＬＬおよび相関器に適用可能とするためのオーバーサンプルデルタシグマ変調器の使用とを実施する任意の手段を利用することにより、全体の変調入力のほんの一部を用いるにも関わらず、変調スケーリングの精度を維持するように意図されている。
【００３８】
図（６）に示される以下の説明は、本発明の好適な実施例の一例である。ただし、この他の実施例も可能であり、それは当業者には明らかであろう。しかし、ここに提供される好適な実施例においては、アライメント制御信号ＫａおよびＩｐａを得るために、変調の瞬間周波数偏差が乗算器（２９）の１入力に適用される。乗算器（２９）は、変調の低周波数成分を取り除くハイパスフィルタ（３１）を経由して、相関器として実行される。このフィルタを経由することにより、確実に変調の高周波数成分のみが相関手段に適用される。この相関手段はＰＬＬダイナミクスの影響を受けにくい。チャージポンプ出力（５）はＰＬＬにおける位相誤差を表わす。これは微分器（２７）によって微分され、周波数誤差に変換される。これは同時に、ループの中にある任意のＤＣオフセットを削除するという機能を提供する。微分器（２７）の出力は、デルタシグマ（２４）によってシェイプされたノイズを取り除くために、ローパスフィルタ（２８）により、乗算器（２９）の第２の入力で適用される。相関器乗算器（２９）の後で、ゲートが備えられ（３２）、このゲートはビット変転が存在するときにはいつでも閉じる。ビット反復が存在するときは、ビット反復はＰＬＬダイナミクスによって影響を受ける可能性が高く、したがって相関器の有効性を減じないようにゲートは開いている。この他、ゲートは３３および３４に配置されてもよく、これらはその位置が任意であることを示すために点線で表わされている。さらに、反転ゲートのタイミングを助けるために、１ビット遅延器（３５）が変調器の出力に備えられている。
【００３９】
上記機能の全てはデジタルでもアナログでも、便宜のよい方で実施可能である。相関器フィルタ（３０）の出力は、例えば図７に示すように、１対の比較器（３６、３７）に適用可能である。これらの比較器は、相関器の誤差の方向にしたがって、カウンタ（３８）のインクリメントかデクリメントを行なう。このカウンタは、本発明で用いられる積分器を実施する唯一の方法であり、この代替手段としては、標準アナログ又はスイッチトキャパシタ積分手段がある。これらの選択は、シリコン領域または開始時間の使用が最適化されるかどうかによって設定される。このアップ／ダウンカウンタは、低解像デジタル−アナログ変換器（ＤＡＣ）（３４）によってアナログ電圧に変換される。ＤＡＣは、変調訂正信号Ｋａを変調スケーリング手段（２１）に供給する。また、ＤＡＣは、チャージポンプ訂正信号Ｉｐａをチャージポンプスケーリング手段（２７）に供給する。制御信号の全体的な作用の結果、ＶＯＣの変調とデルタ−シグマ変調による変調が、位相検知器の入力において相殺し合うように、ＶＣＯに適用される変調の振幅をスケーリングする。このようにして自動アラインＰＬＬが得られる。
【００４０】
以上から明らかなように、本発明は従来技術の様々な機能を統合し、新規な機能の組み合わせから生ずる新規な機構を提供するものである。しかし、新規な組み合わせに加えて、本発明の機構は、この分野の関連従来技術のいずれにも見出されない２つの機能を追加するものである。この２つの機能とは、
ｉ) 修正機能を実行するために、位相誤差ではなく周波数誤差を用いること、ｉｉ) 反転ゲートの使用、
である。
【００４１】
上記第１の特徴については、位相検知器の出力は微分されるため、位相誤差ではなく瞬間周波数誤差が得られる。これにより、位相検知器の出力からＤＣオフセットを取り除くことが可能となる。さらなる利点は、任意のデジタル通信システムに対して、変調信号の周波数レンジは厳しい制限の中で保持されなければならないことである。これに対し、位相は制限を受けない。したがって、周波数誤差信号は、十分に定義された振幅を有することとなる。これによって相関器の操作性が向上する。
【００４２】
上記第２の特徴については、反転ゲートを用いることにより、変調の低周波数成分への依存性が取り除かれる。これにより、ＰＬＬのループＢＷに対する操作の依存性が取り除かれ、成分の選択が簡単になる。さらにこれにより、修正処理の速度が速くなり、係数を格納する必要が最小限度に抑えられる。
【００４３】
本発明が純粋に提供するものは、チャージポンプ電流のスプレッドおよびループフィルタ値のみによってダイナミクスが決定される送信器回路機構である。これらチャージポンプ電流のスプレッドおよびループフィルタ値は、特に発振器が積分される場合には、実質的にＶＣＯ利得スプレッドよりも小さいと思われる。したがって、本発明は技術水準に対して著しい改良であり、技術水準に対して無数の利点を提供するものである。
【図面の簡単な説明】
本発明に関する他の特徴および効果は、本文書でなされた特に好適な実施の形態（単なる例として示したもの）の説明を、添付図面を参照しながら読めば明らかになるであろう。図中、同一の部分には同一の番号を付してある。その図面とは以下のものである。
【図１】 従来技術のアップコンバーションループ機構を示すダイアグラムである。
【図２】 従来技術の２重点変調機構を示すダイアグラムである。
【図３】 さらに、従来技術のＶＣＯ利得変数補償用の機構を示すダイアグラムである。
【図４】 さらに、従来技術のデルタシグマ変調を含む機構を示すダイアグラムである。
【図５】 本発明の好適な実施の形態による送信器機構を示す図である。
【図６】 本発明の好適な実施の形態による変調訂正回路の一部を示すブロック図である。
【図７】 本発明の好適な実施の形態による変調訂正回路の別の一部を示すブロック図である。
Claims (17)
- 送信器回路手段であって、
位相検知器手段と加算手段と直列に配置された電圧制御発振器、そして、電圧制御発振器の出力を位相検知器の入力にフィードバックする制御可能分周器、を有すると位相ロックループと、
送信対象の情報に対応した変調信号を生成するように配置されたベースバンド変調ソースと、を有し、
前記送信器回路手段はその特徴的構成として、
前記変調信号を受け取って、前記信号を位相ロックループ内の残留変調と相関させることで１以上の変調訂正信号を発生させるように配置された変調相関回路手段と、
前記変調信号を受け取り、これからデルタシグマ制御信号を発生させるように配置されたデルタシグマ変調手段と、そして、
変調信号と変調訂正信号とを受け取り、これらに応じて、変調信号の振幅をスケーリングするように配置された変調振幅スケーリング手段と、を更に有し、
スケーリング後の変調信号は加算手段において位相ロックループに入力され、それによって、電圧制御発振器を変調して変調後ＲＦ出力信号を作らせ、
デルタシグマ制御信号は制御可能分周器に入力され、それによって、これの分周比を制御し、その結果、制御可能分周器は、実質的に、位相検知器への入力における変調後ＲＦ出力信号から変調を取り除くように働く、
という送信器回路手段。 - 基準周波数信号を生成するように配置された基準周波数ソースを更に有し、
前記位相検知器手段は、前記基準周波数信号を第２入力において受け取り、基準周波数信号と出力ＲＦ信号との間の相対位相誤差に応じた位相誤差信号を生成するように配置されていること、
を特徴とする請求項１に記載の送信器回路手段。 - 前記位相検知器手段は、更に、
前記基準周波数信号と前記出力ＲＦ信号との相対位相を検知するように配置された位相誤差検知器手段と、
検知された位相誤差に応じて前記位相誤差信号を生成するように配置されたチャージポンプと、を有すること、
を特徴とする請求項２に記載の送信器回路手段。 - チャージポンプを制御し、チャージポンプで生成された位相誤差信号の振幅をスケーリングするように配置されたチャージポンプスケーリング手段を更に有し、
前記チャージポンプスケーリング手段は、前記変調相関回路手段によって生成されるチャージポンプ訂正信号に対応すること、
を特徴とする請求項３に記載の送信器回路手段。 - 前記位相誤差信号を受け取って、フィルタ処理した後の位相誤差信号を前記加算手段に対し、前記手段への入力として出力するように配置されたローパスループフィルタを更に有すること、
を特徴とする請求項２乃至４のいずれかに記載の送信器回路手段。 - プログラム可能な基準マルチプライア定数Ｐ、及び、プログラム可能な分数周波数オフセット定数Ｆを格納するように配置された、少なくとも１つの格納手段と、
変調信号と定数Ｆとの合計を求め、その結果をデルタシグマ変調器に出力するように配置された第１の加算器と、
デルタシグマ変調器からの出力と定数Ｐとの合計を求めてデルタシグマ制御信号を提供するように配置された第２の加算器と、を更に有すること、
を特徴とする請求項１乃至５のいずれかに記載の送信器回路手段。 - 前記変調相関回路手段が、更に、
位相誤差信号を受け取り、前記信号を微分することで位相ロックループ内の残留変調に応じた周波数偏差信号を提供するように配置された微分器と、
前記ベースバンド変調ソースから変調信号を受け取り、前記変調信号をフィルタ処理していかなる低周波数成分も取り除くように配置されたハイパスフィルタと、
前記周波数偏差信号と前記フィルタ処理後変調信号とを受け取り、マスタ制御信号を出力するように配置された相関器と、
前記マスタ制御信号を受け取り、少なくとも、これに応じた前記変調訂正信号を生成するように配置された制御信号生成手段と、を有すること、
を特徴とする請求項１乃至６のいずれかに記載の送信器回路手段。 - 前記制御信号生成手段は、また、前記マスタ制御信号に応じた前記チャージポンプ訂正信号を生成すること、
を特徴とする請求項７に記載の送信器回路手段。 - 前記変調相関回路手段は、更に、
前記ベースバンド変調ソースからの前記変調信号出力に対し、前記ハイパスフィルタへの導入に先立って、１ビットの遅延を与えるように配置された遅延手段と、
前記相関器と前記制御信号生成手段との間に配置されたスイッチ手段であって、更に、前記ベースバンド変調ソースからの反転信号出力に応じて動作するように配置された前記スイッチ手段と、を有し、
前記スイッチ手段は、前記反転信号が１ビットの反復の発生を示す場合に開き、前記反転信号が１ビットの反転の発生を示す場合に閉じること、
を特徴とする請求項７又は８に記載の送信器回路手段。 - 前記変調相関回路手段は、更に、
前記ベースバンド変調ソース手段からの前記変調信号出力に対し、前記ハイパスフィルタへの導入に先立って、１ビットの遅延を与えるように配置された遅延手段と、
前記位相検知器手段と前記微分器との間に配置された第１のスイッチ手段と、そして、
前記遅延手段の出力と前記ハイパスフィルタの入力との間に配置された第２のスイッチ手段と、を有し、
前記第１のスイッチ手段及び前記第２のスイッチ手段は、更に、前記ベースバンド変調ソースからの反転信号出力に応じて動作するように配置され、前記第１のスイッチ手段及び前記第２のスイッチ手段は、前記反転信号が１ビットの反復の発生を示す場合に開き、前記反転信号が１ビットの反転の発生を示す場合に閉じること、
を特徴とする請求項７又は８に記載の送信器回路手段。 - 前記変調相関回路手段は、更に、
前記微分器の出力と前記相関器の入力との間で、前記周波数偏差信号をローパスフィルタ処理するように配置された第２のローパスフィルタを有すること、
を特徴とする請求項７乃至1０のいずれかに記載の送信器回路手段。 - 前記変調相関手段は、更に、
前記制御信号生成手段への入力の所で、前記マスタ制御信号をローパスフィルタ処理するように配置された第２のローパスフィルタを有すること、
を特徴とする請求項７乃至１１のいずれかに記載の送信器回路手段。 - 前記制御信号生成手段は、
マスタ制御信号を基準値ａと比較して、前記マスタ制御信号が（＋ａ）よりも大きい場合に第１の結果信号を出力するように配置された第１の比較器と、
マスタ制御信号を前記基準値ａと比較して、前記マスタ制御信号が（−ａ）よりも小さい場合に第２の結果信号を出力するように配置された第２の比較器と、 前記第１の結果信号に応じてデクリメントされ、前記第２の結果信号に応じてインクリメントされるように配置されたカウンタと、そして、
前記カウンタの値のアナログ信号表現を生成するデジタルアナログ変換器（ＤＡＣ）と、を有し、
前記変調訂正信号は前記ＤＡＣのアナログ出力から引き出されること、
を特徴とする請求項７乃至１２のいずれかに記載の送信器回路手段。 - 前記チャージポンプ訂正信号は前記ＤＡＣの出力から引き出されること、
を特徴とする請求項１３に記載の送信器回路手段。 - 前記ハイパスフィルタ、前記ローパスフィルタ、そして前記第２のローパスフィルタは、それぞれが、デジタル式、アナログ式、又は切り替え型のキャパシタフイルタのうちいずれか１つであること、
を特徴とする請求項７乃至１４のいずれかに記載の送信器回路手段。 - 前記送信回路手段は位相変調後出力を提供すること、
を特徴とする請求項１乃至１５のいずれかに記載の送信器回路手段。 - 位相検知器手段と加算手段と直列に配置された電圧制御発振器、そして、電圧制御発振器ヘの出力を位相検知器の入力にフィードバックするように配置された制御可能分周器、を有する位相ロックループにおいて、変調後ＲＦ出力信号を生成する方法であって、
当該方法は、送信対象の情報に対応した変調信号を生成するステップを有し、その特徴として、
デルタシグマ変調器において変調信号からデルタシグマ制御信号を生成するステップと、
変調信号を加算手段に入力して電圧制御発振器に変調を行わせて、前記発振器の出力としての変調後ＲＦ出力信号を作らせるステップと、
デルタシグマ制御信号を制御可能分周器に入力することで、これの分周比を制御するステップと、
制御可能分周器において、変調後ＲＦ出力信号を分周器の分周比に従って分周するステップと、
位相ロックループ内の残留変調を変調信号と相関させ、相関させた結果は変調訂正信号を発生させるのに用いられる、という相関ステップと、そして、
加算手段に入力された変調信号を変調訂正信号に応じてスケーリングするステップと、を更に有し、
前記分周するステップによって、実質的に、位相検知器への入力におけるＲＦ出力信号から変調が取り除かれること、
を特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9922469.3 | 1999-09-22 | ||
| GB9922469A GB2354649A (en) | 1999-09-22 | 1999-09-22 | Method and apparatus for generating a modulated radio frequency output signal |
| PCT/GB2000/003619 WO2001022674A1 (en) | 1999-09-22 | 2000-09-21 | Radio transmitter architecture comprising a pll and a delta-sigma modulator |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003510899A JP2003510899A (ja) | 2003-03-18 |
| JP2003510899A5 JP2003510899A5 (ja) | 2011-05-06 |
| JP4808882B2 true JP4808882B2 (ja) | 2011-11-02 |
Family
ID=10861422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001525914A Expired - Fee Related JP4808882B2 (ja) | 1999-09-22 | 2000-09-21 | Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7120396B2 (ja) |
| JP (1) | JP4808882B2 (ja) |
| CN (1) | CN1190931C (ja) |
| AU (1) | AU7302900A (ja) |
| DE (1) | DE10085085T1 (ja) |
| GB (2) | GB2354649A (ja) |
| WO (1) | WO2001022674A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650711B1 (en) * | 2000-06-02 | 2003-11-18 | Tropian, Inc. | Quadrature modulation with reduced phase-error distortion |
| US6975687B2 (en) * | 2000-06-16 | 2005-12-13 | Hughes Electronics Corporation | Linearized offset QPSK modulation utilizing a sigma-delta based frequency modulator |
| DE10100555B4 (de) * | 2001-01-09 | 2004-05-27 | Texas Instruments Deutschland Gmbh | Schaltungsanordnung zur Erzeugung eines phasenstarren frequenzmodulierbaren Trägerfrequenzsignals |
| US6734749B2 (en) | 2001-05-29 | 2004-05-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Direct modulated phase-locked loop |
| DE10127612A1 (de) * | 2001-06-07 | 2003-01-02 | Infineon Technologies Ag | Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung |
| EP1289150A1 (en) * | 2001-08-24 | 2003-03-05 | STMicroelectronics S.r.l. | A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor |
| DE10207544A1 (de) * | 2002-02-22 | 2003-09-18 | Infineon Technologies Ag | Verfahren zum Abgleichen eines Zwei-Punkt-Modulators und Zwei-Punkt-Modulator mit einer Abgleichvorrichtung |
| GB2394372B (en) * | 2002-10-19 | 2004-08-25 | Motorola Inc | Frequency generation in a wireless communication unit |
| DE10330822A1 (de) * | 2003-07-08 | 2005-02-10 | Infineon Technologies Ag | Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung |
| US7352249B2 (en) * | 2003-10-03 | 2008-04-01 | Analog Devices, Inc. | Phase-locked loop bandwidth calibration circuit and method thereof |
| JP4410128B2 (ja) * | 2004-03-12 | 2010-02-03 | パナソニック株式会社 | 周波数変調装置及びポーラ変調送信装置 |
| US7706495B2 (en) | 2004-03-12 | 2010-04-27 | Panasonic Corporation | Two-point frequency modulation apparatus |
| JP4155406B2 (ja) * | 2004-04-01 | 2008-09-24 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザ、及び、無線通信装置 |
| US20050266805A1 (en) * | 2004-05-28 | 2005-12-01 | Jensen Henrik T | Digital delta sigma modulator and applications thereof |
| US7443261B2 (en) | 2004-12-24 | 2008-10-28 | Matsushita Electric Industrial Co., Ltd. | Phase modulating apparatus, communication device, mobile wireless unit, and phase modulating method |
| CN100583861C (zh) * | 2005-04-27 | 2010-01-20 | 松下电器产业株式会社 | 双点调制型相位调制装置、双极调制发送装置、无线发送装置以及无线通信装置 |
| DE102005032060A1 (de) * | 2005-07-08 | 2007-01-18 | Infineon Technologies Ag | Sendeanordnung, Sende-Empfänger mit der Sendeanordnung und Verfahren zur Signalverarbeitung |
| KR100935793B1 (ko) * | 2005-08-19 | 2010-01-06 | 후지쯔 가부시끼가이샤 | Ｄｃ 오프셋 보정 장치 및 그 방법 |
| US7826811B2 (en) | 2005-11-10 | 2010-11-02 | Panasonic Corporation | Phase modulation apparatus and wireless communication apparatus |
| US7672645B2 (en) | 2006-06-15 | 2010-03-02 | Bitwave Semiconductor, Inc. | Programmable transmitter architecture for non-constant and constant envelope modulation |
| US7522005B1 (en) * | 2006-07-28 | 2009-04-21 | Sequoia Communications | KFM frequency tracking system using an analog correlator |
| US7822392B2 (en) * | 2006-11-13 | 2010-10-26 | Panasonic Corporation | Frequency modulation circuit, transmission circuit and communication device |
| US7649428B2 (en) * | 2007-03-13 | 2010-01-19 | Pine Valley Investments, Inc. | Method and system for generating noise in a frequency synthesizer |
| US20080258942A1 (en) * | 2007-04-23 | 2008-10-23 | Infineon Technologies Ag | Sigma-delta multiplier, phase-locked loop with extended tuning range and methods for generating rf signals |
| ES2608055T3 (es) | 2008-08-20 | 2017-04-05 | Qualcomm Incorporated | Modulación MUROS que usa combinaciones lineales de banda base con conformación lineal de pulsos Gaussianos para dos usuarios en una ranura temporal usada por estaciones remotas con DARP y sin DARP |
| WO2010021635A1 (en) * | 2008-08-20 | 2010-02-25 | Qualcomm Incorporated | Power control method for a geran system to increase geran network capacity |
| US7868672B2 (en) * | 2008-12-09 | 2011-01-11 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation and adaptive delay matching |
| DE102009000569A1 (de) * | 2009-02-03 | 2010-08-05 | Biotronik Crm Patent Ag | Sendemodul |
| US20100199406A1 (en) | 2009-02-06 | 2010-08-12 | Nike, Inc. | Thermoplastic Non-Woven Textile Elements |
| US8076960B2 (en) * | 2009-04-29 | 2011-12-13 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter |
| US8442466B2 (en) * | 2009-06-26 | 2013-05-14 | Qualcomm Incorporated | FM transmitter with a delta-sigma modulator and a phase-locked loop |
| US8339165B2 (en) | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
| US8446191B2 (en) * | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
| US8554159B2 (en) * | 2010-04-09 | 2013-10-08 | Intel Mobile Communications GmbH | Direct FM/PM modulation |
| TWI465080B (zh) * | 2011-03-04 | 2014-12-11 | Univ Nat Sun Yat Sen | 具有抗干擾之雙點調制直接轉頻發射機 |
| US8767876B2 (en) | 2011-12-31 | 2014-07-01 | St-Ericsson Sa | Filter offset compensation |
| DE102013110823A1 (de) * | 2013-09-30 | 2015-04-02 | Intel IP Corporation | Phasenregelschaltkreis, Verfahren zum Erzeugen eines Auswertungssignals, ein Gerät zum Erzeugen eines Auswertungssignals und eine elektronische Vorrichtung |
| CN105099440B (zh) * | 2014-05-22 | 2018-03-20 | 北京大学深圳研究生院 | 一种基于锁相环的收发机及通信方法 |
| US8942315B1 (en) | 2014-05-29 | 2015-01-27 | Cypress Semiconductor Corporation | Systems, methods, and devices for frequency calibration of transmitters |
| US9634877B2 (en) * | 2015-07-01 | 2017-04-25 | Sunrise Micro Devices, Inc. | Trim for dual-port frequency modulation |
| CN111245472B (zh) * | 2020-04-26 | 2020-08-04 | 杭州城芯科技有限公司 | 射频收发芯片、针对射频收发芯片的同步***及方法 |
| CN111510119B (zh) * | 2020-04-30 | 2023-10-27 | 矽力杰半导体技术(杭州)有限公司 | 频率调制电路以及应用其的发射机 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2233844A (en) * | 1989-07-08 | 1991-01-16 | Plessey Co Plc | A frequency synthesiser |
| JPH09508770A (ja) * | 1994-02-11 | 1997-09-02 | トムソン−セーエスエフ | 位相同期ループを備えた周波数合成器による連続位相変調装置 |
| US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2238434B (en) * | 1989-11-22 | 1994-03-16 | Stc Plc | Frequency synthesiser |
| US5337024A (en) * | 1993-06-22 | 1994-08-09 | Rockwell International Corporation | Phase locked loop frequency modulator using fractional division |
| US6920182B2 (en) * | 2001-01-09 | 2005-07-19 | Microtune (Texas), L.P. | Delta-sigma modulator system and method |
| US20030157905A1 (en) * | 2002-02-18 | 2003-08-21 | Matsushita Electric Industrial Co., Ltd. | Transmitter and associated method for reducing the adjacent channel power during wireless communications |
| US7230996B2 (en) * | 2002-06-13 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Transmitting circuit device and wireless communications device |
| US6784817B2 (en) * | 2002-06-13 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Data generating method, data generator, and transmitter using the same |
| US6809669B1 (en) * | 2004-01-13 | 2004-10-26 | Northrop Grumman Corporation | Selective noise generator |
-
1999
- 1999-09-22 GB GB9922469A patent/GB2354649A/en not_active Withdrawn
-
2000
- 2000-09-21 WO PCT/GB2000/003619 patent/WO2001022674A1/en active Application Filing
- 2000-09-21 JP JP2001525914A patent/JP4808882B2/ja not_active Expired - Fee Related
- 2000-09-21 CN CNB00814432XA patent/CN1190931C/zh not_active Expired - Fee Related
- 2000-09-21 GB GB0209129A patent/GB2371930B/en not_active Expired - Fee Related
- 2000-09-21 AU AU73029/00A patent/AU7302900A/en not_active Abandoned
- 2000-09-21 DE DE10085085T patent/DE10085085T1/de not_active Withdrawn
-
2003
- 2003-09-17 US US10/664,164 patent/US7120396B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2233844A (en) * | 1989-07-08 | 1991-01-16 | Plessey Co Plc | A frequency synthesiser |
| JPH09508770A (ja) * | 1994-02-11 | 1997-09-02 | トムソン−セーエスエフ | 位相同期ループを備えた周波数合成器による連続位相変調装置 |
| US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
Also Published As
| Publication number | Publication date |
|---|---|
| US7120396B2 (en) | 2006-10-10 |
| WO2001022674A1 (en) | 2001-03-29 |
| CN1387717A (zh) | 2002-12-25 |
| GB9922469D0 (en) | 1999-11-24 |
| GB2371930B (en) | 2004-02-25 |
| GB0209129D0 (en) | 2002-05-29 |
| JP2003510899A (ja) | 2003-03-18 |
| US20040196924A1 (en) | 2004-10-07 |
| DE10085085T1 (de) | 2003-04-03 |
| GB2371930A (en) | 2002-08-07 |
| GB2354649A (en) | 2001-03-28 |
| CN1190931C (zh) | 2005-02-23 |
| AU7302900A (en) | 2001-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4808882B2 (ja) | Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構 | |
| US7352249B2 (en) | Phase-locked loop bandwidth calibration circuit and method thereof | |
| KR101859293B1 (ko) | 2-포인트 fsk 변조를 사용하는 주파수 합성기를 캘리브레이션하는 방법 | |
| CA2281522C (en) | Delta-sigma based two-point angle modulation scheme | |
| US7324789B2 (en) | PLL frequency synthesizer architecture for low phase noise and reference spurs | |
| EP1048110B1 (en) | A post-filtered sigma-delta for controlling a phase locked loop modulator | |
| US7535311B2 (en) | Direct wideband modulation of a frequency synthesizer | |
| US7391839B2 (en) | Accumulator based phase locked loop | |
| US7755443B2 (en) | Delay-based modulation of RF communications signals | |
| US8190111B2 (en) | Two-point polar modulator and method for generating a polar-modulated signal based on amplitude information and phase information | |
| US8154329B2 (en) | Device and method for phase compensation | |
| US7109816B2 (en) | Dual port modulator comprising a frequency synthesiser | |
| WO2004021558A2 (en) | Method of modulation gain calibration and system thereof | |
| WO1996023366A1 (en) | A method and circuit for creating a modulated signal in a transceiver | |
| JP4027429B2 (ja) | 周波数変調器ならびに周波数変調器を内蔵した送信機および送受信機 | |
| US6993300B2 (en) | Accurate gain direct modulation (KMOD) using a dual-loop PLL | |
| US20050093584A1 (en) | Fast-hopping frequency synthesizer | |
| US20050237121A1 (en) | Apparatus | |
| EP1428335A1 (en) | Generation of a phase locked loop output signal having reduced spurious spectral components | |
| US11356106B2 (en) | Phase locked loop and electronic device including the same | |
| Huff et al. | A fully-integrated Bluetooth synthesizer using digital pre-distortion for PLL-based GFSK modulation | |
| RU2765273C1 (ru) | Цифровой формирователь частотно-модулированных сигналов с низким уровнем искажений | |
| JP4002073B2 (ja) | Ｆｍ変調装置及びｆｍ変調装置の周波数制御方法 | |
| RU2280945C1 (ru) | Синтезатор частот с частотной или фазовой модуляцией |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060130 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060214 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110119 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110221 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20110314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |