JP2007317838A - 回路装置および表面実装コイル - Google Patents

回路装置および表面実装コイル Download PDF

Info

Publication number
JP2007317838A
JP2007317838A JP2006145195A JP2006145195A JP2007317838A JP 2007317838 A JP2007317838 A JP 2007317838A JP 2006145195 A JP2006145195 A JP 2006145195A JP 2006145195 A JP2006145195 A JP 2006145195A JP 2007317838 A JP2007317838 A JP 2007317838A
Authority
JP
Japan
Prior art keywords
coil
wiring
circuit device
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006145195A
Other languages
English (en)
Inventor
Toshiyuki Iimura
敏之 飯村
Kazunari Osumi
一成 大角
Yukinao Sakuma
幸直 佐久間
Junichi Ichihashi
純一 市橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006145195A priority Critical patent/JP2007317838A/ja
Publication of JP2007317838A publication Critical patent/JP2007317838A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】品質の安定化及び小型化が成された回路装置および表面実装コイルを提供する。
【解決手段】本発明の回路装置10Aは多層の配線層を有し、C字状にパターニングした配線層から成るコイル配線部によりコイルの巻線を形成している。即ち、配線基板11の一部分に、第1配線層13等から成るコイル部12が形成される。コイル配線部同士の間には、厚みが数50μm〜200μm程度の絶縁層が位置している。従って、コイル配線部同士の厚み方向の相対的な位置は、絶縁層により固定されており移動しない。このことから、コイル配線部から成るコイル部12は、コイルの巻線に相当するコイル配線部が移動しないことによりコイルとしての性能が安定している。
【選択図】図1

Description

本発明は基板にコイルが組み込まれた回路装置および、薄型の表面実装型コイルに関する。
図7を参照して、従来の回路装置100の構成を説明する。図7(A)は回路装置100の断面図であり、図7(B)は基板に実装されるコイル105の斜視図である。
図7(A)を参照して、従来型の回路装置100は、基板101と、基板101の表面にパターニングされた導電パターン102と、導電パターン102に接続された半導体素子103等の回路素子とから成る。
基板101としては、表面に組み込まれる電気回路を機械的に支持可能な材料から成り、例えば、ガラスエポキシ等の樹脂材料、セラミック、金属基板等が採用される。また、基板101の上面に於いて導電パターン102と電気的に接続される回路素子としては、図示のように、半導体素子103、チップ素子104、コイル105等が採用される。放熱性に優れた材料から成る基板101の上面に、導電パターン102および回路素子から成る電気回路を組み込むことにより、この電気回路の駆動に伴い発生する熱を、基板101を介して外部に良好に放熱させることができる(例えば、特許文献1を参照)。この様な構成を有する回路装置100の応用分野の1つとして、例えば、オーディオ用のアンプモジュールがある。
図7(B)を参照して、基板101の上面に実装される回路素子の1つであるコイル105の構成を説明する。コイル105は、プラスチップ等の絶縁性の材料から成る筐体107の内部に導線106が収納されている。ここで、導電106は、線形が0.5mm程度の銅細線が縦方向に略円形に巻かれて形成されている。また、コイル105の底面には2つの電極が設けられていおり、この電極を介してコイル105は表面実装が可能と成っている。また、導線106の内部にはフェライト等から成る磁芯体が収納されても良い。更に、筐体107を磁性体から構成しても良い。
特開2000−12987号公報(第4頁、第1図)
しかしながら、上述したコイル105では、螺旋状に巻かれた導線106の位置が固定されていなかった。このことから、使用状況下に於いてコイル105に衝撃が作用すると、導線106が部分的に変形して、その巻き方にバラツキが生じ、コイル105の特性が劣化してしまう問題があった。
更に、コイル105の大きさは、例えば1つの辺の長さが1cm程度の立方体であり、基板101の上面に実装される他の回路素子と比較すると大型であった。従って、コイル105を基板101に実装される回路素子として採用することにより、回路装置100が大型化してしまう問題があった。
更にまた、述したような回路装置100では、基板101に実装されたコイル105から発生するノイズが大きい問題があった。具体的には、樹脂等から成る基板101の表面に直にコイル105が実装されると、コイル105から発生する電磁波(ノイズ)は遮蔽されずに、外部に漏出していた。従って、このノイズが、基板101に実装された他の電子機器の機能低下や誤作動を誘発していた。更に、コイル105から発生するノイズは極めて大きいため、コイル105が内蔵されたセットからこのノイズが外部に漏出して、他のセットにまで悪影響を及ぼす恐れがあった。
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、品質の安定化及び小型化が成された回路装置および表面実装コイルを提供することにある。
本発明の回路装置は、絶縁層を介して積層された多層の配線層が内蔵された配線基板を具備する回路装置に於いて、前記配線層の一部から成るコイル配線部を少なくとも2つ以上の前記配線層に設け、前記絶縁層を貫通して電気的に接続された前記コイル配線部によりコイルの巻線を構成することを特徴とする。
更に、本発明の回路装置では、前記コイル配線部の内側の前記配線基板に、磁芯体を配置することを特徴とする。
更に、本発明の回路装置では、前記配線層の一部から成り、前記コイル配線部に重畳して設けたシールドパターンを具備することを特徴とする。
更に、本発明の回路装置では、前記シールドパターンを固定電位と接続することを特徴とする。
更に、本発明の回路装置では、最上層の前記配線層または/および最下層の前記配線層に前記シールドパターンを設けることを特徴とする。
更に、本発明の回路装置では、前記配線層は、金属から成る回路基板の表面に形成されることを特徴とする。
本発明の表面実装コイルは、厚み方向に離間して積層された複数のコイル配線部と、前記コイル配線部を互いに電気的に接続する接続部と、前記コイル配線部および前記接続部を一体に被覆する封止体と、前記コイル配線部と接続されて前記封止体の主面に設けた接続電極とを具備することを特徴とする。
更に、本発明の表面実装コイルでは、前記コイル配線部の内側の前記封止体を厚み方向に部分的に除去して孔部を設け、前記孔部に磁芯体を配置することを特徴とする。
本発明の回路装置に依れば、配線基板に多層に形成される配線層の一部を用いてコイルの巻線となるコイル配線部を構成している。従って、配線基板に構成される配線層同士の位置精度で、コイルの巻線を構成することができ、コイルの品質を向上させることができる。更に、基板内部でコイル配線部の位置は固定されているので、外部から衝撃等が加わってもコイルの特性は変化しない。
更に、本発明の回路装置に依れば、コイルの巻線であるコイル配線部が配線基板に収納されるので、コイルの実装により回路装置が大型化していた上述の問題を解決することができる。
更に、本発明の表面実装コイルに依れば、コイルの巻線を構成する多層のコイル配線部が接続部により互いに接続され、封止体により一体に封止されている。このことにより、コイル配線部同士の位置は封止体により固定されているので、使用状況下に於いてもコイル配線部同士の相対的な位置は変動しない。従って、品質が向上されたコイルが提供される。
図1を参照して、本形態の回路装置10Aの構成を説明する。図1(A)は回路装置10Aの斜視図であり、図1(B)はその断面図であり、図1(C)は配線基板11の各配線層を示す斜視図である。
図1(A)および図1(B)を参照して、本発明の回路装置10Aは多層の配線層を有し、この配線層の一部が、C字状にパターニングされたコイル配線部と成っている。即ち、配線基板11の一部分に、第1配線層13等から成るコイル部12が形成される。
図1(B)を参照して、配線基板11には4層の配線層が構成され、上層から、第1配線層13、第2配線層14、第3配線層15、第4配線層16が形成されている。これらの配線層の幅は、例えば20μm〜100μm程度に微細に形成可能であり、1つの層に含まれるパターン同士が離間する距離は50μm〜100μm程度まで短くすることができる。また、各配線層の厚みは例えば50μm〜100μm程度である。ここで、各配線層の材料としては、銅、鉄、アルミニウムまたはこれらの金属を含む合金が採用される。また、各配線層は、ガラスエポキシ樹脂等の樹脂材料やセラミックから成る絶縁層37を介して積層されている。ここで、絶縁層37の厚みは、例えば50μm〜200μm程度である。
本形態では、各配線層をC字状にパターニングしてコイル配線部17等を形成している。コイル配線部とは、コイルの巻線の一部として機能している配線層である。ここでは、コイル配線部は、平面的にアルファベットの「C」の形状を呈する配線であり、換言すると環状に形成された配線を部分的に切除した形状である。また、コイル配線部の平面的形状は、略円形状、楕円形状、四角形等の多角形形状でも良い。コイル配線部の径は、1mm〜5cm程度の範囲で、要求されるコイルの容量に従う。また、コイル配線部を構成する配線の太さは、例えば数十μm〜数mmの範囲で、通過する電流の大きさによる。
本形態では、多層に形成された配線層の各々に、コイル配線部が設けられている。具体的には、上述した第1配線層13、第2配線層14、第3配線層15、第4配線層16の各々に、コイル配線部17、18、19、20が形成されている。各コイル配線部は、絶縁層37を貫通する導電材料から成る接続部により接続される。
上述したコイル配線部同士の間には、厚みが数50μm〜200μm程度の絶縁層が位置している。従って、コイル配線部同士の厚み方向の相対的な位置は、絶縁層により固定されており移動しない。このことから、コイル配線部を含むコイル部12は、コイルの巻線に相当するコイル配線部が移動しないことによりコイルとしての性能が安定している。
更に、本形態は、コイル部12は配線基板11の厚み部分に収納されているおり、配線基板11の厚み方向に突出しない。従って、コイルが含まれる回路装置10Aを薄型にすることができる。
図1(C)を参照して、各層のコイル配線部同士は、絶縁層37を貫通する接続部を介して接続される。この図では、コイル配線部の形状を説明するために、第1配線層13、第2配線層14、第3配線層15および第4配線層16を厚み方向に離間させて表示している。具体的には、最上層のコイル配線部17とその下のコイル配線部18は、接続部21により接続されている。また、コイル配線部18とその下のコイル配線部19は、接続部22を介して接続される。更に、コイル配線部19と最下層のコイル配線部20は、接続部23を介して接続される。図では、コイル部12に流れる電流の流れを矢印にて示し、このように電流が流れることで磁界が発生して、コイル部12はコイルとして機能する。
上記した実施の形態では、4層の配線層の各々にコイル配線部が形成され4重に巻かれたコイル部12が形成されたが、配線層の数は任意であり、3層以下でも良いし5層以上でも良い。更に、多層に積層される配線層の全てにコイル配線部が形成される必要はなく、少なくとも2層以上の配線層に、コイルを構成するコイル配線部が形成されればよい。
また、ここでは示されていないが、配線基板11の上面にはコイル部12の他にも回路素子が実装されても良い。例えば、LSIやトランジスタ等の能動素子や、コンデンサや抵抗等の他の受動素子が配線基板11の上面に実装されても良い。
更に、コイル部12を囲むように環状の磁性体を配置しても良い。この環状の磁性体は、フェライト等から成り、配線基板11の厚み部分に収納されても良いし、配線基板11の上面に配置されても良い。このように環状の磁性体を配置することで、コイル部12のインダクタンスを更に大きくすることができる。
図2を参照して、次に、他の形態の回路装置10Bの構成を説明する。図2(A)は回路装置10Bの斜視図であり、図2(B)はその断面図である。
図2(A)及び図2(B)を参照して、回路装置10Bの基本的な構成は上述した回路装置10Aと同様であり、相違点は磁芯体24が採用された点にある。ここでは、コイル部12の中心部付近に孔部26が設けられ、この孔部26に磁芯体24が挿入されている。磁芯体24は、コイル部12のインダクタンスを大きくする作用がある。従って、同じインダクタンスのコイル部12が形成されたら、磁芯体24を採用することによりコイル部12を小型化できる。また、コイル部12の大きさが同じであれば、磁芯体24を採用することにより、インダクタンスを大きくすることができる。
孔部26は、コイル部12の内部の配線基板11を部分的に削除して設けた部位である。図2(B)を参照すると、孔部26は配線基板11を貫通して設けられている。ここで、孔部26は必ずしも配線基板11を貫通して設けられる必要はなく、磁芯体24が収納可能な凹形状であれば良い。
磁芯体24は、フェライト等の透磁率の大きな材料から成り、孔部26に収納されている。孔部26の形状は、図示のように円筒形状でも良いし角柱形状でも良い。また、磁芯体24の上端部付近は、部分的に孔部26よりも径が大きく形成されている。このことにより、配線基板11を貫通する孔部26に磁芯体24を挿入すると、幅広の磁芯体24の上端部が配線基板11の上面に当接するので、磁芯体24の離脱を防止することができる。また、エポキシ樹脂等の絶縁性接着材を用いて、磁芯体24は配線基板11に接着される。
図3を参照して、更なる他の形態の回路装置の構成を説明する。図3(A)および図3(B)は、各々が回路装置10C、10Dの断面図である。
図3(A)に示された回路装置10Cの基本的な構成は、上述した回路装置10Aと同様であり、相違点はシールドパターン25を設けた点にある。具体的には、配線基板11には、第1配線層13〜第3配線層15の各々に、コイル配線部17〜19が設けられている。そして、最下層の第4配線層16にはコイル配線部が設けられず、コイル部12に対応する箇所の第4配線層16は、シールドパターン25が形成されている。ここで、シールドパターン25とは、コイル部12が形成される箇所に設けられたパターニングされていないベタの配線層であり、コイル部12から発生する磁気の外部への漏洩を低減させる機能を有する。ここで、シールドパターン25を固定電位(例えば接地電位や電源電位)に接続すると、シールドパターン25の機能を向上させることができる。
ここで、シールドパターン25は必ずしも最下層の第4配線層16に設けられる必要はなく、コイル部12の最上層の第1配線層13に設けられても良いし、第2配線層14等の中間層に設けられても良い。更には、コイル部12に対応して、第1配線層13と第4配線層16の両方にシールドパターン25を設けても良い。
図3(B)に示された回路装置10Dの基本的な構成は、上述した回路装置10Bと同様であり、相違点はシールドパターン25を設けた点にある。ここでは、配線基板11の厚み方向の途中まで孔部26が形成され、この孔部26に磁芯体24が収納されている。更に、コイル部12が設けられた箇所には、第4配線層16から成るシールドパターン25が設けられている。
図4を参照して、上述したコイル部12の構造が適用された混成集積回路装置30の構成を説明する。図4(A)は混成集積回路装置30の外観を示す斜視図であり、図4(B)は図4(A)に於けるX−X’線に於ける断面図であり、図4(C)は拡大された断面図である。
図4(A)および図4(B)を参照して、混成集積回路装置30は、表面に絶縁層32が設けられた回路基板31と、絶縁層32の上面にパターニングされた配線層33と、配線層33に電気的に接続された回路素子35と、配線層33から成るパッドに接続されて外部との入出力端子として機能するリード36と、回路基板31の上面、側面および下面を被覆する封止樹脂34とを具備する。更に、多層に積層された配線層33から成るコイル部12が回路基板31の上面に形成されている。
回路基板31の材料としては、アルミ、銅、合金等が採用され、アルミからなる金属基板が採用されたら、その両面はアルマイト処理される。絶縁層32は、回路基板31の上面全域に形成されており、配線層33と回路基板31とを絶縁させる働きを有する。また、回路素子から発せられる熱を積極的に回路基板31に伝達させるために、絶縁層32はアルミナ等の無機フィラーが高充填された樹脂から成る。
配線層33は、絶縁層を介して積層された多層の配線層であり、例えば4層の配線層から成る。ここでは、配線層33は、回路素子35同士を接続して所定の電気回路を構成すると共に、コイル部12にてコイルとして機能している。
回路素子35は、最上層に位置する配線層33の所定の箇所に、半田や導電ペースト等の接合材を介して実装される。回路素子35としては、受動素子、能動素子または回路装置等を全般的に採用することができる。受動素子としては、抵抗、コンデンサ、コイル等が採用され、能動素子としては、トランジスタ、ダイオード、IC、LSI等が採用される。また、樹脂パッケージされたICが回路素子として固着されても良い。
リード36は、半田等の接合材を介して配線層33より成るパッドに固着されており、外部との電気的入力・出力を行う接続手段としての働きを有する。また、封止樹脂34は回路基板31の表面に形成された配線層33及び回路素子35を被覆している。
図4(C)を参照して、回路基板31の上面には、第1配線層13〜第4配線層16の一部によりコイル部12が構成されている。具体的には、上述した回路装置10A等を同様に、コイル配線部17、18、19、20を巻線として用いたコイルが構成されている。コイル部12を回路基板31の上面に組み込むことにより、回路素子35としてコイルを実装させる必要が無くなるので、部品点数を削減でき、装置全体を薄型化することもできる。更に、最上層の第1配線層13にコイル配線部を設けずに、通常の配線状の第1配線層13をコイル部12に形成しても良い。更には、コイル部12の領域に第1配線層13から成るパッドを設けてこのパッドに回路素子を実装しても良い。
回路基板31は、アルミニウム等の金属材料から成るので、コイル部12から発生した磁界の外部への広がりは回路基板31により遮断される。更に、回路基板31を、絶縁層32を貫通して配線層と電気的に接続して、固定電位(接地電位や電源電位)等に接続すると、上記した遮断の効果を更に大きくすることができる。
ここで、回路装置10A〜10Dに示した全てのコイル部12の構成を混成集積回路装置30に適用させることもできる。即ち、図2に示した磁芯体24を、コイル部12に適用させても良い。更に、図3に示したように、コイル部12に位置する配線層の一部をシールドパターンとしても良い。
図5を参照して、次に、本形態の表面実装コイル40の構成を説明する。図5(A)は表面実装コイル40が実装される状態を示す斜視図であり、図5(B)は表面実装コイル40の断面図であり、図5(C)は表面実装コイルの構造を更に詳細に示す斜視図である。
図5(A)を参照して、表面実装コイル40は、コイルの巻線を構成する配線が一体に封止体41により封止された構成と成っている。また、封止体41の中央部付近には、封止体を厚み方向に除去して設けた孔部43が形成されており、この孔部43には磁芯体42が収納されている。ここで、磁芯体42を排除して表面実装コイル40が構成されても良い。
また、封止体41の平面的形状は円形以外でも良く、例えば四角形等の多角形でも良い。封止体41の直径は例えば5mm〜5cm程度であり、厚みは1mm〜5mm程度である。更に、封止体41の材料は、ガラスエポキシ樹脂等の樹脂を主材料としたものでも良いし、セラミック等でも良い。
図5(A)を参照して、上記構成の表面実装コイル40は、半田等の導電性接着材を介して配線基板60の表面に面実装される。ここでは、配線基板60の表面には配線層61から成る2つのパッド62、パッド63が形成され、表面実装コイル40の裏面に位置する不図示の電極は、このパッドに接続される。
図5(B)および図5(C)を参照して、封止体41の内部には、配線層から成る3層のコイル配線部44、45、46が形成されている。コイル配線部44等の大きさは、図1等を参照して上述したものと同様でよい。
各コイル配線部同士は、導電材料から成る接続部を介して接続されている。最上層のコイル配線部44は、接続部47を介してコイル配線部45と接続される。また、コイル配線部45は、接続部48を介してコイル配線部46と接続される。更に、コイル配線部46は接続部49を介して最下層の配線層である接続電極52と接続される。更に、最上層のコイル配線部44と最下層の接続電極51とは、封止体41を厚み方向に貫通する接続部50により接続される。図5(C)では、接続電極51から流れ込む電流の流れを、太線の矢印にて示している。
本形態の表面実装コイル40では、各コイル配線部は、樹脂材料から成る封止体41に埋め込まれて相対的な位置が固定されている。従って、使用状況下に於いてもコイル配線部は変形せず、コイルの特性の劣化が抑制されている。更に、表面実装コイル40は、積層された複数のコイル配線部が、樹脂などにより一体に封止されたものであるので、ケース材により巻線が封止された背景技術のチップ型コイルと比較すると、小型化を達成することができる。
上述した構成の表面実装コイルは、樹脂材料やセラミックから成る基板に実装されても良いし、図4に示すような混成集積回路装置30の回路基板31の上面に固着されても良い。更には、図1を参照して、配線基板11のコイル部12の上部に、表面実装コイル40が配置されもよい。この場合は、配線基板11に内蔵されたコイル配線部と、表面実装コイルに内蔵されたコイル配線部により、インダクタンスの大きいコイルを構成することができる。ここで、基板に設けられたコイル部12と表面実装コイルを連続して貫通するように、磁芯体が配置されても良い。
図6を参照して、次に、図1に示した回路装置10A(配線基板11)の製造方法を説明する。図6の各図は、回路装置10Aの製造方法を示す断面図である。
図6(A)を参照して、先ず、第1絶縁層70の上面及び下面を第1導電膜71および第2導電膜72により被覆する。第1絶縁層70は例えば厚みが50μm〜数百μm程度のガラスエポキシ基板から成る。第1導電膜71および第2導電膜72は銅などの金属材料から成り、圧延による方法またはメッキによる方法により第1絶縁層70の両主面を被覆するように形成される。また、第1導電膜71と第2導電膜72とは、所定の箇所で第1絶縁層70を貫通する接続部77を介して接続される。ここで、接続部77は、レーザー等の除去手段を用いて、第1絶縁層70の所定の箇所に貫通孔を設けた後に、この貫通孔にメッキ法等により銅等の導電材料を埋め込むことで形成される。
図6(B)を参照して、次に、第1導電膜71および第2導電膜72を選択的に除去して、第2配線層14および第3配線層15を所定の形状にパターニングする。ウェットエッチングにより本工程を行う場合は、残存予定の第1導電膜71および第2導電膜72を耐エッチングマスク(不図示)により被覆した後に、エッチャントを用いて、マスクから露出する部分の導電膜を除去する。本工程により、所定の形状の第2配線層14および第3配線層15が形成される。ここで、第2配線層14はコイル配線部18を含み、第3配線層15はコイル配線部19を含む。
図6(C)を参照して、次に、絶縁層を介して導電膜を更に積層させる。具体的には、第2配線層14を被覆する第2絶縁層73を介して、第3導電膜75を貼着する。更に、第3配線層15を被覆する第3絶縁層74を介して、第4導電膜76を貼着する。ここで、各導電膜及び絶縁層の詳細は、上述と同様である。更に、第2絶縁層73を貫通して第3導電膜75と第2配線層14とを接続する接続部78が形成される。また、第3絶縁層74を貫通して第4導電膜76と第3配線層15とを接続する接続部79も形成される。
図6(D)を参照して、次に、第3導電膜75および第4導電膜76を選択的にエッチングして、第1配線層13および第4配線層16を形成する。エッチングの詳細は上述と同様でよい。ここで、第1配線層13にはコイル配線部17が含まれ、第4配線層16にはコイル配線部20が含まれる。
上述した工程により図1に示す回路装置10Aが製造される。また、図2に示すような回路装置10B等を構成する場合は、上述した工程に、孔部26を製造する工程、磁芯体24を孔部26に挿入する工程が追加される。また、図5に示す表面実装コイル40を製造する場合は、所定の形状に即して配線基板を打ち抜くことで、封止体41が製造される。
上記した本形態の回路装置や表面実装コイルの適用分野として、D級アンプとローパスフィルタから成るオーディオアンプが考えられる。この種のオーディオアンプは、入力されたデジタル信号を増幅させるD級アンプと、増幅されたデジタル信号からアナログ信号を生成するローパスフィルタから成る。本形態の回路装置や表面実装コイルを用いることにより、D級アンプを構成するスイッチング素子と、ローパスフィルタを構成するコイルを同一の実装基板に実装して回路装置を構成しても、コイルが小型化されているので、コイルを含む回路素子の大型化を抑制することができる。
本発明の回路装置を示す図であり、(A)は斜視図であり、(B)断面図であり、(C)は斜視図である。 本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は断面図である。 本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は断面図である。 本発明の表面実装コイルを示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は斜視図である。 本発明の回路装置の製造方法を示す図であり、(A)から(D)は断面図である。 従来の回路装置を示す図であり、(A)は断面図であり、(B)は斜視図である。
符号の説明
10A、10B、10C 回路装置
11 配線基板
12 コイル部
13 第1配線層
14 第2配線層
15 第3配線層
16 第4配線層
17、18、19、20 コイル配線部
21、22、23 接続部
24 磁芯体
25 シールドパターン
26 孔部
30 混成集積回路装置
31 回路基板
32 絶縁層
33 配線層
34 封止樹脂
35 回路素子
36 リード
37 絶縁層
40 表面実装コイル
41 封止体
42 磁芯体
43 孔部
44、45、46 コイル配線部
47、48、49、50 接続部
51、52 接続電極
60 配線基板
61 配線層
62、63 パッド
70 第1絶縁層
71 第1導電膜
72 第2導電膜
73 第2絶縁層
74 第3絶縁層
75 第3導電膜
76 第4導電膜
77、78、79 接続部

Claims (8)

  1. 絶縁層を介して積層された多層の配線層が内蔵された配線基板を具備する回路装置に於いて、
    前記配線層の一部から成るコイル配線部を少なくとも2つ以上の前記配線層に設け、前記絶縁層を貫通して電気的に接続された前記コイル配線部によりコイルの巻線を構成することを特徴とする回路装置。
  2. 前記コイル配線部の内側の前記配線基板に、磁芯体を配置することを特徴とする請求項1記載の回路装置。
  3. 前記配線層の一部から成り、前記コイル配線部に重畳して設けたシールドパターンを具備することを特徴とする請求項1記載の回路装置。
  4. 前記シールドパターンを固定電位と接続することを特徴とする請求項3記載の回路装置。
  5. 最上層の前記配線層または/および最下層の前記配線層に前記シールドパターンを設けることを特徴とする請求項3記載の回路装置。
  6. 前記配線層は、金属から成る回路基板の表面に形成されることを特徴とする請求項1記載の回路装置。
  7. 厚み方向に離間して積層された複数のコイル配線部と、
    前記コイル配線部を互いに電気的に接続する接続部と、
    前記コイル配線部および前記接続部を一体に被覆する封止体と、
    前記コイル配線部と接続されて前記封止体の主面に設けた接続電極とを具備することを特徴とする表面実装コイル。
  8. 前記コイル配線部の内側の前記封止体を厚み方向に部分的に除去して孔部を設け、
    前記孔部に磁芯体を配置することを特徴とする請求項7記載の表面実装コイル。


JP2006145195A 2006-05-25 2006-05-25 回路装置および表面実装コイル Pending JP2007317838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006145195A JP2007317838A (ja) 2006-05-25 2006-05-25 回路装置および表面実装コイル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145195A JP2007317838A (ja) 2006-05-25 2006-05-25 回路装置および表面実装コイル

Publications (1)

Publication Number Publication Date
JP2007317838A true JP2007317838A (ja) 2007-12-06

Family

ID=38851447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145195A Pending JP2007317838A (ja) 2006-05-25 2006-05-25 回路装置および表面実装コイル

Country Status (1)

Country Link
JP (1) JP2007317838A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147120A1 (ja) * 2009-06-15 2010-12-23 Hosaka Takashi コア付きインダクタ素子およびその製造方法
US8188828B2 (en) 2007-12-26 2012-05-29 Murata Manufacturing Co., Ltd. Multilayer electronic component and electronic component module including the same
JP2013080846A (ja) * 2011-10-04 2013-05-02 Ibiden Co Ltd 配線板及びその製造方法
US9324491B2 (en) 2013-12-06 2016-04-26 Murata Manufacturing Co., Ltd. Inductor device and electronic apparatus
CN105723477A (zh) * 2013-11-13 2016-06-29 高通股份有限公司 基板中的螺线管电感器
US20190364662A1 (en) * 2018-05-22 2019-11-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR20200106247A (ko) * 2019-03-04 2020-09-14 주식회사 심텍 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置
US11469027B2 (en) 2015-02-18 2022-10-11 Murata Manufacturing Co., Ltd. Built-in-coil substrate and method for manufacturing the same
CN115966547A (zh) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 一种电感器及芯片
US12034425B2 (en) 2019-03-12 2024-07-09 KYOCERA AVX Components Corporation High power, double-sided thin film filter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117269U (ja) * 1984-12-29 1986-07-24
JPS6345879A (ja) * 1986-08-13 1988-02-26 松下電工株式会社 金属ベ−スプリント配線板
JPH036094A (ja) * 1989-06-01 1991-01-11 Murata Mfg Co Ltd インダクター及びインダクターを含む複合部品並びにそれらの製造方法
JPH06152145A (ja) * 1992-10-29 1994-05-31 Shindengen Electric Mfg Co Ltd 電子回路装置及びその製造方法
JP2003059719A (ja) * 2001-08-16 2003-02-28 Denki Kagaku Kogyo Kk コイル回路付き金属ベース回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117269U (ja) * 1984-12-29 1986-07-24
JPS6345879A (ja) * 1986-08-13 1988-02-26 松下電工株式会社 金属ベ−スプリント配線板
JPH036094A (ja) * 1989-06-01 1991-01-11 Murata Mfg Co Ltd インダクター及びインダクターを含む複合部品並びにそれらの製造方法
JPH06152145A (ja) * 1992-10-29 1994-05-31 Shindengen Electric Mfg Co Ltd 電子回路装置及びその製造方法
JP2003059719A (ja) * 2001-08-16 2003-02-28 Denki Kagaku Kogyo Kk コイル回路付き金属ベース回路基板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188828B2 (en) 2007-12-26 2012-05-29 Murata Manufacturing Co., Ltd. Multilayer electronic component and electronic component module including the same
WO2010147120A1 (ja) * 2009-06-15 2010-12-23 Hosaka Takashi コア付きインダクタ素子およびその製造方法
JP2013080846A (ja) * 2011-10-04 2013-05-02 Ibiden Co Ltd 配線板及びその製造方法
CN105723477A (zh) * 2013-11-13 2016-06-29 高通股份有限公司 基板中的螺线管电感器
JP2016538721A (ja) * 2013-11-13 2016-12-08 クアルコム,インコーポレイテッド 基板内のソレノイドインダクタ
US9324491B2 (en) 2013-12-06 2016-04-26 Murata Manufacturing Co., Ltd. Inductor device and electronic apparatus
US11469027B2 (en) 2015-02-18 2022-10-11 Murata Manufacturing Co., Ltd. Built-in-coil substrate and method for manufacturing the same
US20190364662A1 (en) * 2018-05-22 2019-11-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR102175184B1 (ko) * 2019-03-04 2020-11-06 주식회사 심텍 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법
KR20200106247A (ko) * 2019-03-04 2020-09-14 주식회사 심텍 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법
US12034425B2 (en) 2019-03-12 2024-07-09 KYOCERA AVX Components Corporation High power, double-sided thin film filter
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置
CN115966547A (zh) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 一种电感器及芯片
CN115966547B (zh) * 2021-09-17 2023-12-08 上海玻芯成微电子科技有限公司 一种电感器及芯片

Similar Documents

Publication Publication Date Title
JP2007317838A (ja) 回路装置および表面実装コイル
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP4202902B2 (ja) 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
JP4844045B2 (ja) 電子部品及びその製造方法
JP5436963B2 (ja) 配線基板及び半導体装置
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
US10109576B2 (en) Capacitor mounting structure
JP4835414B2 (ja) 超小型電力変換装置
JP4365166B2 (ja) キャパシタ、多層配線基板及び半導体装置
JP2011124373A (ja) インダクタ内蔵部品
JP2009130331A (ja) 電子部品モジュール
JP2006173383A (ja) 固体電解コンデンサ及びこの固体電解コンデンサの基板への実装構造
JP2009076815A (ja) 半導体装置
JP2008130694A (ja) 電子部品モジュール
JP2008267863A (ja) 磁気センサおよびその製造方法
JP5172311B2 (ja) 半導体モジュールおよび携帯機器
US11810863B2 (en) Sensor
JP2005167468A (ja) 電子装置および半導体装置
JP2005197354A (ja) 半導体モジュール及びその製造方法
JP5138260B2 (ja) チップ型電子部品
JP2008098251A (ja) 配線基板
JP2007150181A (ja) 積層型実装構造体
JP4330411B2 (ja) 回路装置
WO2019194200A1 (ja) 部品内蔵基板
JP6610072B2 (ja) 積層コンデンサ、及び、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529