JP2011192852A - 半導体装置の製造方法及び半導体装置の実装方法 - Google Patents
半導体装置の製造方法及び半導体装置の実装方法 Download PDFInfo
- Publication number
- JP2011192852A JP2011192852A JP2010058584A JP2010058584A JP2011192852A JP 2011192852 A JP2011192852 A JP 2011192852A JP 2010058584 A JP2010058584 A JP 2010058584A JP 2010058584 A JP2010058584 A JP 2010058584A JP 2011192852 A JP2011192852 A JP 2011192852A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- solder
- terminal
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】絶縁基板2の少なくとも一方の面に設けられた配線3の一端3bに、半田印刷により半田端子8を形成する第1工程と、前記絶縁基板2の前記配線3が設けられた面に半導体チップ4を固定し、前記配線3の他端3aと前記半導体チップ4の端子とを接続する第2工程と、
前記半導体チップ4を封止樹脂7により封止する第3工程と、を含む半導体装置1の製造方法である。
【選択図】図1
Description
まず、図10(a)に示すような絶縁基板102の上面に配線103を形成し、ソルダーレジスト106で被覆する。次に、図10(b)に示すように、絶縁基板102の配線103が設けられた面の中央部に半導体チップ104を接着剤等により固定する。そして、半導体チップ104の図示しない電極端子と配線103の一端部103aとをボンディングワイヤー105により接続する。
前記配線上に、前記配線の前記一端と前記他端を露出させる開口が形成されたレジストを設けることを特徴とするものであってもよい。
前記第3工程において、前記配線の前記他端及び前記レジストの一部も前記封止樹脂により封止することを特徴とするものであってもよい。
一方の面の前記半田端子と対応する位置に他の半田端子が設けられたメイン基板に対し、前記半田端子と前記他の半田端子とを融着させることにより前記絶縁基板を前記メイン基板に固定する第4工程と、を含むことを特徴とするものであってもよい。
前記メイン基板には前記封止樹脂と対応する位置に穴が設けられていることを特徴とするものであってもよい。
図1は本発明の実施形態に係る半導体装置1の平面図であり、図2は図1のII−II矢視断面図である。図1、図2に示すように、半導体装置1は、絶縁基板2と、配線3と、半導体チップ4と、ボンディングワイヤー5と、ソルダーレジスト6と、封止樹脂7と、半田端子8と、等を備える。
配線3は、例えば銅等の導体からなる。複数の配線3が、絶縁基板2の一方の面に、絶縁基板2の中央側から外周側に向かって放射状に設けられている。
半導体チップ4は、シリコンの半導体基板に集積回路を設けたものである。半導体チップ4は、接着剤等により絶縁基板2の配線3が設けられた面の中央部に固定される。半導体チップ4には図示しない電極端子が設けられており、電極端子は配線3の中央側端部3aとボンディングワイヤー5により接続される。
半田端子8は、開口6bを塞ぐように設けられている。半田端子8は、配線3及びボンディングワイヤー5を介して半導体チップ4の電極端子と導通している。
まず、図3に示すように、絶縁基板2の上面に配線3を形成し、ソルダーレジスト6をパターニングする。
次に、図4に示すように、開口6bを塞ぐように半田端子8を形成する。半田端子8は、フラックスにスズ等からなる半田の粉末が混ざったペースト状のものを、印刷マスクを用いてスクリーン印刷法等により設けることができる。
次に、図5に示すように、絶縁基板2の配線3が設けられた面の中央部に半導体チップ4を接着剤等により固定する。そして、半導体チップ4の図示しない電極端子と配線3の中央側端部3aとをボンディングワイヤー5により接続する。
その後、開口6aを塞ぐように封止樹脂7の材料を滴下する(ポッティング)。滴下した樹脂材料が固化することで、半導体チップ4、ボンディングワイヤー5及び配線3の一端部を封止する封止樹脂7が形成される。以上により、図1、図2に示す半導体装置1が完成する。
次に、図7に示すように、メイン基板10の上部に、半導体装置1を載置する。このとき、半導体装置1の封止樹脂7及び半田端子8が設けられた面を下に向け、半田端子8を半田端子18の上部に載置し、かつ、封止樹脂7が逃げ穴17の内部となるように配置する。
次に、半導体装置1及びメイン基板10を加熱して半田端子8、18を融かし、冷却することで図8に示すように一体化させる(リフロー法)。以上のようにして半導体装置1のメイン基板10への実装が完了する。
また、本発明によれば、配線3の他端部3bに半田端子8を設けてから封止樹脂7により半導体チップ4やボンディングワイヤー5を封止するため、配線3の他端部3bが露出したまま封止の熱に曝されることがなく、金メッキ処理を施す必要がない。このため、半導体装置1をローコストで製造し、実装することができる。
また、本発明によれば、半導体チップ4には電極端子が設けられており、電極端子は配線3の中央側端部3aとボンディングワイヤー5により接続されるとしたが、これに限らず、半導体チップ4に設けられた電極端子と配線3の中央側端部3aとが何らかの手段により接続されていれば良い。
あるいは、図9(c)に示すように、絶縁基板2の両面にべたのグランドレイヤー3A、3Aが形成され、一方のグランドレイヤー3A上に層間絶縁層2Aが形成され、層間絶縁層2A上に配線3、ソルダーレジスト6、半田端子8が設けられたものを用いてもよい。
また、リフローの際に半田端子8材料であるスズ等が配線3材料である銅等に拡散しないように、配線3の他端部3b上にニッケル等からなるバリア層を設けても良い。
2、12、102 絶縁基板
3、13、103 配線
3a、3b、13a、103a、103b 端部
4、104 半導体チップ
5、105 ボンディングワイヤー
6、106 ソルダーレジスト
6a、6b、16a、106a、106b 開口
7、107 封止樹脂
8、108 半田端子
10 メイン基板
17 逃げ穴
Claims (6)
- 絶縁基板の少なくとも一方の面に設けられた配線の一端に、半田印刷により半田端子を形成する第1工程と、
前記絶縁基板の前記配線が設けられた面に半導体チップを固定し、前記配線の他端と前記半導体チップの端子とを接続する第2工程と、
前記半導体チップを封止樹脂により封止する第3工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記第3工程において、前記半導体チップは前記封止樹脂の材料を滴下するポッティングにより封止することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記配線上に、前記配線の前記一端と前記他端を露出させる開口が形成されたレジストを設けることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記第3工程において、前記配線の前記他端及び前記レジストの一部も前記封止樹脂により封止することを特徴とする請求項3に記載の半導体装置の製造方法。
- 一方の面の前記半田端子と対応する位置に他の半田端子が設けられたメイン基板に対し、前記半田端子と前記他の半田端子とを融着させることにより前記絶縁基板を前記メイン基板に固定する第4工程と、を含むことを特徴とする請求項1乃至4の何れか一項に半導体装置の実装方法。
- 前記メイン基板には前記封止樹脂と対応する位置に穴が設けられていることを特徴とする請求項5に記載の半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010058584A JP5544950B2 (ja) | 2010-03-16 | 2010-03-16 | 半導体装置の製造方法及び半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010058584A JP5544950B2 (ja) | 2010-03-16 | 2010-03-16 | 半導体装置の製造方法及び半導体装置の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192852A true JP2011192852A (ja) | 2011-09-29 |
JP5544950B2 JP5544950B2 (ja) | 2014-07-09 |
Family
ID=44797459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010058584A Expired - Fee Related JP5544950B2 (ja) | 2010-03-16 | 2010-03-16 | 半導体装置の製造方法及び半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5544950B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226457A (ja) * | 1994-01-28 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 電子パッケージ及びその製造方法 |
JPH08172144A (ja) * | 1994-12-20 | 1996-07-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000243867A (ja) * | 1999-02-24 | 2000-09-08 | Hitachi Ltd | 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造 |
JP2001044317A (ja) * | 1999-07-30 | 2001-02-16 | Hitachi Chem Co Ltd | 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法 |
JP2001223297A (ja) * | 1999-11-30 | 2001-08-17 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 |
JP2004342738A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 |
JP2005150771A (ja) * | 2005-01-24 | 2005-06-09 | Sharp Corp | 配線基板、半導体装置およびパッケージスタック半導体装置 |
WO2006106564A1 (ja) * | 2005-03-29 | 2006-10-12 | Hitachi Ulsi Systems Co., Ltd. | 半導体装置の実装方法および半導体装置 |
JP2007294831A (ja) * | 2006-03-27 | 2007-11-08 | Murata Mfg Co Ltd | セラミック基板の製造方法及びセラミック基板 |
-
2010
- 2010-03-16 JP JP2010058584A patent/JP5544950B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226457A (ja) * | 1994-01-28 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 電子パッケージ及びその製造方法 |
JPH08172144A (ja) * | 1994-12-20 | 1996-07-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000243867A (ja) * | 1999-02-24 | 2000-09-08 | Hitachi Ltd | 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造 |
JP2001044317A (ja) * | 1999-07-30 | 2001-02-16 | Hitachi Chem Co Ltd | 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法 |
JP2001223297A (ja) * | 1999-11-30 | 2001-08-17 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 |
JP2004342738A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 |
JP2005150771A (ja) * | 2005-01-24 | 2005-06-09 | Sharp Corp | 配線基板、半導体装置およびパッケージスタック半導体装置 |
WO2006106564A1 (ja) * | 2005-03-29 | 2006-10-12 | Hitachi Ulsi Systems Co., Ltd. | 半導体装置の実装方法および半導体装置 |
JP2007294831A (ja) * | 2006-03-27 | 2007-11-08 | Murata Mfg Co Ltd | セラミック基板の製造方法及びセラミック基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5544950B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI415542B (zh) | A printed wiring board, and a printed wiring board | |
JP4312766B2 (ja) | 半導体装置 | |
JP2004023101A (ja) | 半導体素子パッケージおよびその製造方法 | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
JP2008226945A (ja) | 半導体装置およびその製造方法 | |
US20060283627A1 (en) | Substrate structure of integrated embedded passive components and method for fabricating the same | |
US20150171064A1 (en) | Package assembly and method for manufacturing the same | |
CN106816416B (zh) | 半导体嵌入式混合封装结构及其制作方法 | |
JP2017050310A (ja) | 電子部品装置及びその製造方法 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP2007208209A (ja) | 半導体装置及びその製造方法 | |
CN112352305B (zh) | 芯片封装结构及芯片封装方法 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5159750B2 (ja) | 半田ボール及び半導体パッケージ | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP2007005357A (ja) | 半導体装置の製造方法 | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5544950B2 (ja) | 半導体装置の製造方法及び半導体装置の実装方法 | |
CN101958292B (zh) | 印刷电路板、封装件及其制造方法 | |
JP2011061179A (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
KR20160032524A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5589462B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR102605701B1 (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120926 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5544950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |