JP2011192852A - 半導体装置の製造方法及び半導体装置の実装方法 - Google Patents

半導体装置の製造方法及び半導体装置の実装方法 Download PDF

Info

Publication number
JP2011192852A
JP2011192852A JP2010058584A JP2010058584A JP2011192852A JP 2011192852 A JP2011192852 A JP 2011192852A JP 2010058584 A JP2010058584 A JP 2010058584A JP 2010058584 A JP2010058584 A JP 2010058584A JP 2011192852 A JP2011192852 A JP 2011192852A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
solder
terminal
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010058584A
Other languages
English (en)
Other versions
JP5544950B2 (ja
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010058584A priority Critical patent/JP5544950B2/ja
Publication of JP2011192852A publication Critical patent/JP2011192852A/ja
Application granted granted Critical
Publication of JP5544950B2 publication Critical patent/JP5544950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】安価な片面配線基板と、端子処理として半田ペーストの印刷法を使用した安価な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】絶縁基板2の少なくとも一方の面に設けられた配線3の一端3bに、半田印刷により半田端子8を形成する第1工程と、前記絶縁基板2の前記配線3が設けられた面に半導体チップ4を固定し、前記配線3の他端3aと前記半導体チップ4の端子とを接続する第2工程と、
前記半導体チップ4を封止樹脂7により封止する第3工程と、を含む半導体装置1の製造方法である。
【選択図】図1

Description

本発明は、半導体装置の製造方法及び半導体装置の実装方法に関する。
従来の半導体装置では、基板にチップ部品を取り付け、型に樹脂を流し込み高圧にすることによりLSI等のチップ部品を封止した樹脂モールド化が進んでいる(例えば、特許文献1参照)。半導体装置の多機能化、微細ルール化に伴い、LSIの小型化、I/O端子の増大に伴う狭ピッチ化が進行している。
特開2003−258192号公報
ところで、チップ部品を樹脂で封止するには、以下の図10(a)〜(d)に示すようなプロセスが考えられる。
まず、図10(a)に示すような絶縁基板102の上面に配線103を形成し、ソルダーレジスト106で被覆する。次に、図10(b)に示すように、絶縁基板102の配線103が設けられた面の中央部に半導体チップ104を接着剤等により固定する。そして、半導体チップ104の図示しない電極端子と配線103の一端部103aとをボンディングワイヤー105により接続する。
次に、図10(c)に示すように、樹脂材料を滴下して半導体チップ104、ボンディングワイヤー105及び配線103の一端部103aを封止する封止樹脂107を形成する。その後、図10(d)に示すように、配線103の他端部103bに半田端子108を搭載する。
半田端子108を印刷法により設けない場合、配線103の他端部103bに半田ボールを搭載することにより半田端子108を設けることになる。しかし、半田ボールを搭載する場合には、配線103の他端部103bに金メッキ処理を施す必要があり、工数が増え、半田ボールも高価なので、半田ペースト印刷法よりも大幅にコスト高になるという問題がある。
本発明の課題は、ローコストな半導体装置の製造方法及び半導体装置の実装方法を提供することである。
以上の課題を解決するために、本発明の一の態様によれば、絶縁基板の少なくとも一方の面に設けられた配線の一端に、半田印刷により半田端子を形成する第1工程と、前記絶縁基板の前記配線が設けられた面に半導体チップを固定し、前記配線の他端と前記半導体チップの端子とを接続する第2工程と、前記半導体チップを封止樹脂により封止する第3工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
前記第3工程において、前記半導体チップは前記封止樹脂の材料を滴下するポッティングにより封止することを特徴とするものであってもよい。
前記配線上に、前記配線の前記一端と前記他端を露出させる開口が形成されたレジストを設けることを特徴とするものであってもよい。
前記第3工程において、前記配線の前記他端及び前記レジストの一部も前記封止樹脂により封止することを特徴とするものであってもよい。
一方の面の前記半田端子と対応する位置に他の半田端子が設けられたメイン基板に対し、前記半田端子と前記他の半田端子とを融着させることにより前記絶縁基板を前記メイン基板に固定する第4工程と、を含むことを特徴とするものであってもよい。
前記メイン基板には前記封止樹脂と対応する位置に穴が設けられていることを特徴とするものであってもよい。
本発明によれば、ローコストな半導体装置の製造方法及び半導体装置の実装方法を提供することができる。
本発明の実施形態に係る半導体装置1の平面図である。 図1のII−II矢視断面図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1が実装されるメイン基板10を示す断面図である。 半導体装置1のメイン基板10への実装方法の説明図である。 半導体装置1のメイン基板10への実装方法の説明図である。 (a)〜(c)は半導体装置1に用いられる他の形態の絶縁基板を示す断面図である。 (a)〜(d)はチップ部品を樹脂で封止するプロセスの説明図である。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
〔第1実施形態〕
図1は本発明の実施形態に係る半導体装置1の平面図であり、図2は図1のII−II矢視断面図である。図1、図2に示すように、半導体装置1は、絶縁基板2と、配線3と、半導体チップ4と、ボンディングワイヤー5と、ソルダーレジスト6と、封止樹脂7と、半田端子8と、等を備える。
絶縁基板2は、例えば、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂その他のガラス布基材絶縁性樹脂複合材といった繊維強化樹脂からなる。
配線3は、例えば銅等の導体からなる。複数の配線3が、絶縁基板2の一方の面に、絶縁基板2の中央側から外周側に向かって放射状に設けられている。
半導体チップ4は、シリコンの半導体基板に集積回路を設けたものである。半導体チップ4は、接着剤等により絶縁基板2の配線3が設けられた面の中央部に固定される。半導体チップ4には図示しない電極端子が設けられており、電極端子は配線3の中央側端部3aとボンディングワイヤー5により接続される。
絶縁基板2の配線3が設けられた面は、ソルダーレジスト6により覆われている。ソルダーレジスト6には、半導体チップ4が固定される中央部分に開口6aが設けられている。開口6aにおいて、配線3の中央側端部3aが露出されている。また、ソルダーレジスト6には、絶縁基板2の外周部において、配線3の外周側端部3bを露出させる開口6bが設けられている。
封止樹脂7は、開口6aを塞ぐように設けられ、半導体チップ4、ボンディングワイヤー5及び配線3の一端部を封止する。封止樹脂7を設けることで、実装工程での汚れによる絶縁性低下を防ぎ機械強度を高めることができる。
半田端子8は、開口6bを塞ぐように設けられている。半田端子8は、配線3及びボンディングワイヤー5を介して半導体チップ4の電極端子と導通している。
ここで、図3〜図5を用いて半導体装置1の製造方法について説明する。
まず、図3に示すように、絶縁基板2の上面に配線3を形成し、ソルダーレジスト6をパターニングする。
次に、図4に示すように、開口6bを塞ぐように半田端子8を形成する。半田端子8は、フラックスにスズ等からなる半田の粉末が混ざったペースト状のものを、印刷マスクを用いてスクリーン印刷法等により設けることができる。
次に、図5に示すように、絶縁基板2の配線3が設けられた面の中央部に半導体チップ4を接着剤等により固定する。そして、半導体チップ4の図示しない電極端子と配線3の中央側端部3aとをボンディングワイヤー5により接続する。
その後、開口6aを塞ぐように封止樹脂7の材料を滴下する(ポッティング)。滴下した樹脂材料が固化することで、半導体チップ4、ボンディングワイヤー5及び配線3の一端部を封止する封止樹脂7が形成される。以上により、図1、図2に示す半導体装置1が完成する。
次に、半導体装置1を実装するメイン基板10について説明する。図6は半導体装置1が実装されるメイン基板10を示す断面図である。図6に示すように、メイン基板10は、絶縁基板12と、絶縁基板の一方の面に設けられた配線13と、配線13を被覆するソルダーレジスト16と、等を備える。なお、メイン基板10の半導体装置1が取り付けられる位置には、封止樹脂7が逃げるための逃げ穴17が設けられている。また、ソルダーレジスト16には、配線13の端部13aを露出させる開口16aが設けられている。開口16aには、印刷法により半田端子18が設けられる。
次に、図6〜図8を用いて、半導体装置1のメイン基板10への実装方法について説明する。まず、図6に示すように、ソルダーレジスト16の開口16aを塞ぐように半田端子18を形成する。
次に、図7に示すように、メイン基板10の上部に、半導体装置1を載置する。このとき、半導体装置1の封止樹脂7及び半田端子8が設けられた面を下に向け、半田端子8を半田端子18の上部に載置し、かつ、封止樹脂7が逃げ穴17の内部となるように配置する。
次に、半導体装置1及びメイン基板10を加熱して半田端子8、18を融かし、冷却することで図8に示すように一体化させる(リフロー法)。以上のようにして半導体装置1のメイン基板10への実装が完了する。
このように、本発明によれば、半田端子8を設けてから封止樹脂7により半導体チップ4やボンディングワイヤー5を封止するため、封止樹脂7が半田印刷の妨げとならない。このため、あらかじめ半田端子8を印刷法により安価に設けることができる。このため、半導体装置1をローコストで製造し、実装することができる。
また、本発明によれば、配線3の他端部3bに半田端子8を設けてから封止樹脂7により半導体チップ4やボンディングワイヤー5を封止するため、配線3の他端部3bが露出したまま封止の熱に曝されることがなく、金メッキ処理を施す必要がない。このため、半導体装置1をローコストで製造し、実装することができる。
また、本発明によれば、半導体チップ4には電極端子が設けられており、電極端子は配線3の中央側端部3aとボンディングワイヤー5により接続されるとしたが、これに限らず、半導体チップ4に設けられた電極端子と配線3の中央側端部3aとが何らかの手段により接続されていれば良い。
なお、半導体装置1に用いられる絶縁基板の形状は、上記実施例に限られない。例えば、図9(a)に示すように、絶縁基板2の一方の面に配線3、ソルダーレジスト6、半田端子8が設けられるとともに、他方の面にもソルダーレジスト6により被覆されたものを用いてもよい。あるいは、図9(b)に示すように、絶縁基板2の配線3が設けられた面と反対側の面にグランドレイヤー3Aが設けられ、絶縁基板2に設けられたスルーホール3Bにより配線3とグランドレイヤー3Aとが接続されたものを用いてもよい。
あるいは、図9(c)に示すように、絶縁基板2の両面にべたのグランドレイヤー3A、3Aが形成され、一方のグランドレイヤー3A上に層間絶縁層2Aが形成され、層間絶縁層2A上に配線3、ソルダーレジスト6、半田端子8が設けられたものを用いてもよい。
また、リフローの際に半田端子8材料であるスズ等が配線3材料である銅等に拡散しないように、配線3の他端部3b上にニッケル等からなるバリア層を設けても良い。
1、101 半導体装置
2、12、102 絶縁基板
3、13、103 配線
3a、3b、13a、103a、103b 端部
4、104 半導体チップ
5、105 ボンディングワイヤー
6、106 ソルダーレジスト
6a、6b、16a、106a、106b 開口
7、107 封止樹脂
8、108 半田端子
10 メイン基板
17 逃げ穴

Claims (6)

  1. 絶縁基板の少なくとも一方の面に設けられた配線の一端に、半田印刷により半田端子を形成する第1工程と、
    前記絶縁基板の前記配線が設けられた面に半導体チップを固定し、前記配線の他端と前記半導体チップの端子とを接続する第2工程と、
    前記半導体チップを封止樹脂により封止する第3工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記第3工程において、前記半導体チップは前記封止樹脂の材料を滴下するポッティングにより封止することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記配線上に、前記配線の前記一端と前記他端を露出させる開口が形成されたレジストを設けることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記第3工程において、前記配線の前記他端及び前記レジストの一部も前記封止樹脂により封止することを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 一方の面の前記半田端子と対応する位置に他の半田端子が設けられたメイン基板に対し、前記半田端子と前記他の半田端子とを融着させることにより前記絶縁基板を前記メイン基板に固定する第4工程と、を含むことを特徴とする請求項1乃至4の何れか一項に半導体装置の実装方法。
  6. 前記メイン基板には前記封止樹脂と対応する位置に穴が設けられていることを特徴とする請求項5に記載の半導体装置の実装方法。
JP2010058584A 2010-03-16 2010-03-16 半導体装置の製造方法及び半導体装置の実装方法 Expired - Fee Related JP5544950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010058584A JP5544950B2 (ja) 2010-03-16 2010-03-16 半導体装置の製造方法及び半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010058584A JP5544950B2 (ja) 2010-03-16 2010-03-16 半導体装置の製造方法及び半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2011192852A true JP2011192852A (ja) 2011-09-29
JP5544950B2 JP5544950B2 (ja) 2014-07-09

Family

ID=44797459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010058584A Expired - Fee Related JP5544950B2 (ja) 2010-03-16 2010-03-16 半導体装置の製造方法及び半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP5544950B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226457A (ja) * 1994-01-28 1995-08-22 Internatl Business Mach Corp <Ibm> 電子パッケージ及びその製造方法
JPH08172144A (ja) * 1994-12-20 1996-07-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000243867A (ja) * 1999-02-24 2000-09-08 Hitachi Ltd 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
JP2001044317A (ja) * 1999-07-30 2001-02-16 Hitachi Chem Co Ltd 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2004342738A (ja) * 2003-05-14 2004-12-02 Fujitsu Ltd 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP2005150771A (ja) * 2005-01-24 2005-06-09 Sharp Corp 配線基板、半導体装置およびパッケージスタック半導体装置
WO2006106564A1 (ja) * 2005-03-29 2006-10-12 Hitachi Ulsi Systems Co., Ltd. 半導体装置の実装方法および半導体装置
JP2007294831A (ja) * 2006-03-27 2007-11-08 Murata Mfg Co Ltd セラミック基板の製造方法及びセラミック基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226457A (ja) * 1994-01-28 1995-08-22 Internatl Business Mach Corp <Ibm> 電子パッケージ及びその製造方法
JPH08172144A (ja) * 1994-12-20 1996-07-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000243867A (ja) * 1999-02-24 2000-09-08 Hitachi Ltd 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
JP2001044317A (ja) * 1999-07-30 2001-02-16 Hitachi Chem Co Ltd 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2004342738A (ja) * 2003-05-14 2004-12-02 Fujitsu Ltd 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP2005150771A (ja) * 2005-01-24 2005-06-09 Sharp Corp 配線基板、半導体装置およびパッケージスタック半導体装置
WO2006106564A1 (ja) * 2005-03-29 2006-10-12 Hitachi Ulsi Systems Co., Ltd. 半導体装置の実装方法および半導体装置
JP2007294831A (ja) * 2006-03-27 2007-11-08 Murata Mfg Co Ltd セラミック基板の製造方法及びセラミック基板

Also Published As

Publication number Publication date
JP5544950B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
TWI415542B (zh) A printed wiring board, and a printed wiring board
JP4312766B2 (ja) 半導体装置
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2008226945A (ja) 半導体装置およびその製造方法
US20060283627A1 (en) Substrate structure of integrated embedded passive components and method for fabricating the same
US20150171064A1 (en) Package assembly and method for manufacturing the same
CN106816416B (zh) 半导体嵌入式混合封装结构及其制作方法
JP2017050310A (ja) 電子部品装置及びその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2007208209A (ja) 半導体装置及びその製造方法
CN112352305B (zh) 芯片封装结构及芯片封装方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
JP2011014644A (ja) 配線基板およびその製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP2007005357A (ja) 半導体装置の製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5544950B2 (ja) 半導体装置の製造方法及び半導体装置の実装方法
CN101958292B (zh) 印刷电路板、封装件及其制造方法
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP5589462B2 (ja) 半導体装置及び半導体装置の製造方法
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120926

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees