JP2007228339A - 発振回路を内蔵した通信用半導体集積回路 - Google Patents

Abstract

【課題】 外付け部品点数が少なくて済み小型化を図ることができるとともに発振周波数の変動が少ない安定した基準発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】 複数の可変容量素子（Ｃｖ１〜Ｃｖｎ）とこれらの容量素子に接続されたスイッチ素子（ＳＷ１１〜ＳＷ１ｎ）とを含む容量性負荷回路（１３）を有する発振回路において、オフ状態のスイッチ素子に接続されている可変容量素子のスイッチ接続側の端子の電位を安定化させる手段（ＳＷ２１〜ＳＷ２ｎ，Ｒ６）を設けるようにした。
【選択図】 図１

Description

本発明は、電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）を内蔵した半導体集積回路に適用して有効な技術に関する。本発明は、例えば携帯電話機のような無線通信システムを構成する通信用半導体集積回路であって、送受信信号の変復調に用いられる高周波の発振信号を発生するＰＬＬ回路に必要とされる基準周波数信号を生成する発振回路を内蔵した通信用半導体集積回路に利用して有効な技術に関する。

携帯電話機のような無線通信システムにおいては、変復調のため送信信号や受信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。

ＰＬＬ回路は、電圧制御発振回路を備え基準となる周波数の信号（以下、基準信号と称する）と電圧制御発振回路のフィードバック信号の位相とを比較して位相差を低減するように電圧制御発振回路が制御され、この電圧制御発振回路の発振周波数によって受信周波数や送信周波数が決定される。例えばＧＳＭ（Global System for Mobile Communication）方式の通信システムでは、基準信号に対して電圧制御発振回路の発生する周波数は変化率±２３ｐｐｍというような非常に高い周波数精度が要求されている。

また、基準信号を発生する発振回路（以下、基準発振回路と称する）を内蔵する高周波ＩＣにおいては、基準発振回路で発生する基準信号の周波数を基地局からの基準クロックに対して一致させるＡＦＣ（自動周波数制御）と呼ばれる制御が行なわれる。

一方、携帯電話機は小型、軽量化に対する要求が高いため、ＩＣのチップサイズの低減はもちろんのこと外付け部品の点数削減および小型化が重要である。従来の携帯電話機に用いられる高周波ＩＣにおいては、基準発振回路として外付けの水晶振動子とバラクタ・ダイオードなどからなる周波数調整のための可変容量素子とを有するコルピッツ型の電圧制御発振回路が用いられることが多かった。
特開２００４−４８５８９号公報

ところで、かかる基準発振回路にあっては、可変容量素子がＡＦＣ制御にとって不可欠であり省くことができない素子であるので、コストダウンのため精度は高くないが安価な振動素子を用い、それに伴う周波数のばらつきは可変容量素子によって調整する。つまり、可変容量素子によってＡＦＣ制御のための周波数制御と振動素子の製造ばらつきによる周波数誤差を調整するようにすることで、トータルのコストを下げることができる。

ただし、そのようにするには、可変容量素子による周波数制御範囲が広いことつまり可変容量素子の容量可変範囲が広いことが必要である。ところが、オンチップのバラクタ・ダイオードは外付けのバラクタ・ダイオードに比べて容量変化率が小さいという不具合がある。そのため、従来は、可変容量素子として一般に外付けのバラクタ・ダイオードが用いられていた。

一方、携帯電話機の小型、軽量化を図るには、基準発振回路の可変容量素子をオンチップの素子として形成し外付け素子を減らすことが有効である。そこで、可変容量素子を複数の容量素子に分割して、接続される可変容量素子の数をスイッチによって変えるとともに、可変容量素子に印加する電圧を連続的に変化させてトータルの容量値を変化させ、所望の発振周波数を得る方式がある（例えば特許文献１）。

しかしながら、接続される可変容量素子の数をスイッチによって変えて発振周波数を変化させる方式にあっては、制御電圧立上げ直後に発振周波数が変動するつまり制御電圧を立ち上げてから発振周波数が安定するまでに長い時間がかかるという課題がある。しかも、その変動の大きさは、スイッチによって接続される可変容量素子のトータルの容量値により異なることを見出した。

本発明者らは、その原因を究明するため解析を行なった結果、オフ状態のスイッチ素子に接続されている可変容量素子のスイッチ接続側の端子が何れの電位にも固定されないフローティング状態になっており、そのフローティング状態の端子の電位がスイッチ素子や可変容量素子のリークによって変化することが原因であることが分かった。具体的には、１６個のバラクタ・ダイオードＤｖを並列に接続してなる容量性負荷回路１３を有する図６のようなコルピッツ型発振回路を準備した。そして、この発振回路において、外付けの振動子Ｘtalを取り外し、１６個のバラクタ・ダイオードに制御電圧ＶAFCとして２．４Ｖを印加したときのバラクタ・ダイオードＤｖとスイッＳＷとの接続ノードの電位Ｖｎの時間的な変化の様子を調べた。なお、スイッチＳＷは全てオフ状態とした。

図７は、そのシミュレーション結果を示す。図７において、Ｖｎ１，Ｖｎ２，Ｖｎ３，Ｖｎ４はそれぞれ１つのバラクタ・ダイオードＤｖの大きさを１２０ｆＦ，１４２ｆＦ，１８０ｆＦ，１９９ｆＦとした場合の変化である。図７より、制御電圧ＶAFCを立ち上げてからバラクタ・ダイオードＤｖとスイッＳＷとの接続ノードの電位が安定するまでに、０．１〜０．１５ｓｅｃ近く要していることが分かる。

この発明の目的は、周波数制御精度が高くかつ外付け部品点数が少なくて済み小型化を図ることができるとともに発振周波数の変動が少ない安定した基準発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、複数の可変容量素子とこれらの容量素子に接続されたスイッチ素子とを含む容量性負荷回路を有し、可変容量素子と外付けの振動素子との合成容量値に応じた周波数で発振可能に構成された発振回路において、スイッチ素子がオフ状態の場合に、スイッチ素子に接続されている可変容量素子のスイッチ接続側の端子の電位を安定化させる手段を設けるようにした。

上記した手段によれば、スイッチ素子がオフ状態の場合に、スイッチ素子に接続されている可変容量素子のスイッチ接続側の端子の電位が変化するのを防止できるため、制御電圧立上げ直後に発振周波数が変動するのを防止することができる。また、容量性負荷回路を構成する複数の可変容量素子をオンチップの素子とすることで、外付けの可変容量素子が不要となり、部品点数が少なくて済み小型化を図ることができる

ここで、可変容量素子の端子の電位を安定化させる手段は、可変容量素子の周波数切替え用スイッチ接続側の端子にそれぞれ接続された新たなスイッチ素子と共通抵抗素子とを定電位点との間に設け、新たに設けたスイッチ素子を周波数切替え用のスイッチ素子と相補的に制御するように構成した回路で実現することができる。

上記共通抵抗素子の抵抗値の範囲は例えば数１０ｋΩ〜数１００ｋΩであり、より望ましい範囲は３０ｋΩ〜１００ｋΩであることをシミュレーションにより見出した。１０ｋΩよりも小さな抵抗値の抵抗素子では、上記スイッチ素子がオフ状態の場合であっても上記新たに設けたスイッチ素子と上記共通抵抗素子を通じて上記定電位点と可変容量素子のスイッチ接続側の端子との間のインピーダンスが低く可変容量素子が有効に動作する状態、即ち上記スイッチ素子がオンの状態と等価な状態になり、スイッチ素子に接続されている可変容量素子の容量値がスイッチ素子がオフ状態であるにも関わらず上記制御電圧に応じて変化してしまう。また、数１００ｋΩよりも大きな抵抗値の抵抗素子では、スイッチ素子がオフ状態の場合に上記新たに設けたスイッチ素子もオフしている状態、即ち上記新たに設けたスイッチ素子と上記共通抵抗素子の無い当初の状態と等価な状態になり、スイッチ素子に接続されている可変容量素子のスイッチ接続側の端子の電位がリークによってスイッチ素子がオフ状態であるにも関わらず変化してしまうためである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、本発明に従うと、外付け部品点数が少なくて済み小型化を図ることができるとともに発振周波数の変動が少ない安定した基準発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を実現することができる。

次に、本発明の実施例について図面を用いて説明する。

図１には、本発明に係る電圧制御発振回路（ＶＣＯ）の一実施例とそれを基準信号発生源として適用した高周波ＩＣの要部の構成例が示されている。図１において、破線Ａよりも左側に示されている回路は単結晶シリコンのような１個の半導体チップ上に半導体集積回路として形成される。

この実施例の電圧制御発振回路（ＶＣＯ）１０は、バイアス回路１１と励振回路１２と容量性負荷回路１３と外付けの振動素子Ｘtalとによって構成されている。このうち、バイアス回路１１は、電源電圧端子Ｖｃｃと接地点との間に直列に接続された抵抗Ｒ１，Ｒ２，トランジスタＱ１および抵抗Ｒ３からなる。励振回路１２は、電源電圧端子Ｖｃｃと接地点との間に直列に接続された抵抗Ｒ４，トランジスタＱ２，Ｑ３および抵抗Ｒ５からなる。ＶＣＯ１０により発生された発振信号は、バッファＢＦＦを介して基準周波数信号φrefとして、チップ内部の回路へ供給されるとともに、外部端子Ｐ５を介してチップ外部へ出力可能にされている。

上記容量性負荷回路１３は、上記励振回路１２のトランジスタＱ３のベース・エミッタ間に接続された容量素子Ｃ３と、トランジスタＱ３のエミッタと接地点との間に接続された容量素子Ｃ４と、可変容量素子Ｃｖ１〜Ｃｖｎを有し容量値を調整可能な可変容量回路１３ａなどを備える。そして、前記バイアス回路１１の抵抗Ｒ１とＲ２の接続ノードＮ０の電位がトランジスタＱ２のベースに印加され、抵抗Ｒ２とトランジスタＱ１のベース端子の接続ノードＮ１の電位がトランジスタＱ３のベースに印加されている。

さらに、容量素子Ｃ３の一方の端子とトランジスタＱ３のベース端子との接続ノードＮ２が外部端子Ｐ１に接続され、可変容量回路１３ａの可変容量素子Ｃｖ１〜Ｃｖｎの一方の共通接続ノードＮ３が外部端子Ｐ２に接続され、Ｐ１−Ｐ２間に外付けの振動素子Ｘtalとして例えば水晶振動子が接続されている。また、共通接続ノードＮ３は抵抗Ｒ０を介して外部端子Ｐ３に接続され、この外部端子Ｐ３にはチップ外のベースバンド回路からＡＦＣ制御電圧ＶAFCが印加されるようになっている。上記可変容量素子Ｃｖ１〜Ｃｖｎには、例えば半導体チップ内に形成されたＰＮ接合からなるバラクタ・ダイオードが用いられている。

容量性負荷回路１３は、さらに可変容量素子Ｃｖ１〜Ｃｖｎと直列に設けられたＭＯＳＦＥＴからなるスイッチ素子ＳＷ１１〜ＳＷ１ｎと、これらのスイッチ素子の制御コードを保持するレジスタＲＥＧと、該レジスタＲＥＧに設定された制御コードをデコードしてＳＷ１１〜ＳＷ１ｎのゲート制御信号を生成するデコーダＤＥＣを備える。スイッチ素子ＳＷ１１〜ＳＷ１ｎの共通接続ノードＮ４は接地点に接続されている。

上記スイッチ素子ＳＷ１１〜ＳＷ１ｎのオン状態、オフ状態をレジスタＲＥＧの制御コードで適宜設定することにより、発振回路の制御電圧−周波数特性を切り替えることができる。具体的には、ｎ＝６とすることにより、図２に示すように、制御電圧−周波数特性を６４段階（６４バンド）に切り替えることができる。図２において、ＶＯＣ０，ＶＯＣ３１，ＶＯＣ６３は、それぞれのバンドを示す符号である。図２では、バンドＶＯＣ１〜ＶＯＣ３０，ＶＯＣ３２〜ＶＯＣ６２の特性は図示が省略されている。ひとつの可変容量素子の容量値の変化で発振周波数をリニアに変化させることができる範囲はあまり大きくない（±２０ｐｐｍ以下）が、接続される可変容量素子の数を変えることで±５０ｐｐｍ近くまで発振周波数をリニアに変化させることができる。

製造ばらつきがなければ、発振回路に要求される特性に最も近い特性はＶＯＣ３１であるのでこれを選択すればよいが、実際の製品では発振回路を構成する素子のばらつきや使用する水晶振動子の特性およびそのばらつきによって、発振回路の制御電圧−周波数特性が設計値からずれる。そこで、本実施例では、使用する高周波ＩＣごとに、図２のＶＯＣ０〜ＶＯＣ６３で示される６４本の特性の中から設計値の特性に最も近いいずれかのバンドを選択するように、ベースバンド回路から図１のレジスタＲＥＧへ外部端子Ｐ４を介して制御コードを直接あるいは間接的に設定するようにされる。

これにより、発振回路の周波数制御精度を向上させることができる。なお、この実施例ではバンド数を６４本としたが、それに限定されるものでない。バンド数が多いほど精度は高くなるが回路規模が大きくなるので、チップサイズと必要な精度との兼ね合いで適当なバンド数を決定すればよい。なお、図２において、一点鎖線Ｂで示されているのは、外付けのバラクタ・ダイオードを１つだけ設けた従来の発振回路における制御電圧−周波数特性を示す。一点鎖線Ｂの傾斜が大きいことから、外付けのバラクタ・ダイオードを使用した発振回路では制御電圧の僅かな変動で発振周波数が変動することが分かる。

さらに、この実施例の発振回路には、スイッチ素子ＳＷ１１〜ＳＷ１ｎがオフ状態のときに可変容量素子Ｃｖ１〜Ｃｖｎのアノード側端子の電位を固定可能な電位固定回路１３ｂが設けられている。この電位固定回路１３ｂは、可変容量素子Ｃｖ１〜Ｃｖｎのアノード側端子にそれぞれ接続されたスイッチ素子ＳＷ２１〜ＳＷ２ｎと、これらのスイッチ素子の共通接続ノードＮ５と接地点との間に接続された共通の抵抗Ｒ６と、デコーダＤＥＣの出力を反転するインバータＧ１〜Ｇｎとからなる。共通抵抗Ｒ６の抵抗値は、この実施例では５０ｋΩとした。

上記インバータＧ１〜Ｇｎは、デコーダＤＥＣから出力されるスイッチ素子ＳＷ１２〜ＳＷ１ｎのゲート制御信号を反転してＳＷ２１〜ＳＷ２ｎのゲート端子に印加することで、ＳＷ１１〜ＳＷ１ｎとＳＷ２１〜ＳＷ２ｎとを相補的に制御する。すなわち、ＳＷ１１〜ＳＷ１ｎのうちオン状態のものに対応する可変容量素子Ｃｖ１〜Ｃｖｎに接続されているＳＷ２１〜ＳＷ２ｎはオフ状態にされ、ＳＷ１１〜ＳＷ１ｎのうちオフ状態のものに対応する可変容量素子Ｃｖ１〜Ｃｖｎに接続されているＳＷ２１〜ＳＷ２ｎはオン状態にされる。

スイッチ素子ＳＷ２１〜ＳＷ２ｎが設けられていない場合には、ＳＷ１１〜ＳＷ１ｎのうちオフ状態のものに対応する可変容量素子Ｃｖ１〜Ｃｖｎのアノード側端子は非常に高いインピーダンス状態となり、その電位はスイッチ素子ＳＷ２１〜ＳＷ２ｎや可変容量素子Ｃｖ１〜Ｃｖｎに寄生するリークパスを介してリーク電流が流れることによって変化する。そして、それによって、容量性負荷回路１３のトータルの容量値が変化して発振回路の発振周波数が変動するおそれがある。

図４（Ａ）および（Ｂ）には、スイッチ素子ＳＷ２１〜ＳＷ２ｎを設けていない発振回路において、電源電圧Ｖｃｃを立ち上げるのと同時に制御電圧ＶAFCを０Ｖから２．４Ｖに立ち上げた際における発振周波数の変化を測定した結果を示す。このうち、図４（Ａ）は図２のＶＣＯ０すなわち可変容量素子の接続数が「０」である場合のもの、図４（Ｂ）は図２のＶＣＯ３１すなわち可変容量素子の接続数が半分の「３１」である場合のものである。図４より、制御電圧立上げ後発振周波数が安定するまでに、６秒近く要することが分かる。

一方、図３には、スイッチＳＷ２１〜ＳＷ２ｎを設けた本実施例の発振回路において、電源電圧Ｖｃｃを立ち上げるのと同時に制御電圧ＶAFCを０Ｖから２．４Ｖに立ち上げた際における発振周波数の変化を測定した結果を示す。図３より、本実施例の発振回路においては、制御電圧ＶAFCを立ち上げると速やかに目標発振周波数（ここでは２６ＭＨｚ）達して安定することが分かる。

このように発振周波数が安定するのは、スイッチ素子ＳＷ２１〜ＳＷ２ｎがオン状態にされると、可変容量素子Ｃｖ１〜Ｃｖｎのうちオンされたスイッチに対応するもののアノード側端子の電位が抵抗Ｒ６を介して速やかに接地電位に固定される。そして、制御電圧ＶAFCが変化してもその電位が保持され、リーク電流が流れても変化しないためであると考えられる。本実施例の発振回路において、図６と同様なシミュレーションを行なったところ、図８のように可変容量素子Ｃｖ１〜Ｃｖｎのアノード側端子の電位Ｖ１〜Ｖｎは制御電圧ＶAFCが立ち上がっても接地電位のままであることが確認された。

また、携帯電話機のような通信システムでは、図５（Ａ）に示すように、電源が投入されると１０秒程度かけて初期設定を行ない、基地局からの基準クロックに応じて基準発振回路の周波数の設定がなされる。その後、スリープ状態に移行して受信の待ち受けを開始し、基地局との通信の確認のため周期的に３００ｍｓｅｃのような短い時間のモニタを行なうような使い方がなされることがあるが、かかる周期的なモニタ動作の際には初期設定動作で決定された制御電圧ＶAFCを使用する。

そのため、制御電圧ＶAFCを立ち上げてから基準発振回路の周波数が安定するまでに数秒近く要してしまうことで周波数のずれが大きいと基地局との通信が不能となり、最も近い基地局を見つけるため図５（Ｂ）のように受信動作を繰り返し実行してしまい、無駄な電流を消費する原因となる。従って、本実施例を適用した高周波ＩＣを携帯電話機に使用することで、そのような無駄な消費電流を減らし、１回の充電による最大待ち受け時間を長くすることができる。

なお、上記スイッチ素子ＳＷ２１〜ＳＷ２ｎのソース側に接続された共通抵抗Ｒ６の抵抗値は、この実施例では５０ｋΩとしたが、数１０ｋΩ〜数１００ｋΩの範囲、より望ましくは３０ｋΩ〜１００ｋΩの範囲であれば良い。１０ｋΩよりも小さな抵抗値の抵抗素子では、上記スイッチ素子がオフ状態の場合であっても上記新たに設けたスイッチ素子と上記共通抵抗素子を通じて上記定電位点と可変容量素子のスイッチ接続側の端子との間のインピーダンスが低く可変容量素子が有効に動作する状態、即ち上記スイッチ素子がオンの状態と等価な状態になり、スイッチ素子に接続されている可変容量素子の容量値がスイッチ素子がオフ状態であるにも関わらず上記制御電圧に応じて変化してしまう[とともに、]。また、数１００ｋΩよりも大きな抵抗値の抵抗素子では、スイッチ素子がオフ状態の場合に上記新たに設けたスイッチ素子もオフしている状態、即ち上記新たに設けたスイッチ素子と上記共通抵抗素子の無い当初の状態と等価な状態になり、スイッチ素子に接続されている可変容量素子のスイッチ接続側の端子の電位がリークによってスイッチ素子がオフ状態であるにも関わらず変化してしまうためである。

次に、図９を用いて、上記実施例の電圧制御発振回路（ＶＣＯ）を基準信号発生源として適用した高周波ＩＣとそれを用いた無線通信システムの一構成例を説明する。

図９に示されているように、この実施例の無線通信システムは、信号電波の送受信用アンテナ４００、送受信切り替え用のスイッチ４１０、受信信号から不要波を除去するＳＡＷフィルタなどからなるバンドパスフィルタ４２０ａ〜４２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）４３０などを備える。また、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路３００を備える。この実施例では、高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成されている。

特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の通信方式による４つの周波数帯の信号の変復調が可能に構成されている。また、これに応じて、バンドパスフィルタとして、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の周波数帯の受信信号をそれぞれ通過させるフィルタフィルタ４２０ａ、４２０ｂ、４２０ｃ、４２０ｄが設けられている。

本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路とで構成される。

受信系回路ＲＸＣは、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１０ａ〜２１０ｄと、高周波発振回路（ＲＦＶＣＯ）２５０で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１を備える。また、受信系回路ＲＸＣは、ロウノイズアンプ２１０ａ〜２１０ｄで増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることによりＩ信号とＱ信号の復調およびダウンコンバートを行なうミキサ回路２１２ａ，２１２ｂを備える。さらに、受信系回路ＲＸＣは、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンドＬＳＩ３００へ出力する各周波数帯に共通の高利得増幅部２２０Ａ，２２０Ｂを備える。

高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段にアンプＡＭＰ１が接続された構成を有しており、復調されたＱ信号を、不要波を除去しつつ所定の振幅レベルまで増幅する。高利得増幅部２２０Ｂも同様な構成を有しており、復調された I信号を所定の振幅レベルまで増幅する。この高利得増幅部２２０Ａ，２２０Ｂには、内部のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３が設けられている。

送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φIFを分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２を備える。また、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかけるミキサからなる直交変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０を備える。

さらに、送信用発振回路２４０から出力される送信信号φTXをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φRFを分周した信号φRF’とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３５を備える。また、オフセットミキサ２３５の出力と前記加算器２３４で合成された信号TXIFとを比較して周波数差および位相差を検出する位相比較回路２３６と、該位相検出回路２３６の出力に応じた電圧を生成するループフィルタ２３７と、ＴＸＶＣＯ２４０の出力を分周してＧＳＭ系の送信信号を生成する分周器２３８を備える。さらに、分周器２３８で分周された信号とＴＸＶＣＯ２４０の出力信号をそれぞれ増幅する可変利得アンプ２３９ａ，２３９ｂと、差動出力をシングルの信号に変換して出力するバッファ回路２４１ａ，２４１ｂを備える。バッファ回路２４１ａ，２４１ｂのうち一方はＧＳＭ用の８５０〜９００ＭＨｚ帯の信号を出力する回路、他方はＤＣＳおよびＰＣＳ用の１８００〜１９００ＭＨｚ帯の信号を出力する回路である。

さらに、この送信系回路ＴＸＣは、前記可変利得アンプ２３９ａ，２３９ｂの出力側から取り出された出力のフィードバック信号を増幅してオフセットミキサ２３５へ供給するバッファアンプ２４２、該アンプで増幅されたフィードバック信号と前記加算器２３６で合成された信号TXIFとを比較して振幅差を検出する振幅比較回路２４３を備える。また、振幅比較回路２４３の出力を帯域制限するループフィルタ２４４、振幅制御ループの電圧を電流に変換する電圧−電流変換回路２４５、電流を電圧に変換する容量Ｃ５、容量Ｃ５の電圧をインピーダンス変換し前記可変利得アンプ２３９ａ，２３９ｂの制御電圧を生成するボルテージフォロワ２４６などからなる振幅制御ループが設けられている。これにより、振幅変調と位相変調を行なうＥＤＧＥモードに対応できるようにされている。

また、特に制限されるものでないが、本実施例では、送信系のＰＬＬの位相比較回路２３６には精度の高いアナログ位相比較回路２３６ａと動作速度の速いディジタル位相比較回路２３６ｂが並列に設けられている。動作開始初期には速度の速いディジタル位相比較回路を動作させ、位相がほぼ一致した後は精度の高いアナログ位相比較回路に切り替える。このようにすることによって、ＰＬＬ回路の動作開始時における引込み動作を早くしかつ精度を高くすることができる。

さらに、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１およびループフィルタ２６３が設けられている。また、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２およびループフィルタ２６４と、これらのシンセサイザ２６１および２６２の基準信号φrefを生成する基準発振回路（ＤＣＸＯ）２６５、送信用発振回路のキャリブレーションを行なう特性補正回路２４７が設けられている。

基準発振回路（ＤＣＸＯ）２６５として、水晶振動子を外付け素子とする前記実施例の発振回路が用いられる。基準信号φrefとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。図示しないが、シンセサイザ２６１および２６２は、それぞれＶＣＯ２５０，２３０の発振信号を分周する可変分周回路や位相比較回路、チャージポンプなどで構成される。

また、本実施例の高周波ＩＣの制御回路２６０には、ベースバンドＩＣ３００から高周波ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されている。制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンドＩＣ３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタにセットしセットされた内容に応じてＩＣ内部の各回路に対する制御信号を生成する。

データ信号ＳＤＡＴＡには、ベースバンドＩＣ３００から高周波ＩＣ２００へ与えるコマンドが含まれる。前記基準発振回路２６５のレジスタＲＥＧには、ベースバンドＩＣ３００からの制御コードが設定される。制御回路２６０は、スリープモード時に電源電圧がオフされて低消費電力モードに入るが、その間も基準発振回路２６５のレジスタＲＥＧには電源が供給され、レジスタの設定値が失われないように構成される。

なお、上記実施例の高周波ＩＣ２００は、これに水晶振動子を外付けして１個のセラミックのような絶縁基板上に実装してモジュールとして構成することができる。また、高周波ＩＣ２００と水晶振動子が実装されたセラミック基板上にさらに前記フィルタ４２０ａ〜４２０ｄを実装したモジュールとして構成してもよい。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、容量性負荷回路の可変容量回路として、可変容量素子Ｃｖ１〜Ｃｖｎとスイッチ素子ＳＷ１１〜ＳＷ１ｎとからなるものが使用されているが、可変容量素子Ｃｖ１〜Ｃｖｎと並列に複数の固定容量素子を設けて、可変容量素子Ｃｖ１〜Ｃｖｎと同様に切替え可能に構成しても良い。

この固定容量素子には、例えば半導体チップ上に窒化シリコンのような絶縁膜を挟んで対抗するように形成された金属膜からなるＭＩＭ容量を用いることができる。そして、この場合にも、ＭＩＭ容量にリークがあるならば、非接続の固定容量素子の端子電位を抵抗を介して接地点に接続するためのスイッチ素子を設けるように構成するのが望ましい。さらに、前記実施例では、複数の可変容量素子Ｃｖ１〜Ｃｖｎにそれぞれスイッチ素子を接続しているが、いずれか一つの可変容量素子にはスイッチ素子を接続しないようにしても良い。

また、前記実施例では、非接続の可変容量素子をスイッチ素子および共通抵抗を介して接地点に接続しているが、接地点以外の定電位（例えば電源電圧Ｖｃｃ）が印加されるノードに接続しても良い。あるいは、共通抵抗Ｒ６を省略する一方、入力端子が図１の外部端子Ｐ３に接続されたボルテージフォロワを設けて、ベースバンド回路から供給される周波数制御電圧ＶAFCと同一レベルの電位を、非接続の可変容量素子のアノード端子側に印加するように構成しても良い。

さらに、前記実施例では、入力制御コード（レジスタの設定値）に基づいて固定容量素子と可変容量素子を選択的に接続するスイッチ素子ＳＷ１１〜ＳＷ１ｎ，ＳＷ２１〜ＳＷ２ｎを制御する信号を生成する回路としてデコーダ回路を用いているが、ランダムロジック回路やＲＯＭ（読出し専用メモリ）により構成するようにしても良い。また、上記実施例では外付けの水晶振動子を接続しているが、必要とされる精度を満たす振動素子であれば、例えばセラミック発振子を適用することも出来る。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、発振信号を生成するＶＣＯを有する半導体集積回路一般に利用することができる。

本発明に係る電圧制御発振回路（ＶＣＯ）の一実施例とそれを基準信号発生源として適用した高周波ＩＣの要部の構成例を示す回路構成図である。 実施例の発振回路における制御電圧ＶAFCと周波数可変範囲との関係を示す特性図である。 実施例の発振回路における制御電圧ＶAFC立上げ後の発振周波数の変化を示すタイムチャートである。 電位固定用のスイッチ（ＳＷ２１〜ＳＷ２ｎ）と抵抗（Ｒ６）を設けない発振回路における制御電圧ＶAFC立上げ後の発振周波数の変化を示すタイムチャートで、（Ａ）は周波数切替え用のスイッチ（ＳＷ１１〜ＳＷ１ｎ）をすべてオフした場合、（Ｂ）はスイッチ（ＳＷ１１〜ＳＷ１ｎ）を半数だけオフした場合のタイムチャートである。 発振回路を内蔵した高周波ＩＣを適用した携帯電話機における電源投入後の動作状態の変化を示すタイムチャートで、（Ａ）は発振回路の周波数安定時間が短い場合、（Ｂ）は発振回路の周波数安定時間が長い場合のタイムチャートである。 電位固定用のスイッチ（ＳＷ２１〜ＳＷ２ｎ）と抵抗（Ｒ６）を設けない発振回路について行なったシミュレーションの際に使用した回路の構成を示す回路図である。 電位固定用のスイッチ（ＳＷ２１〜ＳＷ２ｎ）と抵抗（Ｒ６）を設けない発振回路における制御電圧ＶAFC立上げ後のバラクタ・ダイオードのアノード側電位の変化のシミュレーション結果を示すタイムチャートである。 実施例の発振回路における制御電圧ＶAFC立上げ後のバラクタ・ダイオードのアノード側電位の変化のシミュレーション結果を示すタイムチャートである。 実施例の発振回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの一構成例を示すブロック図である。

符号の説明

１０ 基準発振回路（ＤＣＸＯ）
１１ バイアス回路
１２ 励振回路
１３ 容量性負荷回路
１３ａ 可変容量回路
１３ｂ 電位固定回路
２００ 高周波ＩＣ
２１１ ロウノイズアンプ
２１２ 復調＆ダウンコンバート用ミキサ
２２０ 高利得増幅回路
２３３ 変調＆アップコンバート用ミキサ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２５０ 高周波発振回路（ＲＦＶＣＯ）
２６０ 制御回路
２６５ 基準発振回路（ＤＣＸＯ）
３００ ベースバンド回路
４００ 送受信用アンテナ
４１０ 送受信切り替え用のスイッチ
４２０ フィルタ
４３０ 高周波電力増幅回路

Claims (5)

1. 複数の可変容量素子と、これらの可変容量素子に接続された複数のスイッチ素子と、を含み、前記複数のスイッチ素子により選択接続された可変容量素子と外付けの振動素子との合成容量値と前記可変容量素子に印加される制御電圧に応じた周波数で発振動作可能に構成された発振回路と、
   前記複数のスイッチ素子のオン、オフ状態を制御する制御信号を生成する信号生成回路と、を内蔵した通信用半導体集積回路であって、
   前記発振回路は、前記複数のスイッチ素子のうちオフ状態のものに接続されている可変容量素子のスイッチ素子接続側の端子の電位を安定化させる電位安定化手段を有することを特徴とする通信用半導体集積回路。
2. 前記電位安定化手段は、前記複数のスイッチ素子と前記複数の可変容量素子のそれぞれの接続ノードに一方の端子が接続された複数の第２スイッチ素子と、前記第２のスイッチ素子の共通接続ノードと定電位点との間に接続された抵抗素子とからなり、前記複数の第２のスイッチ素子は、これらの第２のスイッチ素子に接続されている可変容量素子に対応する前記スイッチ素子と相補的にオン、オフ制御されるように構成されている請求項１に記載の通信用半導体集積回路。
3. 前記抵抗素子の抵抗値は、数１０ｋΩ〜数１００ｋΩである請求項２に記載の通信用半導体集積回路。
4. 前記可変容量素子は、バラクタ・ダイオードである請求項１〜３のいずれかに記載の通信用半導体集積回路。
5. 受信信号を復調する復調回路または送信信号を変調する変調回路と、前記復調回路における復調または前記変調回路における変調に用いられる高周波信号を生成する高周波信号生成回路を備え、前記発振回路で生成された発振信号が前記高周波信号生成回路に基準周波数信号として供給される請求項１〜４のいずれかに記載の通信用半導体集積回路。
   

Images