JP2007227615A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007227615A JP2007227615A JP2006046583A JP2006046583A JP2007227615A JP 2007227615 A JP2007227615 A JP 2007227615A JP 2006046583 A JP2006046583 A JP 2006046583A JP 2006046583 A JP2006046583 A JP 2006046583A JP 2007227615 A JP2007227615 A JP 2007227615A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat
- silicon layer
- type silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】パワー素子を内部から積極的に冷却する。
【解決手段】IGBT100は、トレンチゲート部G1〜G6を有し、高濃度n型シリコン層10nがエミッタ領域、p型シリコン層11pがpベース領域、n型シリコン層12nがnベース領域、高濃度p型シリコン層14pがコレクタ領域として作用する。高濃度n型シリコン層10nとp型シリコン層11pはエミッタ電極21eに接続され、高濃度p型シリコン層14pはコレクタ電極22cに接続される。ゲート部G1及びG2の間、G3及びG4の間、G5及びG6の間にはペルチェ素子P1、P2及びP3が形成されている。ペルチェ素子は、薄板状の放熱用埋め込み金属24、それと接して上側にn型半導体型シリコン層15n(及び図示しないp型シリコン層16p)、それと接して上側に導電性部材25R、間に絶縁膜32Pを介して上側に放熱部材26Rの積層構造を有している。
【選択図】図1
【解決手段】IGBT100は、トレンチゲート部G1〜G6を有し、高濃度n型シリコン層10nがエミッタ領域、p型シリコン層11pがpベース領域、n型シリコン層12nがnベース領域、高濃度p型シリコン層14pがコレクタ領域として作用する。高濃度n型シリコン層10nとp型シリコン層11pはエミッタ電極21eに接続され、高濃度p型シリコン層14pはコレクタ電極22cに接続される。ゲート部G1及びG2の間、G3及びG4の間、G5及びG6の間にはペルチェ素子P1、P2及びP3が形成されている。ペルチェ素子は、薄板状の放熱用埋め込み金属24、それと接して上側にn型半導体型シリコン層15n(及び図示しないp型シリコン層16p)、それと接して上側に導電性部材25R、間に絶縁膜32Pを介して上側に放熱部材26Rの積層構造を有している。
【選択図】図1
Description
本発明は、冷却機構を有する半導体装置に関する。本発明はいわゆるパワー素子、例えば絶縁ゲートパイポーラトランジスタ(以下、IGBTと略すことがある)に有効である。
大電流用の半導体素子、いわゆるパワー素子は、極めて多量に発熱する素子でもある。軌道車両や電気自動車、或いはいわゆるハイブリッド車等において、モーターの駆動電流を生成するためのスイッチング素子として用いられる絶縁ゲートパイポーラトランジスタ(IGBT)は、例えばヒートパイプを用いるなどの冷却機構が実用化されている。
一方、下記特許文献1には、IGBTの冷却のため、ペルチェ素子をIGBTに熱的に接合させる技術が開示されている。
特開2000−340723
特許文献1の技術は、IGBT外部にペルチェ素子を熱的に接合させるものであり、冷却が十分でない。実際、IGBT表面とペルチェ素子のいわゆるコールドジャンクションとの間には、絶縁基板と導電体部が存在し、IGBT内部の発熱部との距離は決して小さくない。更に、短絡時のように10μ秒程度の短時間で発熱が素子表面(絶縁基板の反対側)のエミッタ電極側で生じると、更にIGBTを形成した半導体基板自体の厚さも加わり、十分に冷却されることは期待できない。エミッタ電極側に冷却機構を設けた場合でも、10μ秒程度の短時間で半導体内部の温度が650〜700Kの真性温度まで達して熱破壊に至るが、例えば短絡部位の上部にアルミニウム電極が形成されている場合には、アルミニウム電極の厚さ方向で10μ秒の間に100μm程度迄しか熱が伝導しない。また、高温では短絡に至る電力エネルギー(短絡耐量)が小さくなるので、高温の状態が長く続くと素子内部で短絡が生じやすくなり、素子寿命が短くなってしまう。
また、IGBTはエミッタ電極側表面においても一様に発熱するものでなく、例えばエミッタへのボンディング部分がより発熱しやすく、IGBTのエミッタ側表面内においても温度分布が生じることとなる。通電状態と非通電状態を繰り返すと、ボンディング面内に大きな温度差(熱ストレス)が生じ、ワイヤボンディング部は剥がれやすくなる。また、チップ面内温度分布によって、チップ面内の電流にアンバランスが生じ、ターンオフ時に局所的な電流集中が生じ易くなる。このため、電流集中による素子破壊が起こり易くなる。
本発明は発熱性の半導体装置を内部から積極的に冷却することを目的とする。更に、一様には発熱しない、或いは一様には放熱しにくい半導体装置において、発熱量又は蓄熱量の大きい部分をより積極的に冷却することを目的とする。
請求項1に係る発明は、半導体装置であって、半導体層中に埋め込まれ、他の構成要素と電気的に絶縁された放熱用埋め込み部材を有することを特徴とする。また、請求項2に係る発明は、放熱用埋め込み部材に熱的に接続された、半導体装置の外部に熱を放出するための放熱部材を有することを特徴とする。
請求項3に係る発明は、放熱用埋め込み部材は金属であって絶縁体に覆われており、同じく絶縁体に覆われて半導体装置の他の構成要素と電気的に絶縁されたp型及び/又はn型の半導体と接触することで、ペルチェ素子を形成していることを特徴とする。請求項4に係る発明は、ペルチェ素子を形成するp型及び/又はn型の半導体に熱的に接続された、半導体装置の外部に熱を放出するための放熱部材を有することを特徴とする。
請求項5に係る発明は、縦方向に形成された伝導型が異なる半導体層に沿って電流が流れる縦型半導体装置であって、ペルチェ素子は水平面方向の配列においてその疎密が生じるように複数個形成されていることを特徴とする。尚、例えば「密に形成された部分」と「疎に形成された部分」は、縦方向に形成された半導体素子単位が前後左右に平面的に密集した半導体装置においては、当該縦方向の部分を意味するものでなく、当該平面内に密に形成された部分と疎に形成された部分が存在するものを言う。また、ペルチェ素子がある部分で密とは、ペルチェ素子を形成する放熱用埋め込み金属が当該部分(当該部分から素子外周方向等に至って形成されるものを含む)で面積若しくは体積が大きい、又は複数個集中する場合、ペルチェ素子が当該部分に複数個集中することで密となる場合、当該部分(当該部分から素子外周方向等に至って形成されるものを含む)に形成されるペルチェ素子の、放熱用埋め込み金属とp型及び/又はn型の半導体との接触面積が他の位置のペルチェ素子の対応する接触面積よりも大きい場合の何れかを言うものとする。
請求項6に係る発明は、縦方向に形成された伝導型が異なる半導体層に沿って電流が流れる縦型半導体装置であって、放熱用埋め込み部材は平面方向の配列においてその疎密が生じるように形成されていることを特徴とする。
請求項7に係る発明は、放熱用埋め込み部材は、その法線が横方向となる板状に形成されたことを特徴とする。請求項8に係る発明は、半導体装置は絶縁ゲートパイポーラトランジスタ又はパワーMOSFETであってトレンチゲートを有し、放熱用埋め込み部材は、当該トレンチゲートに平行に形成されていることを特徴とする。
本発明の第1の効果は、短時間熱破壊に対する信頼性を向上させるものである。熱容量の大きな部材を半導体内部の発熱部位により近い位置に形成すると、短時間の温度上昇に対しても、温度上昇を抑える効果を発揮する事ができる。短絡時には、自己発熱によって寄生素子が動作(熱暴走)するのでこれを抑える効果も有する。パワー素子が負荷短絡しても熱破壊に至らない電気エネルギーの最大値を短絡耐量と呼ぶと、この短絡耐量は、周囲温度が上昇すると低下する。本発明の第2の効果は、例えばパワー素子では単一セルの並列接続によって全体が形成されており、チップ面内に温度分布が生じると、温度の高い箇所に律速して耐量が低下することから、逆に、温度分布を均一に近づける事によって、耐量が向上することである。
絶縁体に覆われることにより他の構成要素と電気的に絶縁されて、半導体層中に埋め込まれた放熱用埋め込み部材を有するので、当該放熱用埋め込み部材を介して、半導体装置の内部から熱を外部に放出することが可能となる。これにより、短絡耐量を高く維持することができる。また、素子内部に冷却機構を埋め込む形となるので、寄生素子の近傍を効果的に冷却できる。これらにより、熱破壊を防ぎ、素子寿命を長くすることができる(請求項1)。この際、当該放熱用埋め込み部材自体を半導体装置外部まで連接しても良いが、当該放熱用埋め込み部材と熱的に接続された他の放熱部材を用いれば、半導体装置の設計及び構成の自由度が高くなる(請求項2)。
更に、放熱用埋め込み部材を金属で形成し、p型及び/又はn型半導体を接触させた構造のペルチェ素子を形成するならば、ペルチェ素子に電流を流すことで、放熱用埋め込み金属からp型及び/又はn型半導体へ熱流を生じさせることができる(請求項3)。この際、p型及び/又はn型半導体に電流を流すための伝導性材料自体を半導体装置外部まで連接しても良いが、p型及び/又はn型半導体に直接又は間接的に熱的に接続された他の放熱部材を用いれば、半導体装置の設計及び構成の自由度が高くなる(請求項4)。
以上の構成は、主として半導体素子表面に平行電流が流れる半導体装置よりも、半導体装置の基板の厚み方向に電流が流れる、縦方向に形成された伝導型が異なる半導体層に沿って電流が流れる縦型半導体装置に特に有効である。縦型半導体装置では発熱及び蓄熱が半導体装置の表面よりも内部に生じるからである。この時、ペルチェ素子を複数個形成し、当該縦方向に形成された半導体素子単位が前後左右に平面的に密集した半導体装置の、当該平面において疎密が生じるように形成すると良い(請求項5)。或いは放熱用埋め込み部材を疎密が生じるように形成しても良い(請求項6)。この放熱用埋め込み金属はペルチェ素子を形成していなくても良い。
ペルチェ素子及び/又は放熱用埋め込み部材の疎密を設けることで、発熱しやすい、又は放熱しにくい部分を積極的に冷却することができ、例えば発熱しやすいボンディングワイヤ部の電極内部の温度をより均一にすることができる。或いは、通電状態と非通電状態を繰り返した場合でも、当該電極内部の温度変化を面内で均一にすることができる。これにより熱ストレスを抑制し、ボンディング部の剥がれを防止することができ、素子の信頼性が向上する。また、チップ温度分布が平滑になるので、特定の部位の温度上昇が抑えられ、短時間熱破壊耐量が向上する。
放熱用の埋め込み金属は、板状に形成することで、半導体装置中の占有体積を抑制しながら半導体装置と熱的に接触する面積を大きくすることができる。これにより効果的に放熱作用を奏することができる(請求項7)。更に、半導体装置が絶縁ゲートパイポーラトランジスタやパワーMOSFETであって、トレンチゲートを有し、前記放熱用埋め込み部材は、当該トレンチゲートに平行に形成されいれば、以下に示す構成例のように、ゲートのトレンチを形成するときに同時に放熱用埋め込み部材を埋め込むトレンチを形成することができるので、製造工程が簡易となる(請求項8)。
放熱用埋め込み部材は、導体に限らず半導体や絶縁体でも良い。この際、体積当たりの熱容量や熱伝導率が大きいものを選択する。放熱用埋め込み金属の体積当たりに換算した熱容量は、半導体装置を構成する半導体の体積当たりに換算した熱容量よりも大きいものを用いると良い。これにより半導体の熱伝導よりも早く放熱用埋め込み金属を介して放熱が可能となる。例えばシリコン基板に形成した半導体装置に対し、銅、アルミニウムその他の金属を用いる。放熱用埋め込み金属は板状に形成すると良く、トレンチゲート状に当該板が半導体基板面に垂直となるように形成すると良い。特に、トレンチゲートを実際に有するIGBTその他の半導体装置においては、当該トレンチゲートに平行に形成すると良く、更にはトレンチゲートと同じ深さで形成すると、絶縁膜形成工程も同時とでき、簡易である。絶縁膜形成の後、トレンチに金属蒸着等により放熱用埋め込み金属を形成する。トレンチゲートのゲートも同じ金属を用いると、蒸着工程も同時に実施できる。
ペルチェ素子を形成する場合、放熱用埋め込み金属を蒸着により形成した後、その上に例えばドープされたポリシリコンを形成してコールドジャンクションを形成する。この時、絶縁膜を上方向に成長させて、トレンチを上方向に延ばしてからからドープされたポリシリコンを形成すると良い。ペルチェ素子の半導体層と電源の正負電位(或いは正電位とグランド電位)との接続用配線に用いる導電性材料は、銅、アルミニウム、金、その他入手可能な任意の金属、合金、その他導電性材料を用いて良い。また、ホットジャンクション側においてペルチェ素子の半導体層と熱的に接続されるべき放熱部材は、やはり体積当たりに換算した熱容量が大きい金属を用いることが好ましい。その他熱伝導率が高いものが好ましい。
以下、図を参照しながら本発明の特徴を有する実施例について説明するが、本発明は以下の実施例に限定されるものではない。
本実施例は、平板状のトレンチゲートを有する縦型IGBTに本発明を適用したものである。図1は本実施例に係るIGBT100の平板状のトレンチゲートに垂直な断面図、図2.Aは冷却機構を形成するペルチェ素子付近での、平板状のトレンチゲートに平行な断面図である。図1において、一点鎖線でII−II’と示した部分が図2.Aの断面図の位置を示し、図2.Aにおいて、一点鎖線でI−I’と示した部分が図1の断面図の位置を示す。尚、図2.B及び図2.Cは、図2.Aの変形例に当たるものであり、後に説明する。
図1のように、IGBT100は、p型シリコン基板に、ドナー及びアクセプタをドープして、高濃度n型シリコン層13n、n型シリコン層12n、p型シリコン層11p及び高濃度n型シリコン層10nを形成したものである。p型シリコン基板の、ドープされなかった部分が高濃度p型シリコン層14pである。例えばまず330μm厚のp型シリコン基板に対し、表面から100μm付近にドナーをドープして高濃度n型シリコン層13nを形成し、それよりも表面側にドナーをドープしてn型シリコン層12nを形成し、更に表面側をアクセプタドープしてp型シリコン層11pを順に形成する。表面層であるp型シリコン層11pの浅い位置に部分的にドナーをドープして高濃度n型シリコン層10nを形成する。また、トレンチゲートであるゲート部G1〜G6を形成する。高濃度n型シリコン層10nがエミッタ領域、p型シリコン層11pがpベース領域、n型シリコン層12nがnベース領域、高濃度p型シリコン層14pがコレクタ領域として作用する。高濃度n型シリコン層10nとp型シリコン層11pはエミッタ電極21eに接続され、高濃度p型シリコン層14pはコレクタ電極22cに接続される。
図1において板状のゲート部G6は、ドープされたポリシリコンから成るゲート電極23gとそれを覆う絶縁膜31gから構成される。他のゲート部G1〜G5の構成は符号を省略しているがゲート部G6の構成と同様である。尚、後に示す図3から図6においては、ゲート部としては、ゲート電極23gとそれを覆う絶縁膜31g、更にエミッタである高濃度n型シリコン層10nをも含めて表現していることを付記する。
板状のゲート部G1及びG2の間には、それらに平行に板状に形成されたペルチェ素子P1が形成されている。同様に、ゲート部G3及びG4の間にはそれらに平行にペルチェ素子P2が、ゲート部G5及びG6の間にはそれらに平行にペルチェ素子P3が形成されている。ペルチェ素子P3は、板状の放熱用埋め込み金属24、それと接して上側にn型半導体型シリコン層15n、それと接して上側に導電性部材25R、間に絶縁膜32Pを介して上側に放熱部材26Rの積層構造を有する。尚、図2.Aで示すが、図1で図示できない部分で、ペルチェ素子P3は、板状の放熱用埋め込み金属24、それと接して上側にp型半導体型シリコン層16p、それと接して上側に導電性部材25L、間に絶縁膜32Pを介して上側に放熱部材26Lの積層構造を有している。ペルチェ素子P1及びP2についても同様の構成である。絶縁膜32Pはペルチェ素子P1乃至P3全体を覆い、エミッタ電極21e、高濃度n型シリコン層10n、p型シリコン層11p及びn型シリコン層12nと絶縁分離を成している。
板状の放熱用埋め込み金属24は、ゲート部のゲート電極23gと同様に、その最下端はp型シリコン層11pとn型シリコン層12nとの界面よりも深い位置に達しており、最上端はp型シリコン層11pの最上端とほぼ同じ位置となっている。これは作業工程の容易さからこのように示したが、板状の放熱用埋め込み金属24及び/又はゲート部のゲート電極23gの最上端については、p型シリコン層11pの最上端より低くても良く、それを越える構成としても良い。
n型ポリシリコン層15nと導電性部材25Rの接合面は、放熱性を考慮してエミッタ電極21eの最上端よりも上側としているが、この位置も任意である。
図2.Aは、板状のペルチェ素子P1の法線方向に垂直な面での断面図である。左側に配置されたn型ポリシリコン層15nの上部に接して導電性部材25Rが、導電性部材25Rと絶縁膜32Pを介して上側に放熱部材26Rが配置されている。n型ポリシリコン層15nと対応して右側にp型ポリシリコン層16pが配置されてその上部に接して導電性部材25Lが、導電性部材25Lと絶縁膜32Pを介して上側に放熱部材26Lが配置されている。n型ポリシリコン層15nとp型ポリシリコン層16pは放熱用埋め込み金属24と直接接合している。図2.Aにおいて、紙面に対し前後方向(縦型IGBT100の横方向)の法線を有する板状の放熱用埋め込み金属24の中央部上側は、絶縁膜32Pを介してエミッタ電極21eが形成されており、ペルチェ素子P1の、ゲート部G1側及びG2側に形成されているエミッタ電極21eが接続された構成である。即ち、各ペルチェ素子P1乃至P3が図2.Aのように構成されていることにより、図1のエミッタ電極21eの全体が電気的に接続されている。
図2.Aの構成によれば、正電位を導電性部材25Rに接続し、負電位又はグランドを導電性部材25Lに接続することで、電流は導電性部材25R、n型ポリシリコン層15n、放熱用埋め込み金属24、p型ポリシリコン層16p、導電性部材25Lの順に流れる。この時、n型ポリシリコン層15nの内部では主として電子が放熱用埋め込み金属24との接合面から導電性部材25Rとの接合面に向かって流れると同時に、放熱用埋め込み金属24との接合面で吸熱が、導電性部材25Rとの接合面で発熱が生じる。同様に、p型ポリシリコン層16pの内部では主として正孔が放熱用埋め込み金属24との接合面から導電性部材25Lとの接合面に向かって流れると同時に、放熱用埋め込み金属24との接合面で吸熱が、導電性部材25Lとの接合面で発熱が生じる。
即ち、図2.Aの構成により、正電位を導電性部材25Rに接続し、負電位又はグランドを導電性部材25Lに接続することで、放熱用埋め込み金属24が冷却され、奪われた熱は導電性部材25R及び導電性部材25Lに移動する。この熱を放熱部材26R及び26Lに更に伝導させて、図示しない、IGBT100の外部のヒートシンク等に排出することで、極めて効率的な冷却機構を構成することができる。また、放熱用埋め込み金属24は、縦型IGBT100の横方向の法線を有する板状に形成されているので、素子を構成する半導体層との接触面積が大きく、効率的な冷却機構となる。
さらに、p型シリコン層11pとn型シリコン層12nとの接合面が真性温度付近まで上昇すると、寄生のnpnトランジスタ(10n、11p、12n)が動作することによって熱破壊に至る。p型シリコン層11pとn型シリコン層12nとの接合面の深さに達するように放熱用埋め込み金属24を設けて当該接合面付近を効果的に冷却することによって、寄生のnpnトランジスタが動作しにくくなり、熱破壊しにくくなるため、短絡耐量が向上する。このように、板状のゲート電極23gと平行且つ同じ深さに板状の放熱用埋め込み金属24を設けることで、IGBT100のチャネルの位置(深さ)を効果的に冷却することができる。
図1及び図2.Aに示した構成のIGBT100の、ペルチェ素子P1乃至P3及びゲート部G1乃至G6は、次のような構成とすることができる。アクセプタ不純物によりp型となったp型シリコン層11pに、深さ5.5μm、幅wが0.5μmのトレンチをピッチdが2μm(トレンチ間1.5μm)で形成する。ここに厚さ0.1μmのSiO2層を形成する。ゲート部G1乃至G6においては、例えばドナーをドープされたポリシリコンをトレンチに形成し、ゲート電極23gを形成する。一方、ペルチェ素子P1乃至P3においては、トレンチにアルミニウムを埋め込み、放熱用埋め込み金属24を形成する。更に放熱用埋め込み金属24の上にp型ポリシリコン層16p及びn型ポリシリコン層15nを形成して、この後、ゲート電極23g及びペルチェ素子P1〜P6の配線層(導電性部材25他)を形成した後、絶縁膜31g及び32Pで覆う。ペルチェ素子P1〜P6の導電性部材25上部には放熱部材26を形成し、これも絶縁膜32Pで覆う。p型シリコン層11pの表面を露出させて、ゲート部横にnエミッタ領域を形成するため、ドナー不純物を打ち込む。この後、表側面全体をエミッタ電極21eで覆う。
尚、図2.AでAと示した空白域は、放熱部材26R及び26Lを放熱部材で連結しても良い。この場合、連結に用いる放熱部材の、下側は絶縁膜32Pを充填し、周囲は絶縁膜32Pで覆う。尚、連結に用いる放熱部材の周囲を絶縁膜32Pで覆いつつ、その下側にエミッタ電極21eを形成し得る様に空隙を設けても良い。このような場合、図2.Aの放熱部材26R及び26Lからの放熱先である図示しないヒートシンク等は、図2.Aのペルチェ素子P1の左右両側に設けないで、左右のいずれか1方のみとして良い。
図2.Bは、2個のペルチェ素子を連結(直列接続)することを示すものである。左右に放熱用埋め込み金属24−1及び24−2を形成し、各々の上部に、図2.Aと同様にn型ポリシリコン層15n−1及びp型ポリシリコン層16p−1、並びに、n型ポリシリコン層15n−2及びp型ポリシリコン層16p−2を形成する。n型ポリシリコン層15n−1の上部に導電性部材25Rを形成し、その上部に絶縁膜32Pを介して放熱部材26Rを形成する。一方、p型ポリシリコン層16p−1及びn型ポリシリコン層15n−2の上部に、それらを電気的に接続するように導電性部材25mを形成し、その上部に絶縁膜32Pを介して放熱部材26mを形成する。更にp型ポリシリコン層16p−2の上部に導電性部材25Lを形成し、その上部に絶縁膜32Pを介して放熱部材26Lを形成する。
図2.Bの構成によれば、正電位を導電性部材25Rに接続し、負電位又はグランドを導電性部材25Lに接続することで、電流は導電性部材25R、n型ポリシリコン層15n−1、放熱用埋め込み金属24−1、p型ポリシリコン層16p−1、導電性部材25m、n型ポリシリコン層15n−2、放熱用埋め込み金属24−2、p型ポリシリコン層16p−2、導電性部材25Lの順に流れる。こうして図2.Aと全く同様に、放熱用埋め込み金属24−1及び24−2が冷却され、奪われた熱は放熱部材26R、26m及び26Lに伝導され、図示しない、IGBT100の外部のヒートシンク等に排出することで、極めて効率的な冷却機構を構成することができる。容易に理解できる通り、図2.Bの構成は、任意個数のペルチェ素子を直列接続することが可能であること示している。尚、図2.Bの2つの空白域B1及びB2については、図2.Aの空白域Aと同様に変形することができる。いずれにせよ、放熱部材26R、26m及び26Lの放熱先は、周知の技術を所望に用いて設計すれば良く、個々のペルチェ素子の、図2.Bでの左右方向(図1での紙面に対して前後方向)に限定されるものではない。
図2.Cは、単に放熱用埋め込み金属24と放熱部材26R及び26Lとにより構成する例である。図2.Cにおいてはペルチェ素子を形成しないので、電源を接続する必要がなく、導電性部材25R及び25Lは省略でき、放熱用埋め込み金属24が絶縁膜32Pを介して放熱部材26R及び26Lに熱的に接続されている。図2.Cでは1つのトレンチのみを示しているが、図2.Bのような連結構造とすることも可能である。図2.Cの空白域Cについては、図2.Aの空白域Aと同様に変形することができる。
〔中央部に密となる構成〕
ペルチェ素子を、チップ温度分布が平滑になるようにレイアウトすることについて説明する。例えば、温度の高い(発熱しやすく、放熱しにくい)チップ中央部やワイヤーボンディング部では密にレイアウトし、チップ周辺部では疎にレイアウトするものである。これにより、発熱部位がより冷却される為、チップ面内の温度分布が平滑になる。パワー素子の設計、特にチャネル(ゲート電極)の配置や個数と、ワイヤボンディング位置を考慮の上、ペルチェ素子の疎密度合いを最適化してレイアウトすればよい。
ペルチェ素子を、チップ温度分布が平滑になるようにレイアウトすることについて説明する。例えば、温度の高い(発熱しやすく、放熱しにくい)チップ中央部やワイヤーボンディング部では密にレイアウトし、チップ周辺部では疎にレイアウトするものである。これにより、発熱部位がより冷却される為、チップ面内の温度分布が平滑になる。パワー素子の設計、特にチャネル(ゲート電極)の配置や個数と、ワイヤボンディング位置を考慮の上、ペルチェ素子の疎密度合いを最適化してレイアウトすればよい。
図3乃至図6では、ペルチェ素子を中央部に密となるように形成する例を示す。尚、水平面による断面図的な模式図として示す。当該水平面は、図1における、p型シリコン層11pとエミッタ電極21eの接合面に当たる。図3乃至図5においては、断面図としてはp型シリコン層11pの最上面を想定し、絶縁膜32Pを含めてペルチェ素子の占める領域をP1〜P7(図5ではP11〜P71)と矩形で示し、絶縁膜31g及び高濃度n型シリコン層10nを含めてゲート部の占める領域をG1〜G14と矩形で示した。図3においては、図1での説明に合わせ、ペルチェ素子P1〜P7とゲート部G1〜G14は、紙面内において合同且つ等間隔に配置された横長の長方形で示した。尚、p型シリコン層11pの最上面のIGBT210〜240の外周部には、周知のガードリング領域40を設けている。
尚、各ペルチェ素子領域は、放熱用埋め込み金属24の最上面とそれを取り巻く絶縁膜32Pを合わせた領域であるが、放熱用埋め込み金属24とn型ポリシリコン層15nが接する領域については、外周を破線で、内部を右上がりハッチングで示した。一方、放熱用埋め込み金属24とp型ポリシリコン層16pが接する領域については、外周を破線で、内部を右下がりハッチングで示した。また、図6においては、ゲート部の占める領域を中空きの矩形(四角ドーナツ状)で示した。
図1においては、各ゲート部G1〜G6のnエミッタを形成する高濃度n型シリコン層10nは、ペルチェ素子P1〜P3と相対しない側にのみ形成する例を示したが、図3乃至図5においては、各ゲート部のnエミッタを形成する高濃度n型シリコン層は、ペルチェ素子と相対する側にも設けるものとする。同様に、図6においては中空きの矩形(四角ドーナツ状)で示した各ゲート部のnエミッタを形成する高濃度n型シリコン層は、中空きの矩形の内側及び外側に形成するものとし、ペルチェ素子と相対する側(ペルチェ素子がある場合の各ゲート部の外側)にも設けるものとする。
図3は、ペルチェ素子を中央部に密となるように形成した、実施例のIGBT210の構成を示す、水平面による断面図的な模式図である。IGBT210は、図3内で左右方向に形成された21個のトレンチに、14個のゲート部G1乃至G14と、7個のペルチェ素子P1乃至P7が形成さている。既に述べたように、ガードリング領域40内に、p型シリコン層11pが形成されており、また、各ペルチェ素子内の左端付近に、n型ポリシリコン層15nが接する領域P1n〜P7nが、右端付近にp型ポリシリコン層16pが接する領域P1p〜P7pが形成されている。7個のペルチェ素子P1乃至P7は全く同一の構成であるものとする。また、14個のゲート部G1乃至G14も同一構成であって、各々その領域の紙面内上下両方にnエミッタを有しているものとする。
図3のIGBT210の7個のペルチェ素子P1乃至P7と14個のゲート部G1乃至G14の配置は紙面内上下対称である。中央部にペルチェ素子P4が、その紙面内上側に1個のゲート部G7が、その上側にペルチェ素子P3が、その上側に2個のゲート部G6及びG5が、その上側にペルチェ素子P2が、その上側に3個のゲート部G4乃至G2が、その上側にペルチェ素子P1が、その上側に1個のゲート部G1が配置されている。ペルチェ素子P4乃至P7と7個のゲート部G8乃至G14の配置も同様である。こうして、図3のIGBT210の中央部の2個のゲート部G7及びG8は、3個のペルチェ素子P3乃至P5で、その外側(上下方向)に位置する4個のゲート部G5及びG6とG9及びG10とは、各々2個のペルチェ素子P2及びP3とP5及びP6とで、その次に外側(上下方向)6個のゲート部G2乃至G4とG11乃至G13とは、各々2個のペルチェ素子P1及びP2とP6及びP7とで、最外周のゲート部G1とG14とは各々1個のP1とP7とで冷却されることとなる。このように、図3のIGBT210は、その紙面内上下方向の中央部にペルチェ素子を密に形成し、所望の電流を各ペルチェ素子に流すことで、放熱しにくいパワー素子の中央部を積極的に冷却することができる。これにより、パワー素子の駆動時の素子特性を安定化させ、素子寿命の延長を図ることができる。尚、本実施例においては、放熱用埋め込み金属24の体積(図3でペルチェ素子P1乃至P7の矩形の面積)が紙面内上下方向に対し、中央部で密となっている。
図4は、ペルチェ素子を中央部に密となるように形成した、他の実施例のIGBT220の構成を示す、水平面による断面図的な模式図である。図4のIGBT220は、図3のIGBT210の構成において、各ペルチェ素子の紙面内左右方向の放熱用埋め込み金属24の長さを個々に変えたものである。
即ち、図4のIGBT220は、図3のIGBT210の構成のうち、中央部のペルチェ素子P4は、ゲート部G1〜G14と左右方向の長さが同一、ペルチェ素子P3及びP5は左右方向の長さをペルチェ素子P4のそれよりも短くし、ペルチェ素子P2及びP6は左右方向の長さをペルチェ素子P3及びP5のそれよりも更に短くし、ペルチェ素子P1及びP7は左右方向の長さをペルチェ素子P2及びP6のそれよりも更に短くした。但し、n型ポリシリコン層15nが接する領域P1n〜P7nと、p型ポリシリコン層16pが接する領域P1p〜P7pは、全て同一面積とした。これにより、図4のIGBT220は、その紙面内上下方向及び左右方向の中央部にペルチェ素子を密に形成し、所望の電流を各ペルチェ素子に流すことで、放熱しにくいパワー素子の中央部を積極的に冷却することができる。これにより、パワー素子の駆動時の素子特性を安定化させ、素子寿命の延長を図ることができる。尚、本実施例においては、放熱用埋め込み金属24の体積が紙面内上下方向及び左右方向に対し、中央部で密となっている。
図5は、ペルチェ素子を中央部に密となるように形成した、他の実施例のIGBT230の構成を示す、水平面による断面図的な模式図である。図5のIGBT230は、図4のIGBT220の構成において、放熱用埋め込み金属24の長さを単に変えるのではなく、左右方向の長さの短いペルチェ素子を直列接続する個数を変えて、ペルチェ素子が中央部に密となる構成とするものである。
図5のIGBT230は、図5紙面内上部中央付近のペルチェ素子P11と同一構成のペルチェ素子P21及びP22、P31乃至P33、P41乃至P44、P51乃至P53、P61及びP62並びにP71を、配置された位置によって連結個数を変化させて構成したものである。尚、ゲート部G1乃至G14は図4のIGBT210、図5のIGBT220と全く同様に配置する。
ゲート部G1及びG2の間に形成されるペルチェ素子P11は、その左端付近に、n型ポリシリコン層15nが接する領域P11nが、右端付近にp型ポリシリコン層16pが接する領域P11pが形成されている。ゲート部G4及びG5の間に形成されるペルチェ素子P21及びP22は、各々の左端付近に、n型ポリシリコン層15nが接する領域P21n及びP22nが、右端付近にp型ポリシリコン層16pが接する領域P21p及びP22pが形成されている。これらは、図2.Bで示した構成と同様に、P21p上部のp型ポリシリコン層16pとP22n上部のn型ポリシリコン層15nが電気的に接続されている。図5では簡単のため、領域P21pと領域P22nを太線で結んで示した。こうして、ゲート部G4及びG5の間に形成されるペルチェ素子P21及びP22は直列接続されている。
全く同様に、3個のペルチェ素子P31乃至P33を直列接続してゲート部G6とG7の間に配置する。また、4個のペルチェ素子P41乃至P44を直列接続してゲート部G7とG8の間に配置する。また、3個のペルチェ素子P51乃至P53を直列接続してゲート部G8とG9の間に配置する。また、2個のペルチェ素子P61及びP62を直列接続してゲート部G10とG11の間に配置する。また、1個のペルチェ素子P71をゲート部G13とG14の間に配置する。以上のペルチェ素子P11〜71は、その配置される領域が、図5の紙面内左右対称となるように配置される。
このように形成したIGBT230は、図4のIGBT220よりも効果的に、その紙面内上下方向及び左右方向の中央部にペルチェ素子を密に形成し、所望の電流を各ペルチェ素子に流すことで、放熱しにくいパワー素子の中央部を積極的に冷却することができる。これにより、パワー素子の駆動時の素子特性を安定化させ、素子寿命の延長を更に図ることができる。尚、本実施例においては、放熱用埋め込み金属24の面積が紙面内上下方向及び左右方向に対し、中央部で密となっている他、n型ポリシリコン層15nが接する領域の面積と、p型ポリシリコン層16pが接する領域の面積が、紙面内上下方向及び左右方向に対し、中央部で密となっている。
〔変形例〕
図4のIGBT220において、図5のIGBT230のように、n型ポリシリコン層15nが接する領域の面積と、p型ポリシリコン層16pが接する領域の面積が、紙面内上下方向及び左右方向に対し、中央部で密となっている様に構成するためには、例えば次のようにすると良い。図4のIGBT220において、n型ポリシリコン層15nが接する領域(右上がりハッチング部分)の面積と、p型ポリシリコン層16pが接する領域(右下がりハッチング)の面積が、中央のペルチェ素子P4に対し大きく、ペルチェ素子P3及びP5、ペルチェ素子P2及びP6、ペルチェ素子P1及びP7の順にそれらの面積を小くなるように構成する。また、図3のIGBT210においてこの構成を適用すれば、少なくと紙面内上下方向に対し、中央部で密となっている様に構成できる。このようにしても、パワー素子中央部において積極的に冷却する構成とすることができる。その他、実施例4乃至6において、中央部に設けられたペルチェ素子P4(又はP41乃至P44)に供給される電流量を最も大きく、ペルチェ素子P3及びP5、ペルチェ素子P2及びP6、ペルチェ素子P1及びP7の順にそれらの電流量を減じる構成としても良い。また、以上の個々に述べた構成は、設計に応じ適宜組み合わせることができる。
図4のIGBT220において、図5のIGBT230のように、n型ポリシリコン層15nが接する領域の面積と、p型ポリシリコン層16pが接する領域の面積が、紙面内上下方向及び左右方向に対し、中央部で密となっている様に構成するためには、例えば次のようにすると良い。図4のIGBT220において、n型ポリシリコン層15nが接する領域(右上がりハッチング部分)の面積と、p型ポリシリコン層16pが接する領域(右下がりハッチング)の面積が、中央のペルチェ素子P4に対し大きく、ペルチェ素子P3及びP5、ペルチェ素子P2及びP6、ペルチェ素子P1及びP7の順にそれらの面積を小くなるように構成する。また、図3のIGBT210においてこの構成を適用すれば、少なくと紙面内上下方向に対し、中央部で密となっている様に構成できる。このようにしても、パワー素子中央部において積極的に冷却する構成とすることができる。その他、実施例4乃至6において、中央部に設けられたペルチェ素子P4(又はP41乃至P44)に供給される電流量を最も大きく、ペルチェ素子P3及びP5、ペルチェ素子P2及びP6、ペルチェ素子P1及びP7の順にそれらの電流量を減じる構成としても良い。また、以上の個々に述べた構成は、設計に応じ適宜組み合わせることができる。
更に、図3乃至図5の各図の各ペルチェ素子を、単に図2.Cのような板状の放熱用埋め込み金属24で構成しても良く、ペルチェ素子と、ペルチェ素子を構成しない板状の放熱用埋め込み金属24のみとの混在により構成しても良い。
また、図3乃至図5の各図において、ゲート部G1〜G14は紙面内左右方向に1つの連続した領域としたが、各ゲート部を更に横方向に分離した、左右方向に長さの短い矩形領域、いわゆるドット型により構成しても良い。
また、図3乃至図5の各図において、ゲート部G1〜G14は紙面内左右方向に1つの連続した領域としたが、各ゲート部を更に横方向に分離した、左右方向に長さの短い矩形領域、いわゆるドット型により構成しても良い。
図6は、ゲート部を中空きの矩形(四角ドーナツ状)とした場合の実施例のIGBT240の構成を示す、水平面による断面図的な模式図である。図6においては、上下方向にゲート部が7個、左右方向にゲート部が5個並んだ、7行5列のマトリックス状の配置を示している。図5ではi行j列のゲートをGijと示した。図5のペルチェ素子P11と同一の構成のペルチエ素子を、マトリックス状に配置されたゲート部の4辺に隣接させて形成する。各ペルチェ素子は、縦方向又は横方向に連結されている。縦に連結されたペルチェ素子と横方向に連結されたペルチェ素子は各々電気的に独立していても良い。この場合、図2.Bのように1本につながれたペルチェ素子は、自己のp型ポリシリコン層は隣接する素子のn型ポリシリコン層と電気的に接続される。或いは逆に図6の十字の太線の交点で電気的に接続されていても良い。この際、各ペルチェ素子のp型ポリシリコン層とn型ポリシリコン層を左右(上下)のいずれに配置するかは様々に設計することが可能である。このため、図6では破線の矩形でp型ポリシリコン層とn型ポリシリコン層との接続領域を示したが、ハッチングは示していない。また、図6でペルチェ素子のp型ポリシリコン層にもn型ポリシリコン層にも接していない太線の端の電位を如何に設定するかは、当該各ペルチェ素子のp型ポリシリコン層とn型ポリシリコン層の配置及び各ペルチェ素子に流すべき電流により、所望に設定される。
10n:エミッタ領域のn型シリコン層
11p:pベース領域のp型シリコン層
12n:ドリフト領域のn型シリコン層
13n:n型シリコン層
14p:コレクタ領域のp型シリコン層(p型シリコン基板の、ドープされなかった部分)
15n、15n−1、15n−2:n型ポリシリコン層
16p、16p−1、16p−2:p型ポリシリコン層
21e:エミッタ電極
22c:コレクタ電極
23g:ゲート電極
24、24−1、24−2:放熱用埋め込み金属
25R、25m、25L:導電性部材
26R、26m、26L:放熱部材
31g:ゲート部の絶縁膜
32P:ペルチェ素子の絶縁膜
P1〜P7、P11〜P71:ペルチェ素子
P1n:ペルチェ素子P1の領域の、n型ポリシリコン層15nが存在する領域
P1p:ペルチェ素子P1の領域の、p型ポリシリコン層16pが存在する領域
11p:pベース領域のp型シリコン層
12n:ドリフト領域のn型シリコン層
13n:n型シリコン層
14p:コレクタ領域のp型シリコン層(p型シリコン基板の、ドープされなかった部分)
15n、15n−1、15n−2:n型ポリシリコン層
16p、16p−1、16p−2:p型ポリシリコン層
21e:エミッタ電極
22c:コレクタ電極
23g:ゲート電極
24、24−1、24−2:放熱用埋め込み金属
25R、25m、25L:導電性部材
26R、26m、26L:放熱部材
31g:ゲート部の絶縁膜
32P:ペルチェ素子の絶縁膜
P1〜P7、P11〜P71:ペルチェ素子
P1n:ペルチェ素子P1の領域の、n型ポリシリコン層15nが存在する領域
P1p:ペルチェ素子P1の領域の、p型ポリシリコン層16pが存在する領域
Claims (8)
- 半導体装置であって、半導体層中に埋め込まれ、他の構成要素と電気的に絶縁された放熱用埋め込み部材を有することを特徴とする半導体装置。
- 前記放熱用埋め込み部材に熱的に接続された、前記半導体装置の外部に熱を放出するための放熱部材を有することを特徴とする請求項1に記載の半導体装置。
- 前記放熱用埋め込み部材は金属であって絶縁体に覆われており、
同じく絶縁体に覆われて前記半導体装置の他の構成要素と電気的に絶縁されたp型及び/又はn型の半導体と接触することで、ペルチェ素子を形成していることを特徴とする請求項1に記載の半導体装置。 - 前記ペルチェ素子を形成するp型及び/又はn型の半導体に熱的に接続された、前記半導体装置の外部に熱を放出するための放熱部材を有することを特徴とする請求項3に記載の半導体装置。
- 縦方向に形成された伝導型が異なる半導体層に沿って電流が流れる縦型半導体装置であって、
前記ペルチェ素子は、水平面方向の配列においてその疎密が生じるように複数個形成されていることを特徴とする請求項3又は請求項4に記載の半導体装置。 - 縦方向に形成された伝導型が異なる半導体層に沿って電流が流れる縦型半導体装置であって、
前記放熱用埋め込み部材は、水平面方向の配列においてその疎密が生じるように形成されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置。 - 前記放熱用埋め込み部材は、その法線が横方向となる板状に形成されたことを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体装置。
- 前記半導体装置は絶縁ゲートパイポーラトランジスタ又はパワーMOSFETであって板状のトレンチゲートを有し、前記放熱用埋め込み部材は、当該トレンチゲートに平行に形成されていることを特徴とする請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006046583A JP2007227615A (ja) | 2006-02-23 | 2006-02-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006046583A JP2007227615A (ja) | 2006-02-23 | 2006-02-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007227615A true JP2007227615A (ja) | 2007-09-06 |
Family
ID=38549132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006046583A Pending JP2007227615A (ja) | 2006-02-23 | 2006-02-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007227615A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009119175A1 (ja) * | 2008-03-26 | 2009-10-01 | 日本電気株式会社 | 半導体装置 |
JP2009224715A (ja) * | 2008-03-18 | 2009-10-01 | Toyota Central R&D Labs Inc | 放熱板とそれを備えたモジュール |
US8901630B2 (en) | 2012-03-29 | 2014-12-02 | Samsung Electronics Co., Ltd. | Transistor, semiconductor device, and semiconductor module including the same |
JP2017028118A (ja) * | 2015-07-23 | 2017-02-02 | 国立大学法人広島大学 | 吸熱素子及びそれを備えた半導体装置並びに吸熱素子の製造方法 |
JP2020155705A (ja) * | 2019-03-22 | 2020-09-24 | 三菱電機株式会社 | 半導体装置 |
-
2006
- 2006-02-23 JP JP2006046583A patent/JP2007227615A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224715A (ja) * | 2008-03-18 | 2009-10-01 | Toyota Central R&D Labs Inc | 放熱板とそれを備えたモジュール |
WO2009119175A1 (ja) * | 2008-03-26 | 2009-10-01 | 日本電気株式会社 | 半導体装置 |
JPWO2009119175A1 (ja) * | 2008-03-26 | 2011-07-21 | 日本電気株式会社 | 半導体装置 |
US8901630B2 (en) | 2012-03-29 | 2014-12-02 | Samsung Electronics Co., Ltd. | Transistor, semiconductor device, and semiconductor module including the same |
JP2017028118A (ja) * | 2015-07-23 | 2017-02-02 | 国立大学法人広島大学 | 吸熱素子及びそれを備えた半導体装置並びに吸熱素子の製造方法 |
JP2020155705A (ja) * | 2019-03-22 | 2020-09-24 | 三菱電機株式会社 | 半導体装置 |
JP7120104B2 (ja) | 2019-03-22 | 2022-08-17 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6119577B2 (ja) | 半導体装置 | |
US7772641B2 (en) | Power semiconductor device with a plurality of gate electrodes | |
US7622754B2 (en) | Semiconductor device and fabrication method thereof | |
JP2016167539A (ja) | 半導体装置 | |
EP1848040B1 (en) | Semiconductor element | |
JP2009021557A (ja) | 半導体装置 | |
JP4910304B2 (ja) | 半導体装置 | |
JP2004363327A (ja) | 半導体装置 | |
JP2018182254A (ja) | 半導体装置およびその製造方法 | |
JP6089818B2 (ja) | 半導体装置及びその製造方法 | |
JP6399228B2 (ja) | 半導体装置 | |
WO2019230851A1 (ja) | 半導体装置 | |
JP2005136264A (ja) | 電力用半導体装置及び電力用半導体モジュール | |
JP2007227615A (ja) | 半導体装置 | |
JPWO2009119175A1 (ja) | 半導体装置 | |
JP7192968B2 (ja) | 半導体装置 | |
JP6874443B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7781828B2 (en) | Integrated semiconductor chip with lateral thermal insulation | |
JP4852188B2 (ja) | 半導体装置 | |
JP6540563B2 (ja) | 半導体装置 | |
JP5577628B2 (ja) | 半導体装置 | |
JP2000200905A (ja) | 半導体装置 | |
JP7196761B2 (ja) | 半導体装置 | |
JP4529355B2 (ja) | 半導体装置 | |
JP7513553B2 (ja) | 半導体装置 |