JP4529355B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4529355B2 JP4529355B2 JP2003011697A JP2003011697A JP4529355B2 JP 4529355 B2 JP4529355 B2 JP 4529355B2 JP 2003011697 A JP2003011697 A JP 2003011697A JP 2003011697 A JP2003011697 A JP 2003011697A JP 4529355 B2 JP4529355 B2 JP 4529355B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- thermal resistance
- insulator
- electrode
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体基板に形成されたトレンチ内がゲート酸化膜を介してゲート電極により埋め込まれた構成のトレンチゲート型パワーMOS半導体装置、または半導体基板表面上にゲート酸化膜を介してゲート電極が形成されたプレーナ型パワーMOS半導体装置に関する。
【0002】
【従来の技術】
近年、パワーMOS(金属−酸化物−半導体)半導体装置として、ゲート絶縁膜にシリコン酸化膜を用いたものが普及している。また、パワーMOS半導体装置の飽和電圧(オン電圧)−スイッチング損失トレードオフ特性を改善することができるという理由と、半導体基板のコスト削減を図ることができるという理由により、半導体装置の薄膜化が進んでいる。
【0003】
図19は、従来のトレンチゲート型の絶縁ゲート型バイポーラトランジスタ(IGBT)の要部の構成を示す断面図である。図19に示すように、トレンチ1の側面および底面のほとんどは、熱抵抗の高い酸化膜2で覆われている。したがって、シリコン半導体基板3で発生した熱は、トレンチ1以外の部分、すなわちエミッタ電極4と半導体基板3とのコンタクト部分を介してエミッタ電極4へ伝播するか、または基板裏面側の図示しないコレクタ電極へ伝播して、放散される。
【0004】
図20は、トレンチMOS部を一定間隔で動作させないように構成したトレンチゲート型IGBTの要部の構成を示す断面図である。図20に示すように、ウェル領域5内のソース領域6に隣接するトレンチ1と同様に、ソース領域6に隣接しない(すなわち、動作しない)ダミートレンチ7も、その側面および底面は熱抵抗の高い酸化膜2で覆われている。したがって、熱の伝播経路は、図19に示すIGBTと同じである。
【0005】
図21は、従来のプレーナ型IGBTの要部の構成を示す断面図である。図21に示すように、MOS構造が形成されている基板表面のほとんどは、熱抵抗の高い酸化膜12で覆われている。したがって、シリコン半導体基板13で発生した熱は、エミッタ電極14と半導体基板13とのコンタクト部分を介してエミッタ電極14へ伝播するか、または基板裏面側の図示しないコレクタ電極へ伝播して、放散される(特許文献1、特許文献2参照。)。
【0006】
【特許文献1】
特開平8−125181号公報
【特許文献2】
特開2001−36084号公報
【0007】
【発明が解決しようとする課題】
上述したように、半導体装置を両面から冷却することにより温度上昇を抑制することが提案されているが、MOS構造自体が、半導体層内部に熱がこもりやすい構造であるため、十分な効果は得られていない。さらに、上述した従来構成においてIGBTを形成する半導体基板の厚さを薄くすると、半導体基板の熱容量が小さいため、短絡状態で高電圧、大電流が発生したときなどに、温度が過度に上昇し、破壊が起こりやすくなるという欠点が顕著となる。
【0008】
また、半導体基板内部の発熱部からコレクタ電極までの距離が、発熱部からエミッタコンタクト部までの距離よりも長いため、コレクタ側への熱伝播の効率が悪い。また、エミッタコンタクト部への熱伝播経路にはソース領域が存在する。そのため、熱の伝播によりソース領域の温度が上昇し、IGBTのラッチアップ耐量が低下するという問題点がある。
【0009】
本発明は、上記問題点に鑑みてなされたものであって、MOS構造部分の熱抵抗を小さくし、熱的耐量の高いパワーMOS半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、第1の発明は、第1導電型の半導体基板の表面層に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域に隣接し、かつ前記ウェル領域を貫通するトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする。この発明によれば、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【0011】
第1の発明において、前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、少なくとも前記トレンチの底面の一部で、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【0012】
また、前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ゲート電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【0013】
また、上記目的を達成するため、第2の発明は、半導体基板の表面領域に選択的に形成されたソース領域と、該ソース領域に隣接して形成されたトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、前記ソース領域から離れて形成されたダミートレンチと、該ダミートレンチの側面および底面に沿って形成されたダミー絶縁膜と、該ダミー絶縁膜の内側に埋め込まれたダミー電極と、該ダミー電極および前記ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ダミー絶縁膜の一部または全部が、二酸化シリコンよりも熱抵抗の低い絶縁体でできていることを特徴とする。この発明によれば、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【0014】
第2の発明において、前記ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【0015】
また、前記ダミー電極は、ポリシリコンよりも比熱の大きい部材でできていてもよい。そうすれば、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【0016】
また、前記層間絶縁膜の、前記ダミー電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ダミー電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【0017】
また、上記目的を達成するため、第3の発明は、第1導電型の半導体基板の表面層に選択的に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されていることを特徴とする。この発明によれば、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【0018】
第3の発明において、前記ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接しているとよい。そうすれば、半導体基板内部で発生した熱は、その発生部位の近くから、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して、半導体基板以外の部分に速やかに拡散する。
【0019】
また、前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていてもよい。そうすれば、半導体基板内部で発生した熱は、ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分と、ゲート電極と、層間絶縁膜の、シリコンガラスよりも熱抵抗の低い絶縁体でできている部分を介して、電極に速やかに拡散する。
【0020】
また、上記目的を達成するため、第4の発明は、第1導電型の半導体基板の表面層に選択的に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、隣り合う前記ウェル領域の間の前記半導体基板部分の一部に、二酸化シリコンよりも熱抵抗の低い絶縁体が埋め込まれており、該絶縁体が、半導体よりも熱容量の大きい部材に接していることを特徴とする。この発明によれば、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となる。
【0021】
第4の発明において、前記絶縁体内に、半導体よりも熱容量の大きい部材が埋め込まれていてもよい。そうすれば、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【0022】
また、前記絶縁体が接する、半導体よりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していてもよい。そうすれば、半導体基板内部で発生した熱は、半導体基板に埋め込まれた、二酸化シリコンよりも熱抵抗の低い絶縁体物でできている部分と、該絶縁体が接する、半導体よりも熱容量の大きい部材と、シリコンガラスよりも熱抵抗の低い絶縁体を介して、電極に速やかに拡散する。
【0023】
また、上記目的を達成するため、第5の発明は、第1導電型の半導体基板の表面層に選択的に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域の一部および前記ウェル領域の一部にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、前記半導体基板部分の、前記ゲート電極直下の領域を除く領域の一部または全部の表面上に、二酸化シリコンよりも熱抵抗の低い絶縁体よりなる膜が形成されていることを特徴とする。この発明によれば、二酸化シリコンよりも熱抵抗の低い絶縁膜での熱の伝播が可能となる。
【0024】
第5の発明において、前記二酸化シリコンよりも熱抵抗の低い絶縁膜が、ポリシリコンよりも熱容量の大きい部材に接していてもよい。そうすれば、二酸化シリコンよりも熱抵抗の低い絶縁膜を介して伝播してくる熱による温度上昇を、より一層抑制することができる。
【0025】
また、前記ポリシリコンよりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していてもよい。そうすれば、半導体基板内部で発生した熱は、二酸化シリコンよりも熱抵抗の低い絶縁膜と、該絶縁膜が接する、ポリシリコンよりも熱容量の大きい部材と、シリコンガラスよりも熱抵抗の低い絶縁体を介して、電極に速やかに拡散する。
【0026】
また、上記第1〜第5の発明において、二酸化シリコンよりも熱抵抗の低い絶縁体は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらを組み合わせたもので構成されていることを特徴とする。
【0027】
【発明の実施の形態】
以下に、本発明をIGBTに適用した例について図面を参照しつつ詳細に説明する。なお、添付図面において、同一の構成要素には同じ符号を付し、重複する説明を省略する。
【0028】
実施の形態1.
図1は、本発明の実施の形態1にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図1に示すように、第1導電型のシリコン半導体基板3の表面層に第2導電型のウェル領域5が形成されている。このウェル領域5の表面層には、選択的に第1導電型のソース領域6が形成されている。トレンチ1は、ソース領域6に隣接して形成されている。トレンチ1は、ウェル領域5を貫通して第1導電型の半導体層、図示例では半導体基板3に達している。
【0029】
トレンチ1の側面には、ゲート絶縁膜として酸化膜2が形成されている。トレンチ1の底面には、二酸化シリコンよりも熱抵抗の低い絶縁膜(以下、第1の低熱抵抗膜とする)21が形成されている。第1の低熱抵抗膜21は、第1導電型の半導体層、図示例では半導体基板3に接している。第1の低熱抵抗膜21は、炭化シリコンやダイヤモンドなどのバンドギャップの広い半導体、窒化アルミニウムや酸化アルミニウムなどのセラミックス、またはこれらの組み合わせにより構成されている。
【0030】
酸化膜2および第1の低熱抵抗膜21の内側は、ゲート電極8で埋められている。ゲート電極8は、ポリシリコンでできている。ゲート電極8上には、シリコンガラス(BPSG)膜22、およびシリコンガラスよりも熱抵抗の低い絶縁膜(以下、第2の低熱抵抗膜とする)23よりなる層間絶縁膜を介してエミッタ電極4が積層されている。第2の低熱抵抗膜23は、ゲート電極8およびエミッタ電極4の両方に接している。第2の低熱抵抗膜23は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらの組み合わせにより構成されている。
【0031】
なお、第1の低熱抵抗膜21は、トレンチ1の底面に限らず、側面にあってもよい。ただし、ソース領域6から半導体基板3にキャリアを供給する部分、すなわちチャネルが形成される部分に沿う絶縁膜としては、高度の信頼性が要求されるため、酸化膜が望ましい。
【0032】
実施の形態1によれば、半導体基板3内で発生した熱は、トレンチ底面から第1の低熱抵抗膜21を介してゲート電極8に伝わり、さらに第2の低熱抵抗膜23を介してエミッタ電極4へ伝わり、放散されるので、半導体基板3の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ソース領域6を通らない熱伝播経路ができるので、ソース領域6の温度上昇が抑制され、IGBTのラッチアップ耐量の低下を防ぐことができる。
【0033】
実施の形態2.
図2は、本発明の実施の形態2にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図2に示すように、実施の形態2は、ゲート電極8とエミッタ電極4とを絶縁する層間絶縁膜をシリコンガラス膜22で構成するとともに、トレンチ1の底面の絶縁膜を第1の低熱抵抗膜21で構成したものである。実施の形態2によれば、半導体基板3からトレンチ1を通ってゲート電極8ヘ至る熱伝播経路ができ、そのゲート電極8がヒートシンクになるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0034】
実施の形態3.
図3は、本発明の実施の形態3にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図3に示すように、実施の形態3は、トレンチMOS部を一定間隔で動作させないように構成したトレンチゲート型IGBTにおいて、動作しないダミートレンチ7の側面および底面のダミー絶縁膜を第1の低熱抵抗膜21で構成するとともに、ダミートレンチ7内のダミー電極24とエミッタ電極4とを絶縁する層間絶縁膜を第2の低熱抵抗膜23で構成したものである。
【0035】
ダミー電極24は、半導体よりも熱容量,熱伝導率の大きい材質、たとえば銅でできている。また、ダミー電極24は、図面の奥行き方向でゲート電極8もしくはエミッタ電極4に接続されているか、または電気的に浮いている。実施の形態3によれば、ソース領域6を通らずに、半導体基板3からダミートレンチ7を通ってエミッタ電極4ヘ至る熱伝播経路ができるので、半導体基板3の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ソース領域6の温度上昇が抑制され、IGBTのラッチアップ耐量の低下を防ぐことができる。
【0036】
実施の形態4.
図4は、本発明の実施の形態4にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図4に示すように、実施の形態4は、実施の形態3において、トレンチ1の底面の絶縁膜を第1の低熱抵抗膜21で構成したものである。実施の形態4によれば、半導体基板3からダミートレンチ7を通ってエミッタ電極4ヘ至る熱伝播経路ができるとともに、ゲート電極8がヒートシンクになる。したがって、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0037】
実施の形態5.
図5は、本発明の実施の形態5にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図5に示すように、実施の形態5は、実施の形態3において、ダミー電極24とエミッタ電極4との間の第2の低熱抵抗膜23を貫通して、ダミー電極24にエミッタ電極4を接触させたものである。したがって、実施の形態5では、ダミー電極24はゲート電極8には接続されない。また、ダミー電極24は、たとえばエミッタ電極4と同じアルミニウム等の金属でできている。実施の形態5によれば、半導体基板3からダミートレンチ7を通ってエミッタ電極4ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0038】
実施の形態6.
図6は、本発明の実施の形態6にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図6に示すように、実施の形態6は、実施の形態3において、ダミートレンチ7の幅を広くするとももに、ダミー電極24とエミッタ電極4との間の層間絶縁膜をシリコンガラス膜22で構成したものである。ダミートレンチ7内のダミー絶縁膜は、第1の低熱抵抗膜21により構成されている。実施の形態6によれば、半導体基板3からダミートレンチ7を通ってダミー電極24ヘ至る熱伝播経路ができ、そのダミー電極24がヒートシンクになるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0039】
実施の形態7.
図7は、本発明の実施の形態7にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図7に示すように、実施の形態7は、実施の形態6において、ダミー電極24とエミッタ電極4との間のシリコンガラス膜22を貫通して、ダミー電極24にエミッタ電極4を接触させたものである。したがって、実施の形態7では、ダミー電極24はゲート電極8には接続されない。また、ダミー電極24は、たとえばエミッタ電極4と同じアルミニウム等の金属でできている。実施の形態7によれば、半導体基板3からダミートレンチ7を通ってエミッタ電極4ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0040】
実施の形態8.
図8は、本発明の実施の形態8にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図8に示すように、実施の形態8は、ウェル領域5以外の領域にダミートレンチ7を形成し、そのダミートレンチ7内のダミー絶縁膜を第1の低熱抵抗膜21で構成したものである。ダミー電極24とエミッタ電極4との間の層間絶縁膜は、シリコンガラス膜22で構成されている。実施の形態8によれば、半導体基板3からダミートレンチ7を通ってダミー電極24ヘ至る熱伝播経路ができ、そのダミー電極24がヒートシンクになるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0041】
実施の形態9.
図9は、本発明の実施の形態9にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。図9に示すように、実施の形態9は、実施の形態8において、ダミー電極24とエミッタ電極4との間の層間絶縁膜を第2の低熱抵抗膜23で構成するとともに、その第2の低熱抵抗膜23を貫通して、ダミー電極24にエミッタ電極4を接触させたものである。実施の形態9によれば、半導体基板3からダミートレンチ7を通ってエミッタ電極4ヘ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0042】
実施の形態10.
図10は、本発明の実施の形態10にかかるプレーナ型IGBTの要部の構成を示す断面図である。図10に示すように、実施の形態10は、ゲート絶縁膜の、シリコン半導体基板13とゲート電極18の両方に接する部分、図示例では中央部を第1の低熱抵抗膜21で構成するとともに、ゲート電極18とエミッタ電極14との間の層間絶縁膜の一部を第2の低熱抵抗膜23で構成したものである。
【0043】
実施の形態10によれば、半導体基板13内で発生した熱は、第1の低熱抵抗膜21を介してゲート電極18に伝わり、さらに第2の低熱抵抗膜23を介してエミッタ電極14へ伝わり、放散されるので、半導体基板13の温度上昇が抑制され、熱的な破壊耐量が向上する。また、ウェル領域15内のソース領域16を通らない熱伝播経路ができるので、ソース領域16の温度上昇が抑制され、IGBTのラッチアップ耐量の低下を防ぐことができる。
【0044】
実施の形態11.
図11は、本発明の実施の形態11にかかるプレーナ型IGBTの要部の構成を示す断面図である。図11に示すように、実施の形態11は、ゲート電極18とエミッタ電極14との間の層間絶縁膜をシリコンガラス膜22で構成するとともに、ゲート絶縁膜の中央部を第1の低熱抵抗膜21で構成したものである。実施の形態11によれば、半導体基板13から第1の低熱抵抗膜21を通ってゲート電極18ヘ至る熱伝播経路ができ、そのゲート電極18がヒートシンクになるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0045】
実施の形態12.
図12は、本発明の実施の形態12にかかるプレーナ型IGBTの要部の構成を示す断面図である。図12に示すように、実施の形態12は、実施の形態10において、半導体基板13の、ゲート絶縁膜の中央部に対応する箇所にトレンチ11を形成し、そのトレンチ11を第1の低熱抵抗膜21で埋めたものである。実施の形態12によれば、半導体基板13の発熱部に近い部位から、第1の低熱抵抗膜21を介してゲート電極18ヘ至り、さらに第2の低熱抵抗膜23を介してエミッタ電極14へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0046】
実施の形態13.
図13は、本発明の実施の形態13にかかるプレーナ型IGBTの要部の構成を示す断面図である。図13に示すように、実施の形態13は、実施の形態11において、ゲート絶縁膜の中央部の第1の低熱抵抗膜21を、熱容量の大きい部材25、たとえばアルミニウム等の金属に接触させたものである。第1の低熱抵抗膜21および熱容量の大きい部材25と、ゲート電極18との間には、層間絶縁膜を構成するシリコンガラス膜22が存在する。実施の形態13によれば、半導体基板13から第1の低熱抵抗膜21を通って熱容量の大きい部材25ヘ至る熱伝播経路ができ、その熱容量の大きい部材25がヒートシンクになるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0047】
実施の形態14.
図14は、本発明の実施の形態14にかかるプレーナ型IGBTの要部の構成を示す断面図である。図14に示すように、実施の形態14は、実施の形態13において、熱容量の大きい部材25に第2の低熱抵抗膜23を接触させ、この第2の低熱抵抗膜23をエミッタ電極14に接触させたものである。実施の形態14によれば、半導体基板13から第1の低熱抵抗膜21を通って熱容量の大きい部材25ヘ至り、さらに第2の低熱抵抗膜23を介してエミッタ電極14へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0048】
実施の形態15.
図15は、本発明の実施の形態15にかかるプレーナ型IGBTの要部の構成を示す断面図である。図15に示すように、実施の形態15は、半導体基板13の、ウェル領域15とその隣のウェル領域15との間の部分に第1の低熱抵抗膜21を接触させ、その第1の低熱抵抗膜21にエミッタ電極14を接触させたものである。実施の形態15によれば、半導体基板13から第1の低熱抵抗膜21を通ってエミッタ電極14へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0049】
実施の形態16.
図16は、本発明の実施の形態16にかかるプレーナ型IGBTの要部の構成を示す断面図である。図16に示すように、実施の形態16は、実施の形態12において、トレンチ11内を埋める第1の低熱抵抗膜21の中央部に、ポリシリコン等の熱容量の大きい部材26を埋め込んだものである。実施の形態16によれば、半導体基板13の発熱部に近い部位から、第1の低熱抵抗膜21を介して熱容量の大きい部材26ヘ至り、さらにゲート電極18および第2の低熱抵抗膜23を介してエミッタ電極14へ至る熱伝播経路ができるので、熱的な破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。
【0050】
つぎに、本発明を適用したIGBTと、適用していない従来のIGBTとで、短絡破壊耐量を比較した例について説明する。図17は、実施の形態3、実施の形態4、実施の形態7および図20に示す従来例について、同一試験条件で短絡破壊に至るまでの時間を測定した結果を示す図である。IGBTの耐圧は、いずれも1200V級である。図17より明らかなように、短絡破壊に至る時間は、従来例でおおよそ16μsであるのに対して、実施の形態3ではおおよそ19μsであり、実施の形態4ではおおよそ25μsであり、実施の形態7ではおおよそ29μsである。
【0051】
図18は、実施の形態10、実施の形態11、実施の形態15および図21に示す従来例について、同一試験条件で短絡破壊に至るまでの時間を測定した結果を示す図である。IGBTの耐圧は、いずれも1200V級である。図18より明らかなように、短絡破壊に至る時間は、従来例でおおよそ15μsであるのに対して、実施の形態10ではおおよそ22μsであり、実施の形態11ではおおよそ19μsであり、実施の形態15ではおおよそ24μsである。以上の比較結果より、トレンチゲート型およびプレーナ型のいずれにおいても、従来例に比べて、実施の形態では短絡時の熱的破壊耐量が向上していることが分かる。
【0052】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、実施の形態6〜9において、トレンチ1の底面の絶縁膜を第1の低熱抵抗膜21で構成してもよい。そうすれば、さらに高い、熱的破壊耐量の向上と、IGBTのラッチアップ耐量の低下防止という効果が得られる。また、本発明は、IGBTに限らず、MOSゲート型の電界効果トランジスタやMOSゲート型のサイリスタなど、MOS構造部を有する半導体装置に適用可能である。
【0053】
【発明の効果】
本発明によれば、半導体基板に接する、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分での熱の伝播が可能となるので、MOS構造部分の熱抵抗が小さくなる。したがって、半導体基板内部で発生した熱が、その発生部位の近くから、二酸化シリコンよりも熱抵抗の低い絶縁体でできているMOS構造部分を介して、半導体基板以外の部分に速やかに拡散するので、半導体基板の温度上昇が抑制され、熱的な破壊耐量が向上する。また、MOS構造部分の熱容量を大きくすることによっても、同様の効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図2】本発明の実施の形態2にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図3】本発明の実施の形態3にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図4】本発明の実施の形態4にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図5】本発明の実施の形態5にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図6】本発明の実施の形態6にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図7】本発明の実施の形態7にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図8】本発明の実施の形態8にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図9】本発明の実施の形態9にかかるトレンチゲート型IGBTの要部の構成を示す断面図である。
【図10】本発明の実施の形態10にかかるプレーナ型IGBTの要部の構成を示す断面図である。
【図11】本発明の実施の形態11にかかるプレーナ型IGBTの要部の構成を示す断面図である。
【図12】本発明の実施の形態12にかかるプレーナ型IGBTの要部の構成を示す断面図である。
【図13】本発明の実施の形態13にかかるプレーナ型IGBTの要部の構成を示す断面図である。
【図14】本発明の実施の形態14にかかるプレーナ型IGBTの要部の構成を示す断面図である。
【図15】本発明の実施の形態15にかかるプレーナ型IGBTの要部の構成を示す断面図である。
【図16】本発明の実施の形態16にかかるプレーナ型IGBTの要部の構成を示す断面図である。
【図17】トレンチゲート型IGBTについて短絡破壊に至るまでの時間を比較した結果を示す図である。
【図18】プレーナ型IGBTについて短絡破壊に至るまでの時間を比較した結果を示す図である。
【図19】従来のトレンチゲート型IGBTの要部の構成を示す断面図である。
【図20】従来のトレンチゲート型IGBTの要部の構成を示す断面図である。
【図21】従来のプレーナ型IGBTの要部の構成を示す断面図である。
【符号の説明】
1 トレンチ
2,12 酸化膜
3,13 半導体基板
4,14 エミッタ電極
5,15 ウェル領域
6,16 ソース領域
7 ダミートレンチ
8,18 ゲート電極
21 二酸化シリコンよりも熱抵抗の低い絶縁膜(第1の低熱抵抗膜)
22 シリコンガラス膜
23 シリコンガラスよりも熱抵抗の低い絶縁膜(第2の低熱抵抗膜)
24 ダミー電極
25,26 熱容量の大きい部材
Claims (14)
- 第1導電型の半導体基板の表面層に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域に隣接し、かつ前記ウェル領域を貫通するトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されており、当該ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、少なくとも前記トレンチの底面の一部で、前記半導体基板に接していることを特徴とする半導体装置。 - 前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていることを特徴とする請求項1に記載の半導体装置。
- 半導体基板の表面領域に選択的に形成されたソース領域と、該ソース領域に隣接して形成されたトレンチと、該トレンチの側面および底面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜の内側に埋め込まれたゲート電極と、前記ソース領域から離れて形成されたダミートレンチと、該ダミートレンチの側面および底面に沿って形成されたダミー絶縁膜と、該ダミー絶縁膜の内側に埋め込まれたダミー電極と、該ダミー電極および前記ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
前記ダミー絶縁膜の一部または全部が、二酸化シリコンよりも熱抵抗の低い絶縁体でできており、
前記ダミー電極は、ポリシリコンよりも比熱の大きい部材でできていることを特徴とする半導体装置。 - 前記ダミー絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接していることを特徴とする請求項3に記載の半導体装置。
- 前記層間絶縁膜の、前記ダミー電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていることを特徴とする請求項3または4に記載の半導体装置。
- 第1導電型の半導体基板の表面層に選択的に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
前記ゲート絶縁膜は、二酸化シリコンでできている部分と、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分とで構成されており、当該ゲート絶縁膜の、二酸化シリコンよりも熱抵抗の低い絶縁体でできている部分は、前記半導体基板に接していることを特徴とする半導体装置。 - 前記層間絶縁膜の、前記ゲート電極と接する部分の一部または全部が、シリコンガラスよりも熱抵抗の低い絶縁体でできていることを特徴とする請求項6に記載の半導体装置。
- 第1導電型の半導体基板の表面層に選択的に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域の一部、前記ウェル領域の一部、および隣り合う前記ウェル領域の間の前記半導体基板部分にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
隣り合う前記ウェル領域の間の前記半導体基板部分の一部に、二酸化シリコンよりも熱抵抗の低い絶縁体が埋め込まれており、該絶縁体が、半導体よりも熱容量の大きい部材に接していることを特徴とする半導体装置。 - 前記絶縁体内に、半導体よりも熱容量の大きい部材が埋め込まれていることを特徴とする請求項8に記載の半導体装置。
- 前記絶縁体が接する、半導体よりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していることを特徴とする請求項8または9に記載の半導体装置。
- 第1導電型の半導体基板の表面層に選択的に形成された第2導電型のウェル領域と、前記ウェル領域の表面層に選択的に形成された第1導電型のソース領域と、該ソース領域の一部および前記ウェル領域の一部にわたってその表面に沿って形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極上に層間絶縁膜を介して積層され、かつ前記ソース領域に接する電極と、を具備する半導体装置であって、
前記半導体基板部分の、前記ゲート電極直下の領域を除く領域の一部または全部の表面上に、二酸化シリコンよりも熱抵抗の低い絶縁体よりなる膜が形成されていることを特徴とする半導体装置。 - 前記二酸化シリコンよりも熱抵抗の低い絶縁膜が、ポリシリコンよりも熱容量の大きい部材に接していることを特徴とする請求項11に記載の半導体装置。
- 前記ポリシリコンよりも熱容量の大きい部材は、シリコンガラスよりも熱抵抗の低い絶縁体に接しており、該シリコンガラスよりも熱抵抗の低い絶縁体は、前記電極に接していることを特徴とする請求項11または12に記載の半導体装置。
- 二酸化シリコンよりも熱抵抗の低い絶縁体は、炭化シリコン、ダイヤモンド、窒化アルミニウムもしくは酸化アルミニウム、またはこれらを組み合わせたもので構成されていることを特徴とする請求項1〜13のいずれか一つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003011697A JP4529355B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003011697A JP4529355B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004228172A JP2004228172A (ja) | 2004-08-12 |
JP4529355B2 true JP4529355B2 (ja) | 2010-08-25 |
Family
ID=32900525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003011697A Expired - Fee Related JP4529355B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4529355B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351924A (ja) * | 2005-06-17 | 2006-12-28 | Denso Corp | 半導体装置 |
JP5891023B2 (ja) * | 2011-12-07 | 2016-03-22 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
WO2017006711A1 (ja) * | 2015-07-07 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
US10636877B2 (en) * | 2016-10-17 | 2020-04-28 | Fuji Electric Co., Ltd. | Semiconductor device |
JP7337619B2 (ja) * | 2019-09-17 | 2023-09-04 | 株式会社東芝 | 半導体装置 |
CN110556415B (zh) * | 2019-09-18 | 2022-09-27 | 深圳爱仕特科技有限公司 | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5882569A (ja) * | 1981-11-12 | 1983-05-18 | Toshiba Corp | 電界効果トランジスタ |
JPS63289960A (ja) * | 1987-05-22 | 1988-11-28 | Fujitsu Ltd | 電界効果型半導体装置 |
JPH0258254A (ja) * | 1988-08-23 | 1990-02-27 | Nobuo Mikoshiba | 半導体素子 |
JPH0376272A (ja) * | 1989-08-18 | 1991-04-02 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタ |
JPH05335582A (ja) * | 1992-05-27 | 1993-12-17 | Omron Corp | 縦型mosfet装置およびその製造方法 |
JPH098295A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 半導体装置 |
JP2000200905A (ja) * | 1999-01-06 | 2000-07-18 | Nissan Motor Co Ltd | 半導体装置 |
JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
JP2002185007A (ja) * | 2000-12-18 | 2002-06-28 | Toshiba Corp | 半導体装置 |
-
2003
- 2003-01-20 JP JP2003011697A patent/JP4529355B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5882569A (ja) * | 1981-11-12 | 1983-05-18 | Toshiba Corp | 電界効果トランジスタ |
JPS63289960A (ja) * | 1987-05-22 | 1988-11-28 | Fujitsu Ltd | 電界効果型半導体装置 |
JPH0258254A (ja) * | 1988-08-23 | 1990-02-27 | Nobuo Mikoshiba | 半導体素子 |
JPH0376272A (ja) * | 1989-08-18 | 1991-04-02 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタ |
JPH05335582A (ja) * | 1992-05-27 | 1993-12-17 | Omron Corp | 縦型mosfet装置およびその製造方法 |
JPH098295A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 半導体装置 |
JP2000200905A (ja) * | 1999-01-06 | 2000-07-18 | Nissan Motor Co Ltd | 半導体装置 |
JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
JP2002185007A (ja) * | 2000-12-18 | 2002-06-28 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2004228172A (ja) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11610884B2 (en) | Semiconductor device | |
JP3395473B2 (ja) | 横型トレンチmisfetおよびその製造方法 | |
JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
US7888733B2 (en) | Power semiconductor device | |
JP2004363327A (ja) | 半導体装置 | |
JP5601863B2 (ja) | 電力半導体装置 | |
WO2015177910A1 (ja) | 半導体装置 | |
JPH04251983A (ja) | 半導体装置 | |
JP4025063B2 (ja) | 半導体装置 | |
JP4529355B2 (ja) | 半導体装置 | |
JP5145665B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US8692244B2 (en) | Semiconductor device | |
JP2007281512A (ja) | 半導体装置 | |
JP7468413B2 (ja) | 半導体装置 | |
JP5309427B2 (ja) | 半導体装置 | |
JP2009135354A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3293603B2 (ja) | 電力用半導体装置 | |
JP2002110988A (ja) | 半導体装置 | |
US11527449B2 (en) | Semiconductor apparatus | |
JP5309428B2 (ja) | 半導体装置 | |
US20140159105A1 (en) | Power semiconductor device | |
CN118198133A (zh) | 一种金属氧化物半导体场效应晶体管 | |
JP2022191131A (ja) | 半導体装置 | |
JP2024009709A (ja) | 炭化珪素半導体装置 | |
JP2021028962A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |