JP2010109007A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010109007A JP2010109007A JP2008277111A JP2008277111A JP2010109007A JP 2010109007 A JP2010109007 A JP 2010109007A JP 2008277111 A JP2008277111 A JP 2008277111A JP 2008277111 A JP2008277111 A JP 2008277111A JP 2010109007 A JP2010109007 A JP 2010109007A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesive
- manufacturing
- holes
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】半導体素子が形成された素子形成基板の表面に、接着剤11を用いてキャリア(支持基板)12を貼り付ける。その後、素子形成基板の裏面から、素子形成基板の途中まで延びる複数のスルーホール1bを互いに離間して形成する。次に、裏面の処理として、裏面の研磨及びAu層23の形成等を行う。次に、複数のスルーホール1bを接着剤11まで到達させる。そして、複数のスルーホール1bから接着剤11の溶解液を接着剤11まで浸透させて、接着剤11を溶解させる。
【選択図】図5U
Description
先ず、第1の実施形態について説明する。図5A乃至図5Vは、第1の実施形態に係るGaN系HEMTを製造する方法を工程順に示す断面図である。
次に、第2の実施形態について説明する。図8A乃至図8Dは、第2の実施形態に係るGaN系HEMTを製造する方法を工程順に示す断面図である。
次に、第3の実施形態について説明する。図9A乃至図9Dは、第3の実施形態に係るGaN系HEMTを製造する方法を工程順に示す断面図である。
1a:ビアホール
1b:スルーホール
2:GaN層
3:n型AlGaN層
4d:ドレイン電極
4g:ゲート電極
4s:ソース電極
5:SiN層
11:接着剤
12:キャリア(支持基板)
21:メタルマスク
21a、21b:開口部
31:金属膜
41:有機膜
Claims (5)
- 半導体素子が形成された素子形成基板の第1の面に、接着剤を用いて支持基板を貼り付ける工程と、
前記素子形成基板の前記第1の面とは反対側の第2の面から、前記素子形成基板の途中まで延びる複数の貫通孔を互いに離間して形成する工程と、
前記第2の面の処理を行う工程と、
前記複数の貫通孔を前記接着剤まで到達させる工程と、
前記複数の貫通孔から前記接着剤の溶解液を前記接着剤まで浸透させて、前記接着剤を溶解させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記素子形成基板は、前記第1の面の前記複数の貫通孔が形成される予定の領域に形成された複数の浸透防止膜を有し、
前記複数の貫通孔を形成する工程において、前記複数の貫通孔の形成を前記複数の浸透防止膜の表面又は内部で停止し、
前記複数の貫通孔を前記接着剤まで到達させる工程において、前記複数の貫通孔に前記浸透防止膜を貫通させることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の面の処理を行う工程は、前記第2の面の研磨を行う工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記第2の面の処理を行う工程は、
前記素子形成基板にビアホールを形成する工程と、
前記ビアホール内及び前記第2の面上に配線を形成する工程と、
を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。 - 前記複数の貫通孔の形成を、前記ビアホールの形成と並行して行うことを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277111A JP5369612B2 (ja) | 2008-10-28 | 2008-10-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277111A JP5369612B2 (ja) | 2008-10-28 | 2008-10-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109007A true JP2010109007A (ja) | 2010-05-13 |
JP5369612B2 JP5369612B2 (ja) | 2013-12-18 |
Family
ID=42298183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008277111A Expired - Fee Related JP5369612B2 (ja) | 2008-10-28 | 2008-10-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369612B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
JP2012238729A (ja) * | 2011-05-12 | 2012-12-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
JP2019503580A (ja) * | 2016-12-23 | 2019-02-07 | 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072349A (ja) * | 2003-08-26 | 2005-03-17 | Nec Kansai Ltd | 半導体素子の製造方法 |
JP2007180395A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008085020A (ja) * | 2006-09-27 | 2008-04-10 | Nec Electronics Corp | 半導体装置 |
-
2008
- 2008-10-28 JP JP2008277111A patent/JP5369612B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072349A (ja) * | 2003-08-26 | 2005-03-17 | Nec Kansai Ltd | 半導体素子の製造方法 |
JP2007180395A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008085020A (ja) * | 2006-09-27 | 2008-04-10 | Nec Electronics Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
JP2012238729A (ja) * | 2011-05-12 | 2012-12-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
JP2019503580A (ja) * | 2016-12-23 | 2019-02-07 | 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5369612B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100741864B1 (ko) | 반도체장치의 제조방법 | |
JP6324743B2 (ja) | 半導体装置の製造方法 | |
TWI523224B (zh) | 晶片封裝體及其形成方法 | |
JP5970736B2 (ja) | 半導体装置の製造方法 | |
JP4773307B2 (ja) | 半導体装置の製造方法 | |
US20080296611A1 (en) | Semiconductor device and method for manufacturing same | |
JP6342476B2 (ja) | モノリシック集積回路(mmic)構造 | |
JP2016517184A (ja) | 集積回路冷却システムのための選択的半田シール界面を作製する方法 | |
US11990484B2 (en) | Integrated circuit on flexible substrate manufacturing process | |
JP5369612B2 (ja) | 半導体装置の製造方法 | |
KR20130013820A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5262185B2 (ja) | 半導体装置の製造方法 | |
US20170301638A1 (en) | Interconnect etch with polymer layer edge protection | |
JP2011049258A (ja) | 半導体装置の製造方法 | |
CN111490007A (zh) | 背面金属光刻法图案化管芯切割***和相关方法 | |
JP5568824B2 (ja) | 半導体装置の製造方法 | |
US11289380B2 (en) | Backside metal patterning die singulation systems and related methods | |
JP4797368B2 (ja) | 半導体装置の製造方法 | |
JP6178106B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6384934B2 (ja) | 半導体装置の製造方法 | |
JP2004079690A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010245571A (ja) | 半導体装置の製造方法 | |
CN111383918A (zh) | 一种通孔刻蚀方法 | |
JP2006173153A (ja) | 半導体装置の製造方法 | |
JP2010067690A (ja) | 化合物半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5369612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |