JP2007174552A - 発振回路およびそれを内蔵した半導体集積回路 - Google Patents
発振回路およびそれを内蔵した半導体集積回路 Download PDFInfo
- Publication number
- JP2007174552A JP2007174552A JP2005372705A JP2005372705A JP2007174552A JP 2007174552 A JP2007174552 A JP 2007174552A JP 2005372705 A JP2005372705 A JP 2005372705A JP 2005372705 A JP2005372705 A JP 2005372705A JP 2007174552 A JP2007174552 A JP 2007174552A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductance
- terminals
- oscillation
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 116
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004891 communication Methods 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000003071 parasitic effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 102000006463 Talin Human genes 0.000 description 3
- 108010083809 Talin Proteins 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1268—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched inductors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0048—Circuit elements of oscillators including measures to switch the frequency band, e.g. by harmonic selection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/0216—Varying the frequency of the oscillations by electronic means the means being an element with a variable inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
- H03B2201/0266—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements the means comprising a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Filters And Equalizers (AREA)
Abstract
【課題】 周波数可変範囲が広くQの変化が少ないとともに、外付け部品が不要でありチップサイズの低減を図ることができるLC共振型発振回路およびそれを内蔵した通信用半導体集積回路(高周波IC)を提供する。
【解決手段】 LC共振型発振回路において、LC共振回路を構成するインダクタンス素子(L1)と対向するように配置され相互誘導結合される二次側インダクタンス素子(L2)の両端子間に、容量素子(C2)とスイッチ素子(SW1)とを並列に接続する。そして、上記スイッチ素子がオフされた状態では二次側インダクタンス素子の両端子間に容量素子が接続された状態となって等価インダクタンスが増加し、上記スイッチ素子がオンされた状態では二次側インダクタンス素子の両端子間が短絡された状態となって等価インダクタンスが減少するようにした。
【選択図】 図3
【解決手段】 LC共振型発振回路において、LC共振回路を構成するインダクタンス素子(L1)と対向するように配置され相互誘導結合される二次側インダクタンス素子(L2)の両端子間に、容量素子(C2)とスイッチ素子(SW1)とを並列に接続する。そして、上記スイッチ素子がオフされた状態では二次側インダクタンス素子の両端子間に容量素子が接続された状態となって等価インダクタンスが増加し、上記スイッチ素子がオンされた状態では二次側インダクタンス素子の両端子間が短絡された状態となって等価インダクタンスが減少するようにした。
【選択図】 図3
Description
本発明は、電圧制御発振回路(VCO:Voltage Controlled Oscillator)さらにはLC共振型の電圧制御発振回路に適用して有効な技術に関し、例えば携帯電話機のような無線通信装置を構成する通信用半導体集積回路に内蔵されて送受信信号の変復調に用いられる周波数範囲の広い発振信号を発生する電圧制御発振回路に利用して有効な技術に関する。
携帯電話機のような無線通信装置においては、変復調のため送信信号や受信信号と合成される所定の周波数の局部発振信号を発生する電圧制御発振回路(以下、VCOと称する)を備え、送信信号の変調や受信信号の復調を行う通信用半導体集積回路(以下、高周波ICと称する)が用いられている。
近年、携帯電話機の分野においては、GSM(Global System for Mobile Communication)とDCS(Digital Cellular System)のような2つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機や、周波数帯域の広いWCDMA(Wideband Code Division Multiple Access)方式の携帯電話機が普及しつつある。これに伴って、局部発振信号を発生するVCOには、幅広い周波数範囲で発振動作できることが要望されるようになって来ている。
従来実用化されているVCOは、WCDMA方式の携帯電話機で要求される周波数範囲を充分に満たせるものではなかった。そのため、WCDMA方式の携帯電話機に用いられる従来の高周波ICには、送信用と受信用にそれぞれ2個以上のVCOが搭載されることが多かった。ところで、携帯電話機は小型、軽量化に対する要求が高いため、ICのチップサイズの低減はもちろんのこと外付け部品の点数削減および小型化が重要である。
従来のWCDMA方式の携帯電話機に用いられる高周波ICにおいては、LC共振型のVCOが用いられているが、インダクタやバラクタ・ダイオードなどオンチップ化すると比較的占有面積の大きな素子を必要する。また、これらの素子として外付け部品を使用すると、外部端子数が増加する。そのため、従来のLC共振型VCOでは、チップサイズの低減が困難であった。なお、広い周波数範囲を有するLC共振型VCOに関する発明としては、例えば特許文献1に記載されている発明や本出願人が先に提案した特願2004−324657号の発明などがある。
このうち、特許文献1に記載のVCOは、図1(A)に示されているように、LC共振回路を構成するインダクタL1と並列に配置された二次インダクタL2と、その両端子間を短絡状態にしたり遮断状態にしたりするスイッチSW1とを設ける。そして、スイッチSW1をオン、オフして一次側から見えるインダクタンス値を切り替えることで、広い周波数範囲を実現するようにしたものである。
また、本出願人の先願に記載のVCOは、図1(B)に示されているように、LC共振回路を構成するインダクタL1と並列に配置された二次側インダクタL2と、その両端子間に直列に接続されたスイッチSW1および容量C0とを設ける。そして、スイッチSW1をオン、オフして一次側から見えるインダクタンス値を切り替えるようにしたものである。
特開2002−151953号公報
本発明者らは、インダクタンス値の切替えに伴うLC共振回路のQ(Quality -factor)の変化に着目した。LC共振回路ではQが低下すると、発振出力振幅が下がりCN比(搬送波対雑音比)が劣化するため、Qの低下には充分に配慮しなければならない。特許文献1に記載のVCOは、スイッチSW1をオンさせてインダクタンス値を切り替えると、図2に破線Aで示されているように、発振周波数はSW1がオフの状態よりも高い方へ変化する一方、Qが大きく低下する。
また、本出願人の前記先願に記載のVCOは、スイッチSW1をオンさせてインダクタンス値を切り替えると、図2に一点鎖線Bで示されているように、発振周波数はSW1がオフの状態よりも低い方へ変化する一方、Qが大きく低下するという課題があることが分かった。なお、図2のA,Bの曲線は、二次側インダクタL2の両端子間が開放の状態すなわち一次側のインダクタL1のインダクタンス値のみとしたときの発振周波数f0を目標とする周波数に設定にして、それぞれスイッチSW1のオン、オフで0.6GHzだけ周波数が変化するように、二次側インダクタL2や容量素子C0の値を設定した場合のものである。
この発明の目的は、周波数可変範囲が広くQの変化が少ないLC共振型発振回路およびそれを内蔵した通信用半導体集積回路(高周波IC)を提供することにある。
この発明の他の目的は、周波数可変範囲が広く外付け部品が不要でありチップサイズの低減を図ることができるLC共振型発振回路およびそれを内蔵した通信用半導体集積回路(高周波IC)を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
この発明の他の目的は、周波数可変範囲が広く外付け部品が不要でありチップサイズの低減を図ることができるLC共振型発振回路およびそれを内蔵した通信用半導体集積回路(高周波IC)を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、インダクタンス素子を含むタンク回路を備えた発振回路において、タンク回路を構成するインダクタンス素子と並列に配置され相互誘導結合される二次側インダクタンス素子の両端子間に、容量素子とスイッチ素子とを並列に接続する。そして、上記スイッチ素子がオフされた状態では二次側インダクタンス素子の両端子間に容量素子が接続された状態となって等価インダクタンスが増加し、上記スイッチ素子がオンされた状態では二次側インダクタンス素子の両端子間が短絡された状態となって等価インダクタンスが減少するようにした。言い替えると、二次側インダクタンス素子の両端子間が開放の状態での発振周波数を中心にしてそれよりも周波数が高い第1の状態または周波数が低い第2の状態のいずれかで発振動作するように、等価インダクタンスを切り替えるようにした。
上記した手段によれば、二次側インダクタンス素子の両端子間が開放の状態になることがないため、Qの極大点で発振動作することはないが、スイッチ素子のオン状態とオフ状態とでQが大きく変化することがない。すなわち、特許文献1に記載のVCOのように二次側インダクタンス素子と並列に両端子間を短絡状態にしたり遮断状態にしたりするスイッチを設けたものや、前記先願に記載のVCOのように二次側インダクタンス素子の両端子間にスイッチ素子と容量素子を直列に接続したものと比べて、周波数可変範囲を同一に設定した場合には、等価インダクタンスが大きい状態と小さい状態のそれぞれの状態におけるQの値の差が小さくなる。その結果、従来のものに比べて発振出力振幅が大きくCN比が良好なLC共振型VCOが得られる。
ここで、望ましくは、二次側のスイッチ素子がオン状態である時の可変インダクタンス回路と負性抵抗回路を含むタンク回路のQの値とのスイッチ素子がオフ状態である時のタンク回路のQの値とがほぼ等しくなるように設定する。これにより、よりQの変化が少なく平均的なQの値の低下が少なくて済む発振回路が得られる。ただし、Qの値の算定は比較的煩雑であるので、二次側のスイッチ素子がオン状態である時の可変インダクタンス回路の等価インダクタンス値と二次側のインダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値との差と、二次側のスイッチ素子がオフ状態である時の可変インダクタンス回路の等価インダクタンス値と二次側のインダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値との差とがほぼ等しくなるように設定してもよい。これにより、より簡単にQの変化を少なくできる可変インダクタンス回路を設計することができる。
また、本発明の発振回路を、WCDMA方式の携帯電話機に使用される変復調用の高周波ICにおいて、送信信号や受信信号と合成される局部発振信号を発生するVCOとして適用した場合には、周波数可変範囲が広いため搭載するVCOの数を減らすことができる。これとともに、VCOを構成するインダクタンス素子や可変容量素子としてオンチップの素子を用いることができるため、外部端子数の増加を回避しチップサイズの低減を図ることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、周波数可変範囲が広くQの変化が少ないとともに、外付け部品が不要でありチップサイズの低減を図ることができるLC共振型発振回路およびそれを内蔵した通信用半導体集積回路(高周波IC)を実現することができる。
次に、本発明の実施例について図面を用いて説明する。
図3には、本発明に係る電圧制御発振回路(VCO)の第1の実施例が示されている。この実施例の回路を構成する素子はすべてオンチップの素子が使用され、VCOは単結晶シリコンのような1個の半導体チップ上に半導体集積回路として形成される。
この実施例のVCO10はLC共振型発振回路であり、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された負性抵抗としての一対のNチャネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)M1,M2を有する。該MOSFET M1,M2の共通ソースと接地点GNDとの間に抵抗R1が接続され、MOSFET M1,M2のドレイン間には、容量アレー11と、バラクタ・ダイオードなどからなる可変容量素子Cv1,Cv2と、固定容量素子C1と、インダクタL1とが互いに並列状態で接続されている。そして、上記インダクタL1の中間ノードに電源電圧端子Vccが接続されている。
さらに、上記インダクタL1と対向するように配置されてL1と相互誘導結合されるインダクタL2が設けられ、該インダクタL2の両端子間にはスイッチMOSFET SW1と容量素子C2とが接続され、上記インダクタL2の中間ノードに抵抗R2を介して接地電位GNDが印加されている。また、上記スイッチMOSFET SW1のバックゲートにも接地電位GNDが印加されている。スイッチMOSFET SW1のゲート端子には、制御信号CSによって制御される切替えスイッチSW2により電圧Vbswまたは接地電位GNDが印加されて、オン状態またはオフ状態に設定される。
容量アレー11は、MOSFET M1,M2のドレイン端子間に直列に接続された容量C11−スイッチSW11−容量C21と、これらと並列に接続されたC12−SW12−C22,……C1n−SW1n−C2nとから構成されている。また、この実施例のVCOにおいては、可変容量素子Cv1,Cv2の接続ノードN0に後述のPLLのループフィルタからの制御電圧Vtが印加されて発振周波数fvcoが連続的に変化される。
一方、スイッチSW11〜SW1nには、自動バンド選択回路からのバンド切替え制御信号VB1〜VBnが供給され、VB1〜VBnがそれぞれハイレベルかロウレベルのいずれかにされることによって発振周波数が段階的(2n段階)に変化されるように構成されている。なお、「n」は任意の正の整数であり、nを大きくするほど発振周波数fvcoが変化する段階数が多くなる。
また、容量C11とC21は同一容量値、C12とC22、C1nとC2nもそれぞれ同一容量値である。ただし、容量C11,12,……C1nの容量値はそれぞれ2のm乗(mは0,1,2,……n−1)の重みを有するように設定されており、バンド切替え制御信号VB1〜VBnの組合せに応じて合成容量値Cが2n段階で変化され、VCOは図4に示す2n個のバンド#1〜#2nの周波数特性のいずれかで動作するようにされる。
VCOがカバーすべき周波数範囲を広くしたい場合、制御電圧Vtによるバラクタ・ダイオードの容量値の変化のみで行なおうとすると、Vt−fvco特性が急峻になり過ぎ、VCOの感度すなわち周波数変化量と制御電圧変化量との比(Δf/ΔVt)が大きくなってノイズに弱くなる。つまり、制御電圧Vtに僅かなノイズがのっただけでVCOの発振周波数が大きく変化してしまう。この実施例のVCOは、LC共振回路を構成する容量素子を複数個並列に設けて、バンド切替制御信号VB1〜VBnで接続する容量素子を2n段階に切り替えてCの値を変化させることで、2n本のVt−fvco特性線のいずれかに従った発振制御を行なえるように構成されている。
さらに、この実施例の電圧制御発振回路(VCO)は、スイッチMOSFET SW1がオン状態またはオフ状態に設定されることにより、インダクタL1側から見たインダクタンス値が変化される。つまり、インダクタL1,L2とスイッチMOSFET SW1および容量素子C2によって可変インダクタンス回路12が構成されている。
具体的には、スイッチMOSFET SW1がオン状態にされるとインダクタンス値が小さくなり、スイッチMOSFET SW1がオフ状態にされるとインダクタンス値が大きくなる。そして、インダクタンス値が小さくなるとVCOの発振周波数が高くなり、インダクタンス値が大きくなるとVCOの発振周波数が低くなる。このような可変インダクタンス回路12によるインダクタンス値の切替えと前記容量アレー11による容量値の切替えで、VCOは図4に示す2n個のバンド#1〜#2nのまたは#1’〜#2n’の周波数特性のいずれかで動作するようにされ、さらに周波数の可変範囲が広くなる。
具体的には、スイッチMOSFET SW1がオン状態にされるとインダクタンス値が小さくなり、スイッチMOSFET SW1がオフ状態にされるとインダクタンス値が大きくなる。そして、インダクタンス値が小さくなるとVCOの発振周波数が高くなり、インダクタンス値が大きくなるとVCOの発振周波数が低くなる。このような可変インダクタンス回路12によるインダクタンス値の切替えと前記容量アレー11による容量値の切替えで、VCOは図4に示す2n個のバンド#1〜#2nのまたは#1’〜#2n’の周波数特性のいずれかで動作するようにされ、さらに周波数の可変範囲が広くなる。
なお、容量アレー11における容量値の切替えによるVCOの周波数の可変動作は、特開2004−159222号公報に開示されているものと同様で公知であるので詳しい説明は省略し、以下、可変インダクタンス回路12におけるインダクタンス値の切替えによる周波数の可変動作について説明する。
図5(A)は図3の実施例のVCOにおいて可変インダクタンス回路12内のスイッチMOSFET SW1をオンさせた状態における可変インダクタンス回路12の等価回路を、また図5(B)はスイッチMOSFET SW1をオフさせた状態における可変インダクタンス回路12の等価回路を示す。
可変インダクタンス回路12内のスイッチMOSFET SW1をオンさせた状態を示す図5(A)の等価回路の等価インダクタンスLeq1は、次式(1)
Leq1=(1−k2)×L1 ……(1)
で表わされる。ここで、結合係数kのとり得る範囲は、0<k<1であるので、等価インダクタンスLeq1は二次側インダクタL2がない場合すなわちL2の両端子が開放の場合の値L1よりも小さくなることが分かる。
で表わされる。ここで、結合係数kのとり得る範囲は、0<k<1であるので、等価インダクタンスLeq1は二次側インダクタL2がない場合すなわちL2の両端子が開放の場合の値L1よりも小さくなることが分かる。
可変インダクタンス回路12内のスイッチMOSFET SW1をオフさせた状態の回路は、図5(B)のように、二次側コイルとしてのインダクタL2の両端子間に容量C2が接続された回路と等価である。この回路の一次側から見た等価インダクタンスLeq2は、相互インダクタンスをM、結合係数をk、とおくと、次式(2)
Leq2=L1+(ωM)2×C2/(1−ω2L2C2) ……(2)
で表わされる。ここで、M2=k2L1L2であるので、式(2)は、次式(3)
で表わされる。ここで、M2=k2L1L2であるので、式(2)は、次式(3)
Leq2=L1+(ωk)2×C2L1L2/(1−ω2L2C2) ……(2)
のように、変形される。式(2),(3)より、定数を適当に選ぶことによって、等価インダクタンスLeq2を二次側コイルL2の両端子が開放の場合の値L1よりも大きくできることが分かる。
のように、変形される。式(2),(3)より、定数を適当に選ぶことによって、等価インダクタンスLeq2を二次側コイルL2の両端子が開放の場合の値L1よりも大きくできることが分かる。
この実施例のVCOでは、二次側コイルL2の両端子が開放の場合すなわちk=0,L=L1のときに発振周波数fvco(0)=3.8GHzとなるように設定する。また、可変インダクタンス回路12内のスイッチMOSFET SW1をオンさせたときに発振周波数fvco(1)=3.8+0.3GHzとなり、SW1をオフさせたときに発振周波数fvco(2)=3.8−0.3GHzとなるように、可変インダクタンス回路12内の二次側インダクタL2と容量C2の値を設定することとした。
これにより、可変インダクタンス回路12のインダクタンス値を切り替えることで、図6に実線Cで示すように、発振周波数fvcoを4.1GHzと3.5GHzとに切替えることができるようになる。次の表1には、このように設計されたVCOにおいて、可変インダクタンス回路12内のスイッチMOSFET SW1をオフさせた状態とSW1をオンさせた状態におけるQの値をシミュレーションによって求めた結果を示す。なお、このVCOの二次側コイルL2の両端子が開放の場合すなわちk=0,L=L1のときのQの値は「25」である。
また、表1には、比較のため、可変インダクタンス回路が図1(A)に示すような構成を有するVCOと図1(B)に示すような構成を有するVCOについてシミュレーションを行なった結果も合わせて示した。表1のうち図1(A)の欄の数値は、図6に破線Aで示すように、二次側コイルL2の両端子が開放の場合すなわちk=0,L=L1のときに発振周波数fvco(0)=3.5GHzとなるように設定され、実施例と同じ0.6GHzの周波数可変範囲を有するVCOについて行なったシミュレーション結果である。
また、表1のうち図1(B)の欄の数値は、図6に一点鎖線Bで示すように、二次側コイルL2の両端子が開放の場合すなわちk=0,L=L1のときに発振周波数fvco(0)=4.1GHzとなるように設定され、実施例と同じ0.6GHzの周波数可変範囲を有するVCOについて行なったシミュレーション結果である。
表1より、本実施例のVCOでは、可変インダクタンス回路12のインダクタンス値を切り替えることで発振周波数を変化させたときに、Qの値はそれぞれ17.71と17.61でありQの低下は30%で済んでいることが分かる。これに対し、図1(A)に示す構成のVCOでは、Qの値はそれぞれ25と13.73でありQの低下は55%に達している。また、図1(B)に示す構成のVCOでは、Qの値はそれぞれ25と13.08であり、Qの低下は52%に達している。よって、本実施例を適用することで、インダクタンス値を切り替えたときのVCOのQの値の変化を、従来のVCOに比べて小さくできることが分かる。
図7には、本発明に係るVCOの第2の実施例が示されている。この実施例のVCOは、負性抵抗としての一対の差動MOSFET M1,M2のドレイン端子と電源電圧端子Vccとの間に、互いにゲートとドレインとが交差結合された一対のPチャネルMOSFET M3,M4を設け、CMOS回路として構成したものである。それ以外の構成は第1の実施例のVCOと同じである。この実施例のVCOは、第1の実施例のVCOに比べて出力振幅が小さくなるが、CMOS回路であるため負性抵抗回路のコンダクタンスが加算され消費電力を少なくできるという利点がある。
図8には、本発明に係るVCOの第3の実施例が示されている。この実施例のVCOは、負性抵抗としての一対のMOSFET M1,M2の代わりに、互いにベースとコレクタとが交差結合された一対の差動NPNバイポーラ・トランジスタQ1,Q2を用いたものである。また、ベースとコレクタにはベースに電流が流れ込まないようにするため、容量C3,C4が接続されているとともに、ベース端子に抵抗R3,R4を介して動作点となるバイアス電圧Vbiasが与えられるように構成されている。それ以外の構成は第1の実施例のVCOと同じである。この実施例のVCOは、第1の実施例のVCOに比べて出力振幅が小さくなるが、第1の実施例のVCOとほぼ同様な効果が得られる。
図9には、本発明に係るVCOの第4の実施例が示されている。この実施例のVCOは、可変インダクタンス回路12を構成するスイッチMOSFET SW1として、サイズの大きな素子を使用することでソースとドレインに接続される寄生容量Cs1,Cs2を、二次側インダクタL2の両端子に接続される容量素子として積極的に利用するようにしたものである。
MOSFET SW1のソースとドレインの寄生容量を利用することで、二次側インダクタL2の両端子間に接続される本来の容量素子C2のサイズを小さくすることができる。また、スイッチMOSFET SW1のサイズを大きくすることでオン抵抗を小さくすることができ、それによって二次側インダクタL2と直列に接続される寄生抵抗を小さくし、SW1のオン抵抗により等価インダクタンス値の変化量すなわちVCOの発振周波数変化量が減少するのを回避することができる。
ここで、MOSFET SW1のソースとドレインの寄生容量を大きくする方法としては、ソース領域とドレイン領域のサイズをゲート電極と直交する方向に大きくする方法と、ゲート電極と平行な方向に大きくする方法とが考えられるが、同時にSW1のオン抵抗を下げるという効果を得るためには、ソース領域とドレイン領域のサイズをゲート電極と平行な方向に大きくする方法が望ましい。
図10には、第4の実施例のVCOを半導体集積回路として実現する場合における可変インダクタンス回路12を構成する各素子の半導体チップ上でのレイアウトの一例が、また図11には図10におけるA−A線およびB−B線に沿ったチップの断面構造が示されている。
図10において、符号P1が付されているのはアルミニウムなどの金属層により形成されたインダクタL1となる導電パターン、その外側に比較的小さな間隔dをおいて配置されている類似形状のパターンP2は、P1と同一の金属層により形成された二次側インダクタL2となる導電パターンである。符号G1が付されているのは、ポリシリコン層により形成されたスイッチMOSFET SW1のゲート電極で、その両側に拡散層からなるソース領域S1およびドレイン領域D1が配置されている。
そして、このソース領域S1およびドレイン領域D1と上記二次側インダクタL2となる導電パターンP2の端部とが、それぞれP1およびP2とは異なる金属層からなる配線パターンP3,P4によって電気的に接続されている。CH1,CH2は、ソース領域S1およびドレイン領域D1と配線パターンP3,P4との電気的接続を図るコンタクトホール、TH1,TH2は、配線パターンP3,P4と二次側インダクタL2となる導電パターンP2との電気的接続を図るスルーホールである。
特に制限されるものでないが、この実施例では、導電パターンP2の両端部に端部が対向しかつP2と直交するように導電パターンP5が配設され、導電パターンP2とP5の重なる部位(ハッチング)に、図11(B)のように層間絶縁膜を誘電体とするMIM容量Cm1,Cm2が形成されている。このMIM容量が、可変インダクタンス回路12を構成する容量素子C2として用いられる。パターンP5は配線パターンP3,P4と同一の金属層とすることができる。
この実施例のようなレイアウトによれば、パターンP1とP2との間隔dを変えること、あるいはパターンP1またはP2を図10において上方または下方へずらすことで、インダクタL1とL2の結合係数kすなわち周波数レンジを微調整することができる。パターンP1とP2との間隔dを全体的に変えるにはP1またはP2のいずれか一方の形状の変更が必要であるが、P1またはP2をずらすことで周波数レンジを微調整する後者の方法では、パターンの変更が不要であるため極めて容易に調整を行なえるという利点がある。さらに、インダクタL1およびL2となる導電パターンP1およびP2は、最上層の金属層にて形成するのが望ましい。最上層の金属層は他の層の金属層に比べて厚くすることができるため、抵抗損失の少ない最上層の金属層を用いることで高いQを有するインダクタを形成することができる。
MOSFET(SW1)は、図11(A)に示されているように、半導体基板100の表面に形成されたエピタキシャル層101の表面から溝を掘って絶縁体を充填してなるいわゆるU溝分離領域102によって周囲から電気的に分離された島状の領域103内に形成されている。
次に、図12を用いて、上記実施例の電圧制御発振回路(VCO)を局部発振信号の発生源として適用した高周波ICとそれを用いたWCDMA方式の無線通信装置の全体の構成例を説明する。
図12に示されているように、この実施例の無線通信装置は、信号電波の送受信用アンテナ400、バンド切替え用のスイッチ410、送信信号と受信信号とを分離するデュプレクサ(分波器)420a〜420c、送信信号を増幅する高周波電力増幅回路(パワーモジュール)430a〜430cを有する。さらに、受信信号を復調したり送信信号を変調したりする高周波IC200、送信信号から高調波を除去するバンドパスフィルタ440a〜440c、送信データをI,Q信号に変換したり高周波IC200を制御したりするベースバンドIC300などを有する。この実施例では、高周波IC200とベースバンドIC300は、各々別個の半導体チップ上に半導体集積回路として構成されている。
特に制限されるものでないが、この実施例の高周波IC200は、3つの周波数帯の信号の変復調が可能に構成されている。本実施例の高周波IC200は、受信系回路RXCと、送信系回路TXCと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路とで構成される。
受信系回路RXCは、2110〜2170MHz、1930〜1990MHz、869〜894MHzの各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ211a〜211cと、受信信号から不要波を除去するSAWフィルタなどからなるバンドパスフィルタ212a〜212c、受信側発振回路(RxVCO)213で生成された局部発振信号φRXを分周し互いに90°位相がずれた直交信号を生成する分周移相回路214、受信信号に分周移相回路214で生成された直交信号をミキシングすることによりI信号とQ信号の復調およびダウンコンバートを行なうミキサ回路215a〜215c、復調されたI,Q信号をそれぞれ増幅してベースバンドIC300へ出力する各周波数帯に共通の高利得増幅部216A,216Bなどからなる。バンドパスフィルタ212a〜212cは外付け素子で構成されている。高利得増幅部216A,216Bは、それぞれ複数のロウパスフィルタと利得制御アンプとが交互に直列形態に接続された構成を有しており、復調されたI信号とQ信号を所定の振幅レベルまで増幅する。
送信系回路TXCは、ベースバンドIC300から供給されるI信号とQ信号を増幅する可変利得アンプアンプ231a,231b、ロウパスフィルタ232a,232b、送信用局部発振信号φTXを生成する送信側発振回路(TxVCO)233、該発振回路233で生成された発振信号φTXを分周しかつ互いに90°位相がずれた直交信号を生成する分周移相回路234、生成された直交信号にベースバンド回路300から供給されるI信号とQ信号により変調をかけるミキサ235a,235bからなる直交変調回路、変調された信号を合成する加算器236、送信周波数帯ごとに設けられたロウパスフィルタ237a〜237c、各周波数帯の送信信号をそれぞれ増幅する可変利得アンプ238a〜238c、最終段のバッファアンプ239a〜239cなどから構成されている。
パワーモジュール430a〜430cは、出力電力の大きさを検出する検波回路(P-DET)を備え、検出電圧はベースバンドIC300へ渡される。すると、ベースバンドIC300は、受け取った検出電圧と基地局からの出力要求レベルに応じて可変利得アンプアンプ231a,231bおよび238a〜238cのゲイン設定値を制御回路260へ送り、制御回路260によって各アンプの利得が制御される。
さらに、この実施例の高周波IC200のチップ上には、チップ全体を制御する制御回路260が設けられている。制御回路260には、ベースバンドLSI300から高周波IC200に対して同期用のクロック信号CLKと、データ信号DTと、制御信号としてロードイネーブル信号LENとが供給されている。制御回路260は、ロードイネーブル信号LENが有効レベルにアサートされると、ベースバンドIC300から伝送されてくるデータ信号DTをクロック信号CLKに同期して順次取り込んで、上記コントロールレジスタにセットしセットされた内容に応じてIC内部の各回路に対する制御信号を生成する。特に制限されるものでないが、データ信号DTはシリアルで伝送される。ベースバンドIC300はマイクロプロセッサなどから構成される。データ信号DTには、ベースバンドIC300から高周波IC200へ与えるコマンドが含まれる。
上記高周波IC200内の発振回路213や233として前記実施例の発振回路が用いられる。ただし、発振回路213と233とでは発振周波数範囲が異なるので、使用するインダクタンス素子L1,L2の値が異なり、例えば受信側発振回路213のL1,L2の値は500pH程度、送信側発振回路233のL1,L2の値は530pH程度とされる。
本実施例のマルチバンド方式の無線通信装置では、例えばベースバンドIC300からの指令によって制御回路260が、送受信時に発振回路213と233の発振周波数を、使用するバンドに応じて変更することによって送受信周波数の切り替えが行なわれる。また、制御回路260から発振回路213と233へ使用する周波数帯に応じてインダクタンスの切替え制御信号CSが供給される。
発振回路213と233の発振周波数は、同じ周波数帯であっても異なる値に設定される。受信側発振回路(RxVCO)213の発振周波数は、Band1では4220〜4340MHzに、Band2では3860〜3980MHzに、またBand5では3476〜3576MHzに設定され、この発振周波数fRXがBand5の場合は1/4に分周され、またBand1とBand2の場合は1/2に分周されてミキサ215a〜215cに供給される。
送信側発振回路(TXVCO)233の発振周波数は、Band1では3840〜3960MHzに、Band2では3700〜3820MHzに、またBand5では3296〜3396MHzに設定され、この発振周波数fTXがBand5の場合は1/4に分周され、またBand1とBand2の場合は1/2に分周されてミキサ235a,235bに供給される。
図13には、本発明に係る発振回路を適用した通信用半導体集積回路(高周波IC)及びそれを用いた無線通信装置の他の例として、GSMとDCSとPCSの3つ方式の通信に対応可能なトリプルバンドの無線通信装置の構成例がブロック図で示されている。
図13に示す無線通信装置は、信号電波を送受信するアンテナ400、送信と受信の切替え用のスイッチ450、受信信号から不要波を除去するSAWフィルタなどからなる高周波フィルタ460、送信信号を増幅するパワーアンプ430、受信信号を復調したり送信信号を変調したりする高周波IC200、ベースバンドIC300などで構成される。なお、図13においては、紙面の大きさの都合で、図12に比べて受信系回路RXCと送信系回路TXCを簡略化して示してある。
受信系回路は、受信信号を増幅するロウノイズアンプ211、発振回路VCOで生成された発振信号φRF1とロウノイズアンプ211で増幅された受信信号とを合成することで復調およびダウンコンバートを行なうミキサ215、復調されたI,Q信号をそれぞれ増幅してベースバンドIC300へ出力する高利得増幅部(PGA)216などを備える。ロウノイズアンプ210および高周波フィルタ460は、GSMとDCSとPCSのそれぞれの周波数帯に対応して設けられる。
送信系回路は、ベースバンドIC300から供給されるI,Q信号を増幅するアンプ231、増幅されたI,Q信号と発振回路VCOで生成された発振信号φRF2とを合成することにより変調およびアップコンバートを行なうミキサ235、変調された信号を増幅するアンプ238などを備える。ミキサ235は、図12に示されているミキサ235a,235bおよび加算器236からなる直交変調回路と同様な回路である。
本実施例においては、ミキサ215で受信信号と合成される高周波信号φRF1を生成するRF−PLLと、ミキサ235で送信信号と合成される高周波信号φRF2を生成するRF−PLLが共用されている。そして、これらのPLL内のVCOとして、前記実施例で説明した発振回路が使用することができる。WCDMA方式の無線通信装置では、送信と受信が同時に行なわれるため、受信側発振回路と送信側発振回路が必要であるが、GSM系の無線通信装置では、送信と受信が時分割で行なわれるため、受信用発振回路と送信用発振回路とを共通化することができる。
GSMは925〜960MHz帯、DCSは1805〜1880MHz帯、PCSは1930〜1990MHz帯を使用するので、例えばGSMと、DCSまたはPCSとで、実施例の発振回路内の可変インダクタンス回路を切り替える。あるいは、GSMまたはDCSと、PCSとで、可変インダクタンス回路を切り替えて、GSMの信号はDCSの場合よりも分周段を1つ多く通して使用するように構成しても良い。
VCO221で生成された発振信号φRFは、送信モードまたは受信モードに応じて切り替えられるスイッチ270により、ミキサ215または235のいずかに供給される。正確には、φRFはミキサ215と235に対応して設けられている図示しない分周移相回路(図12参照)に供給される。スイッチ270は、制御回路260からの制御信号によって切替えが行なわれる。
RF−PLLは、VCO221と、VCOの使用バンドを選択する自動バンド選択回路222と、VCO221で生成された発振信号を分周する可変分周器223および基準発振回路250からの基準クロックφrefを分周する分周器224を有する。RF−PLLは、さらに、分周器223および224で分周された信号の位相を比較する位相比較器225と、その位相差に応じた電圧を発生するチャージポンプ226およびループフィルタ227を有する。このループフィルタ227のチャージ電圧がVCO221に発振制御電圧Vtとして供給される。
RF−PLL内のVCO221の周波数の切替えは制御回路260によって行なわれる。制御回路260にはコントロールレジスタやデータレジスタなどが設けられている。これらのレジスタにベースバンドIC300からの信号に基づいて発振周波数(分周比)の設定が行なわれ、レジスタに設定された値がRF−PLLの自動バンド選択回路222内のレジスタや可変分周回路223に供給される。これとともに、ベースバンドIC300からの指令(コマンドコード等)に基づいて、制御回路260から自動バンド選択回路222に対して発振周波数切替え制御信号(図3のVB1〜VBnやCS)が供給される。
なお、図13においては、送信系回路がダイレクトアップコンバージョン方式である高周波ICを例にとって説明したが、本発明の発振回路は送信系回路がいわゆる中間周波数の信号を使用するオフセットPLL方式である高周波ICにも適用することができる。その場合、送信系と受信系に共通の高周波発振回路で生成された発振信号を分周して中間周波数の信号を生成し、送信系回路に供給するように構成することができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、負性抵抗としての一対のMOSFET M1,M2のドレイン端子間に接続された1個のインダクタL1と対向するように1組の二次側インダクタL2と容量C2とスイッチMOSFET SW1を設けたものを説明した。これに限定されず、一対のMOSFET M1,M2のドレイン端子と電源電圧端子Vccとの間にそれぞれインダクタを設け、これらのインダクタと対向するように、それぞれ二次側インダクタL2と容量C2とスイッチMOSFET SW1を設ける、つまり2組の可変インダクタンス回路を設けるようにしてもよい。
また、前記実施例では、一次側のインダクタL1と対向するように1組の二次側インダクタL2と容量C2とスイッチMOSFET SW1を設けて前記式(1)と式(2)で示される2つの等価インダクタンス値を取り得るように構成された可変インダクタンス回路を設けたものを説明した。これに限定されず、二次側インダクタL2と容量C2とスイッチMOSFET SW1を2組以上設けて等価インダクタンス値を3段階以上に切替え可能に構成しても良い。
かかる構成を実現する場合の二次側インダクタの配置の仕方の一例として、例えば図10のレイアウトにおいて、一次側のインダクタL1を構成する導電パターンの外側と内側にそれぞれ二次側のインダクタを構成する導電パターンを配置する方法が考えられる。また、一次側のインダクタL1を構成する導電パターンの上方または下方に、それぞれ別個の導電層で形成された二次側のインダクタとなる導電パターンを配置するようにしても良い。
さらに、第4の実施例では、可変インダクタンス回路12を除く部分を第1の実施例のVCOと同一にしたものを示したが、第4の実施例と第2の実施例または第3の実施例との組合せも可能である。さらに、実施例で説明したバンド#1〜#2nのような細かなバンドの切替えが不要なシステムで用いられるVCOでは、容量アレー11を省略することが可能である。また、PLL回路に用いられるVCOでなければ、バラクタ・ダイオードCv1,Cv2を省略することが可能である。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信装置に用いられる高周波ICに内蔵されるVCOに適用した場合について説明した。本発明はそれに限定されるものでなく、ギルバートセル回路の負荷回路に共振回路を用いているミキサ回路などにも利用することができる。
10 電圧制御発振回路(VCO)
11 容量アレー
12 可変インダクタンス回路
200 高周波IC
211 ロウノイズアンプ
213 受信側発振回路(RxVCO)
215 復調&ダウンコンバート用ミキサ
216 高利得増幅回路
233 送信側発振回路(TxVCO)
235 変調&アップコンバート用ミキサ
260 制御回路
300 ベースバンドIC
400 送受信用アンテナ
410 バンド切替え用のスイッチ
420 デュプレクサ
430 パワーアンプ
11 容量アレー
12 可変インダクタンス回路
200 高周波IC
211 ロウノイズアンプ
213 受信側発振回路(RxVCO)
215 復調&ダウンコンバート用ミキサ
216 高利得増幅回路
233 送信側発振回路(TxVCO)
235 変調&アップコンバート用ミキサ
260 制御回路
300 ベースバンドIC
400 送受信用アンテナ
410 バンド切替え用のスイッチ
420 デュプレクサ
430 パワーアンプ
Claims (16)
- 第1インダクタンス素子と、前記第1インダクタンス素子と相互誘導結合される第2インダクタンス素子とを含み、
前記第2インダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値よりも小さな1または2以上のインダクタンス値、または前記第2インダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値よりも大きな1または2以上のインダクタンス値を取り得る可変インダクタンス回路を備え、複数の周波数の発振出力を取り出すことが可能な発振回路。 - 第1インダクタンス素子と、前記第1インダクタンス素子と相互誘導結合される第2インダクタンス素子とを含み、
前記第2インダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値よりも小さな第1のインダクタンス値、または前記第2インダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値よりも大きな第2のインダクタンス値を取り得る可変インダクタンス回路を備え、複数の周波数の発振出力を取り出すことが可能な発振回路。 - 前記可変インダクタンス回路は、前記第2インダクタンス素子の両端子間に接続されたスイッチ素子を備え、前記スイッチ素子のオンまたはオフ状態に応じて、前記第2インダクタンス素子の両端子が短絡された第1状態、または前記第2インダクタンス素子の両端子間に容量性負荷が接続された第2状態をとり、前記第1状態と第2状態とで等価インダクタンス値が変化する請求項2に記載の発振回路。
- 前記スイッチ素子はMOSFETであり、前記可変インダクタンス回路は、前記スイッチ素子としてのMOSFETのソースおよびドレインに寄生する容量を前記容量性負荷として利用するものである請求項3に記載の発振回路。
- 前記可変インダクタンス回路は、前記スイッチ素子と並列形態に接続された容量素子を備える請求項3または4に記載の発振回路。
- 前記第1インダクタンス素子に接続された負性抵抗回路を備える請求項2〜5のいずれかに記載の発振回路。
- 前記可変インダクタンス回路の定数は、前記スイッチ素子がオン状態の時とオフ状態の時とで、前記可変インダクタンス回路と負性抵抗回路を含むタンク回路のQの値がほぼ等しくなるように設定されている請求項2〜6のいずれかに記載の発振回路。
- 前記第2インダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値と前記第1のインダクタンス値との差および前記開放状態であると仮定した時の等価インダクタンス値と前記第2のインダクタンス値との差がほぼ等しくなるように設定されている請求項2〜6のいずれかに記載の発振回路。
- 前記負性抵抗回路は、
互いのゲート端子とドレイン端子とが交差結合されソース端子同士が結合された一対のMOSFETからなる差動回路、
または、互いのゲート端子とドレイン端子とが交差結合されソース端子同士が結合された一対のPチャネルMOSFETおよび互いのゲート端子とドレイン端子とが交差結合されソース端子同士が結合された一対のNチャネルMOSFETからなるCMOS差動回路、
もしくは、互いのベース端子とコレクタ端子とが交差結合されエミッタ端子同士が結合された一対のバイポーラ・トランジスタからなる差動回路である請求項6に記載の発振回路。 - 前記差動回路を構成する一対のMOSFETのドレイン端子間もしくは一対のバイポーラ・トランジスタのコレクタ端子間には、複数の固定容量素子および該固定容量素子とそれぞれ直列に接続された複数のスイッチ素子を含む可変容量回路が接続されている請求項9に記載の発振回路。
- 前記差動回路を構成する一対のMOSFETのドレイン端子間もしくは一対のバイポーラ・トランジスタのコレクタ端子間には、可変容量素子が接続されている請求項9または10に記載の発振回路。
- 請求項3〜11のいずれかに記載の発振回路が半導体基板に形成されてなる半導体集積回路装置であって、前記第1インダクタンス素子および第2インダクタンス素子は、同一の導電層が同心円状に配置されたパターンからなり、前記第1インダクタンス素子となる導電層のパターンの内側の半導体基板表面に前記スイッチ素子が形成され、前記第2インダクタンス素子となる導電層のパターンの両端部にそれぞれ容量性負荷となるMIM容量が形成されている半導体集積回路装置。
- 請求項1〜11のいずれかに記載の発振回路と、受信信号を復調する復調回路と、を備え、前記発振回路は前記復調回路における復調に用いられる高周波信号を生成する回路して使用される通信用半導体集積回路。
- 請求項1〜11のいずれかに記載の発振回路と、送信信号を変調する変調回路と、を備え、前記発振回路は前記変調回路における変調に用いられる高周波信号を生成する回路して使用される通信用半導体集積回路。
- 第1インダクタンス素子と、容量素子と、前記第1インダクタンス素子と相互誘導結合される第2インダクタンス素子とを有する共振回路であって、
前記第2インダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値よりも小さな第1のインダクタンス値、または前記第2インダクタンス素子の両端子間が開放状態であると仮定した時の等価インダクタンス値よりも大きな第2のインダクタンス値を取り得る可変インダクタンス回路を備えた共振回路。 - 前記可変インダクタンス回路は、前記第2インダクタンス素子の両端子間に接続されたスイッチ素子を備え、前記スイッチ素子のオンまたはオフ状態に応じて、前記第2インダクタンス素子の両端子が短絡された第1状態、または前記第2インダクタンス素子の両端子間に容量性負荷が接続された第2状態をとり、前記第1状態と第2状態とで等価インダクタンス値が変化する請求項15に記載の共振回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005372705A JP2007174552A (ja) | 2005-12-26 | 2005-12-26 | 発振回路およびそれを内蔵した半導体集積回路 |
US11/614,634 US20070146088A1 (en) | 2005-12-26 | 2006-12-21 | Oscillation circuit and a semiconductor circuit device having the oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005372705A JP2007174552A (ja) | 2005-12-26 | 2005-12-26 | 発振回路およびそれを内蔵した半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007174552A true JP2007174552A (ja) | 2007-07-05 |
Family
ID=38192917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005372705A Withdrawn JP2007174552A (ja) | 2005-12-26 | 2005-12-26 | 発振回路およびそれを内蔵した半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070146088A1 (ja) |
JP (1) | JP2007174552A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040581A (ja) * | 2009-08-11 | 2011-02-24 | Sony Corp | 静電容量素子及び共振回路 |
JP2012521668A (ja) * | 2009-03-18 | 2012-09-13 | クゥアルコム・インコーポレイテッド | 変圧器をベースとしたcmos発振器 |
JP2012526492A (ja) * | 2009-05-07 | 2012-10-25 | クゥアルコム・インコーポレイテッド | Vco周波数チューニングのための、オーバーラップする2セグメントキャパシタバンク |
US8305151B2 (en) | 2009-11-09 | 2012-11-06 | Renesas Electronics Corporation | Resonance type oscillation circuit and semiconductor device |
JP2014502820A (ja) * | 2010-12-28 | 2014-02-03 | クゥアルコム・インコーポレイテッド | 広帯域マルチモードvco |
JP2015503296A (ja) * | 2011-12-19 | 2015-01-29 | インテル コーポレイション | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
JP2015228702A (ja) * | 2015-09-03 | 2015-12-17 | インテル コーポレイション | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
JP7382481B1 (ja) | 2022-12-20 | 2023-11-16 | 株式会社フジクラ | デジタル移相回路 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006023352A1 (de) * | 2006-05-17 | 2007-11-22 | Atmel Duisburg Gmbh | Integrierter abstimmbarer Schwingkreis |
US7936224B2 (en) * | 2008-04-22 | 2011-05-03 | Mediatek Inc. | Voltage controlled oscillator |
US8183948B2 (en) * | 2009-09-13 | 2012-05-22 | International Business Machines Corporation | Ultra-compact PLL with wide tuning range and low noise |
GB2497137B (en) * | 2011-12-02 | 2016-05-25 | Qualcomm Technologies Int Ltd | Highly linear - gain oscillator |
US9331704B2 (en) | 2013-02-01 | 2016-05-03 | Qualcomm Incorporated | Apparatus and method for generating an oscillating output signal |
DE102014003868A1 (de) * | 2013-05-24 | 2014-11-27 | Kiefel Gmbh | Hochfrequenz-Oszillator, Hochfrequenz-Schweißanlage und Verfahren zur Frequenzregelung mit einem derartigen Hochfrequenz-Oszillator |
CN115085727A (zh) | 2016-04-22 | 2022-09-20 | 康杜实验室公司 | 高性能锁相环 |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
WO2018217783A1 (en) | 2017-05-22 | 2018-11-29 | Kandou Labs, S.A. | Multi-modal data-driven clock recovery circuit |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10931249B2 (en) | 2018-06-12 | 2021-02-23 | Kandou Labs, S.A. | Amplifier with adjustable high-frequency gain using varactor diodes |
KR102561967B1 (ko) | 2018-06-12 | 2023-07-31 | 칸도우 랩스 에스에이 | 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로 |
US10630272B1 (en) | 2019-04-08 | 2020-04-21 | Kandou Labs, S.A. | Measurement and correction of multiphase clock duty cycle and skew |
US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009544A (ja) * | 2000-06-19 | 2002-01-11 | Nec Corp | 電圧制御発振器 |
JP4075884B2 (ja) * | 2004-11-05 | 2008-04-16 | 株式会社デンソー | 電荷蓄積素子の電力制御回路 |
-
2005
- 2005-12-26 JP JP2005372705A patent/JP2007174552A/ja not_active Withdrawn
-
2006
- 2006-12-21 US US11/614,634 patent/US20070146088A1/en not_active Abandoned
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015164312A (ja) * | 2009-03-18 | 2015-09-10 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 変圧器をベースとしたcmos発振器 |
JP2012521668A (ja) * | 2009-03-18 | 2012-09-13 | クゥアルコム・インコーポレイテッド | 変圧器をベースとしたcmos発振器 |
US9461652B2 (en) | 2009-03-18 | 2016-10-04 | Qualcomm Incorporated | Transformer-based CMOS oscillators |
US8736392B2 (en) | 2009-03-18 | 2014-05-27 | Qualcomm Incorporated | Transformer-based CMOS oscillators |
JP2012526492A (ja) * | 2009-05-07 | 2012-10-25 | クゥアルコム・インコーポレイテッド | Vco周波数チューニングのための、オーバーラップする2セグメントキャパシタバンク |
JP2014239476A (ja) * | 2009-05-07 | 2014-12-18 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Vco周波数チューニングのための、オーバーラップする2セグメントキャパシタバンク |
JP2016106481A (ja) * | 2009-05-07 | 2016-06-16 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Vco周波数チューニングのための、オーバーラップする2セグメントキャパシタバンク |
JP2011040581A (ja) * | 2009-08-11 | 2011-02-24 | Sony Corp | 静電容量素子及び共振回路 |
US8305151B2 (en) | 2009-11-09 | 2012-11-06 | Renesas Electronics Corporation | Resonance type oscillation circuit and semiconductor device |
JP2014502820A (ja) * | 2010-12-28 | 2014-02-03 | クゥアルコム・インコーポレイテッド | 広帯域マルチモードvco |
JP2015503296A (ja) * | 2011-12-19 | 2015-01-29 | インテル コーポレイション | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
JP2015228702A (ja) * | 2015-09-03 | 2015-12-17 | インテル コーポレイション | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
JP7382481B1 (ja) | 2022-12-20 | 2023-11-16 | 株式会社フジクラ | デジタル移相回路 |
Also Published As
Publication number | Publication date |
---|---|
US20070146088A1 (en) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007174552A (ja) | 発振回路およびそれを内蔵した半導体集積回路 | |
US6621365B1 (en) | Method and apparatus providing a dual mode VCO for an adaptive receiver | |
US7209017B2 (en) | Symmetrical linear voltage controlled oscillator | |
US7902934B2 (en) | Variable inductor, and oscillator and communication system using the same | |
KR101231671B1 (ko) | Rf 주파수 변환된 bpf를 갖는 소우-리스 수신기 | |
US7518458B2 (en) | Oscillator and data processing equipment using the same and voltage control oscillator and data processing equipment using voltage control oscillator | |
KR100914221B1 (ko) | 단일 칩 상에 증폭기 및 오실레이터를 갖는 장치 및 상기 장치를 교정하는 방법 | |
CN103888079B (zh) | 用于lc振荡器的可变电感器 | |
Abidi | CMOS wireless transceivers: The new wave | |
US20120081155A1 (en) | Dual-Mode Voltage Controlled Oscillator, Frequency Synthesizer and Wireless Receiving Device | |
JP2004120728A (ja) | 発振回路および通信用半導体集積回路 | |
US20070132524A1 (en) | Voltage-controlled oscillator, transmitter, and receiver | |
US8143960B2 (en) | Voltage controlled oscillator with multi-tap inductor | |
Li | A 900-MHz 1.5-V CMOS voltage-controlled oscillator using switched resonators with a wide tuning range | |
JP2006157767A (ja) | 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法 | |
Bajestan et al. | A 5.12–12.95 GHz triple-resonance low phase noise CMOS VCO for software-defined radio applications | |
US7310506B2 (en) | Differential voltage control oscillator including radio-frequency switching circuits | |
JP2004119724A (ja) | 電圧制御発振器及びこれを用いた無線通信装置 | |
Levinger et al. | A robust low phase noise and wide tuning range Ku band sub-integer frequency synthesizer for E-band backhaul transceivers | |
JP2007189607A (ja) | ミキサ回路および通信用半導体集積回路 | |
Ugajin et al. | A quadrature voltage-controlled oscillator using phase-adjusting architecture for suppressing phase noise | |
US11973465B2 (en) | Oscillator circuit | |
Wang et al. | A wide tuning triple-band frequency generator MMIC in 0.18 μm SiGe BiCMOS technology | |
TWI485995B (zh) | 可攜式計算裝置 | |
US7307334B2 (en) | Integrated circuit having features to limit substrate current |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |