JP2004119724A - 電圧制御発振器及びこれを用いた無線通信装置 - Google Patents
電圧制御発振器及びこれを用いた無線通信装置 Download PDFInfo
- Publication number
- JP2004119724A JP2004119724A JP2002281766A JP2002281766A JP2004119724A JP 2004119724 A JP2004119724 A JP 2004119724A JP 2002281766 A JP2002281766 A JP 2002281766A JP 2002281766 A JP2002281766 A JP 2002281766A JP 2004119724 A JP2004119724 A JP 2004119724A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- gate
- field
- resonator
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 claims description 57
- 230000003071 parasitic effect Effects 0.000 description 33
- 230000010355 oscillation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【解決手段】インダクタL1,L2と可変容量素子VC1,VC2によるLC共振器と負性抵抗回路NRからなる電圧制御発振器において、負性抵抗回路NRをリング状のゲートを有する差動対トランジスタM1,M2と、トランジスタM1のドレイン端子とトランジスタM2のゲート端子との間及びトランジスタM2のドレイン端子とトランジスタM1のゲート端子との間にそれぞれ接続されたバッファ回路buffer1,buffer2により構成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、特に発振周波数範囲を拡大させた電圧制御発振器及びこれを用いた無線通信装置に関する。
【0002】
【従来の技術】
電圧制御発振器(VCO: Voltage Controlled Oscillator)は、外部から与えられる周波数制御電圧によって発振周波数が変化する発振器である。VCOに要求される特性としては、十分な可変周波数範囲と出力電力、低雑音特性及び低歪み特性が挙げられる。これらの各特性をいかに少ない消費電力で実現できるかが、VCOの設計においては重要となる。各特性の具体的な数値は、VCOを用いる無線通信装置などのシステムに応じて決まるが、互いにトレードオフの関係にあるため、全てにおいて高水準の特性をもつVCOを実現するのは非常に難しい。従って、適用対象のシステムが要求する特性を満たすように、VCOの回路方式や用いる素子の種類等を決定しなければならない。
【0003】
VCOの回路構成には様々な方式のものが存在しているが、高周波帯においては、LC共振器とLC共振器の損失となる抵抗成分を打ち消すための負性抵抗回路から構成されるVCOがよく用いられる。負性抵抗回路は、電界効果トランジスタとバッファ回路によって実現される。このようなVCOの回路構成は、例えば“4.6GHz CMOS voltage−controlled oscillator”, R.Fujimoto, R.Tachibana, H.Yoshida, K.Kojima and S.Otaka, ELECTRONICS LETTERS 20th June 2002, Vol.38 No.13(非特許文献1)に記載されている。
【0004】
一般にVCOでは、LC共振器のキャパシタに可変容量素子を用いて、可変容量素子の容量を変化させることでLC共振器の共振周波数を変化させ、発振周波数を制御する。LC共振器のインダンクタンスをL、容量をCとすれば、VCOの発振周波数fは理想的には次式で表される。
【0005】
【数1】
【0006】
非特許文献1に記載されたVCOでは、インダクタ、負性抵抗回路を構成する電界効果トランジスタのドレインとゲート、及びバッファ回路の入力部などに寄生容量が存在する。可変容量素子の容量をCvとし、寄生容量の合計値をCpとすれば、LC共振器の容量成分CはC=Cv+Cpとなるので、VCOの発振周波数fは次式となる。
【0007】
【数2】
【0008】
【非特許文献1】
“4.6GHz CMOS voltage−controlled oscillator”, R.Fujimoto, R.Tachibana, H.Yoshida, K.Kojima and S.Otaka, ELECTRONICS LETTERS 20th June 2002, Vol.38 No.13
【0009】
【発明が解決しようとする課題】
VCOの可変周波数範囲は、式(2)から明らかなように可変容量素子の容量Cvの変化幅で決まる。一方、寄生容量Cpは固定の値であるため、Cvに対するCpの割合が大きくなる程、VCOの可変周波数範囲は狭まってしまう。所望の周波数帯域でVCOの可変周波数範囲を広くするためには、(a)インダクタンスLを小さくし、可変容量素子の容量Cvを大きくすることによって寄生容量Cpに対するCvの比を大きくする方法と、(b)寄生容量Cpの値を小さくし、共振器全体の容量Cに占める可変容量素子の容量Cvの割合を大きくする方法が考えられる。
【0010】
集積化したインダクタはQ値が低く、VCOの雑音特性への影響が大きい素子であり、所望の雑音特性を満足するために、インダクタンスLの値はある一定の範囲に限定される場合が多い。一方、寄生容量Cvを小さくするためには、共振器を構成するインダクタ、可変容量素子及び電界効果トランジスタのサイズを小さくすればよいが、VCOの出力電力や雑音特性の劣化を伴うため、これらの素子サイズを小さくすることには限界がある。従って、VCOの可変周波数範囲を大きくとることは、VCOの雑音特性とのトレードオフの関係があるため非常に困難である。
【0011】
ゲートの内側と外側がそれぞれドレイン領域とソース領域であるリング状ゲート電界効果トランジスタをVCOの負性抵抗回路に用いると、ドレインの面積が小さくなるように、すなわちソースの面積が大きくなるようにすることで、負性抵抗回路の寄生容量を低減することができる。しかし、リング状ゲート電界効果トランジスタは、通常の構造の電界効果トランジスタよりゲートの寄生容量が大きくなってしまう欠点がある。このため、場合によってはドレインの寄生容量低減の効果を打ち消してしまい、VCOの可変周波数範囲の増加にそれほど寄与しない。
【0012】
本発明の目的は、可変周波数範囲を効果的に拡大できる電圧制御発振器を提供することにある。
【0013】
【課題を解決するための手段】
上記の課題を解決するため、本発明の一つの態様ではLC共振器に接続される負性抵抗回路をリング状ゲートを有する電界効果トランジスタによる少なくとも一対の差動対トランジスタと二つのバッファ回路により構成し、差動対トランジスタの各々のドレイン端子をそれぞれバッファ回路を介して他方のトランジスタのゲート端子に接続する。
【0014】
本発明の他の態様では、負性抵抗回路を通常の電界効果トランジスタによる差動対トランジスタと、リング状ゲートを有する電界効果トランジスタを用いたゲート接地増幅回路からなる二つのバッファ回路により構成し、差動対トランジスタのドレイン端子をバッファ回路を介してLC共振器に接続する。
【0015】
このように構成された本発明の電圧制御発振器では、リング状ゲートを有する電界効果トランジスタのゲートが持つ大きな寄生容量はLC共振器に含まれなくなり、リング状ゲートを有する電界効果トランジスタのドレインの寄生容量低減効果によって、LC共振器の容量成分に占める可変容量素子の容量の割合が大きくなるため、可変周波数範囲を広くすることができる。
【0016】
さらに、本発明によると上述した電圧制御発振器を含み、所定周波数の少なくとも一つのローカル信号を発生するローカル信号発生器を具備する無線通信装置を提供することができる。
【0017】
【発明の実施形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下ではVCOの回路を構成する能動素子に電界効果トランジスタを用いた例について説明するが、リング状ゲート電界効果トランジスタ以外の能動素子については、バイポーラトランジスタなどの他の素子を用いて構成することも可能である。
【0018】
(第1の実施形態)
図1は、本発明の第1の実施形態に係る電圧制御発振器(以下、VCOという)の構成を示す回路図である。LC共振器は、インダクタL1,L2と可変容量素子VC1,VC2により構成される。LC共振器に対して並列に、LC共振器の損失となる抵抗成分を打ち消すための負性抵抗回路NRが接続される。負性抵抗回路NRは、リング状のゲートを有する電界効果トランジスタ(以下、リング状ゲート電界効果トランジスタという)からなる差動対トランジスタM1,M2とバッファ回路buffer1,buffer2によって構成される。トランジスタM1,M2は、この例ではn型のリング状ゲート電界効果トランジスタが用いられる。
【0019】
さらに詳細に説明すると、トランジスタM1,M2のドレイン端子は、インダクタL1,L2の各一端にそれぞれ接続される。インダクタL1,L2の各他端は電流源CSの一端に共通に接続され、電流源CSの他端は電源Vddに接続される。可変容量素子VC1,VC2は可変容量ダイオードであり、アノード端子はトランジスタM1,M2のドレイン端子及びインダクタL1,L2の各一端にそれぞれ接続される。可変容量素子VC1,VC2のカソード端子に、VCOの発振周波数を変化させるための周波数制御電圧Vctrlが供給される。
【0020】
トランジスタM1,M2のドレイン端子は、それぞれバッファ回路buffer1,buffer2の入力端に接続される。バッファ回路buffer1,buffer2の出力端は、VCOの発振出力信号を取り出す信号出力端子out1,out2にそれぞれ接続され、さらにトランジスタM2,M1のゲート端子にそれぞれ接続される。
【0021】
ここで、先の非特許文献1ではトランジスタM1,M2のゲート端子が互いのトランジスタM2,M1のドレイン端子に直接接続されているが、本実施形態ではバッファ回路buffer1,buffer2の出力端に接続されている点が異なる。さらに、トランジスタM1,M2にリング状のゲートを有する電界効果トランジスタを用いていることも、非特許文献1との相違点である。
【0022】
図2は、図1のVCOの特にバッファ回路buffer1,buffer2を具体的に示した回路図である。バッファ回路buffer1,buffer2は、それぞれトランジスタM11,M12によるドレイン接地増幅回路によって構成される。すなわち、トランジスタM11,M12のドレイン端子は電源Vddに接続され、ソース端子はそれぞれ電流源CS11,CS12に接続され、ゲート端子はそれぞれトランジスタM2,M1のゲート端子に接続される。
【0023】
図3には、差動対トランジスタM1,M2に用いるリング状ゲート電界効果トランジスタの構造を示す。図4(a)(b)は、通常の構造の電界効果トランジスタとリング状ゲート電界効果トランジスタにおける電流の流れを示している。リング状ゲート電界効果トランジスタは、ゲートの内側と外側がそれぞれドレインとソースの領域であり、ゲートの内側と外側の面積を異ならせることができるため、ドレインとソースの面積が等しい通常の電界効果トランジスタに対し、ドレインまたはソースのいずれか一方の面積を他方より小さくすることができるという特徴がある。
【0024】
次に、本実施形態のVCOの作用について説明する。
負性抵抗回路をLC共振器に並列に接続したVCO回路では、非特許文献1でも説明されているように、負性抵抗回路に正帰還がかかった状態になることが発振動作を行うために必要である。図1の構成において、トランジスタM1,M2のゲート端子に差動信号、すなわち互いに逆相の信号が入力されたとする。トランジスタM1,M2はソース接地増幅回路を構成しているので、各々のゲート端子に入力された差動信号は反転増幅され、バッファ回路buffer1,buffer2をそれぞれ介して互いのトランジスタM2,M1のゲート端子に到達する。
【0025】
ここで、トランジスタM2のゲート端子に到達した信号が、最初にトランジスタM1のゲート端子に入力された信号に対して反転増幅された関係にあり、同様にトランジスタM1のゲート端子に到達した信号が最初にトランジスタM2のゲート端子に入力された信号に対して反転増幅された関係にあれば、負性抵抗回路NRは正帰還がかかる。これによって、図1のVCOはLC共振器の共振周波数で発振することができる。可変容量素子VC1,VC2の容量を周波数制御電圧Vctrlによって変化させると、LC共振器の共振周波数が変化するので、VCOの発振周波数が変化する。
【0026】
図5は、先の非特許文献1に示したVCOにおける各種の寄生容量を示している。図5に示されるようにインダクタL1,L2、トランジスタM1,M2のドレインとゲート及びバッファ回路buffer1,buffer2の入力部などの寄生容量CL,CD ,CG ,CBUF が存在する。図6には、これらの寄生容量を含めたVCOのモデルを示す。これらの寄生容量CL ,CD ,CG ,CBUF の合計値をCpとし、可変容量素子VC1,VC2の容量をCvとすれば、LC共振器の容量成分CはC=Cv+Cpとなり、VCOの発振周波数fは式(2)に示したように表される。
【0027】
前述したようにVCOの可変周波数範囲を広くとるためには、一つには寄生容量Cpの値を小さくし、共振器全体の容量Cに占める可変容量VC1,VC2のCvの割合を大きくする方法が有効である。差動対トランジスタM1,M2にリング状ゲート電界効果を用いると、ドレインの面積を小さくすることでドレインの寄生容量CD を低減することができるが、その反面、ゲートの寄生容量CG が通常の電界効果トランジスタよりも大きくなり、ドレインの寄生容量CD を低減させる効果を打ち消してしまう。
【0028】
これに対し、本実施形態では図1に示したようにリング状ゲート電界効果トランジスタである差動対トランジスタM1,M2のゲート端子を互いのトランジスタM2,M1のドレイン端子ではなく、バッファ回路buffer1,buffer2の出力端に接続しているため、トランジスタM1,M2のゲート寄生容量CG はLC共振器に含まれなくなる。すなわち、本実施形態によるVCOの発振周波数を表す式(2)中の寄生容量Cpに、ゲート寄生容量CG は含まれなくなる。
【0029】
このように本実施形態によると、リング状ゲート電界効果トランジスタの欠点であるゲートの寄生容量増加は、LC共振器の容量成分には寄与しないようになる。従って、リング状ゲート電界効果トランジスタの利点であるドレインの寄生容量低減効果を有効に生かして、LC共振器の容量成分中の可変容量素子VC1,VC2の容量Cvの割合を大きくすることができる。これにより、可変周波数範囲の広いVCOを実現することができる。
【0030】
本実施形態では、負性抵抗回路を構成するリング状ゲート電界効果トランジスタをn型としているが、p型を用いた場合でも同様に動作させることが可能である。この点は、後述する他の実施形態においても同様である。次に、本発明の他の実施形態について説明する。
【0031】
(第2の実施形態)
図7に、本発明の第2の実施形態に係るVCOの構成を示す。本実施形態においては、LC共振器は一つのインダクタLと可変容量素子VC1,VC2によって構成される。一方、負性抵抗回路NRはn型のリング状ゲート電界効果トランジスタからなる第1の差動対トランジスタM1,M2と、p型のリング状ゲート電界効果トランジスタからなる第2の差動対トランジスタM3,M4及びバッファ回路buffer1,buffer2によって構成される。
【0032】
すなわち、本実施形態では第1の実施形態の構成に差動対トランジスタM3,M4が追加されており、トランジスタM3のドレイン端子はインダクタL1の一端と可変容量素子VC1のアノード端子とトランジスタM1のドレイン端子及びバッファ回路buffer1の入力端に接続される。同様にトランジスタM4のドレイン端子はインダクタL2の一端と可変容量素子VC2のアノード端子とトランジスタM2のドレイン端子及びバッファ回路buffer2の入力端に接続される。差動対トランジスタM3,M4の共通のソース端子は、電流源CSの一端に接続される。
【0033】
従って、本実施形態では第1の実施形態と同様に、トランジスタM1〜M4のゲートの寄生容量が共振器に含まれなくなり、共振器の容量成分中の可変容量素子VC1,VC2の容量Cvの割合が大きくなることによって、VCOの可変周波数範囲を広くすることができる。
【0034】
(第3の実施形態)
図8は、本発明の第3の実施形態に係るVCOの構成を示している。本実施形態では、負性抵抗回路NRは通常の電界効果トランジスタによる差動対トランジスタM5,M6と、リング状ゲート電界効果トランジスタM13,M14からなるゲート接地増幅回路をそれぞれ用いたバッファ回路buffer1,buffer2から構成される。
【0035】
トランジスタM5のゲート端子はLC共振器の信号出力端子out2に接続された側の一端に接続され、トランジスタM6のゲート端子はLC共振器の信号出力端子out1に接続された側の他端に接続される。トランジスタM5のソース端子は接地され、ドレイン端子はバッファ回路buffer1を介してトランジスタM6のドレイン端子、すなわち信号出力端子out1に接続される。同様にトランジスタM6のソース端子は接地され、ドレイン端子はバッファ回路buffer2を介してトランジスタM5のドレイン端子、すなわち信号出力端子out2に接続される。
【0036】
このような回路構成では、トランジスタM5,M6のゲートの寄生容量は共振器に含まれるため、ゲートの寄生容量が増加するという欠点を持つリング状ゲート電界効果トランジスタではなく、通常の構造の電界効果トランジスタを用いている。一方、バッファ回路buffer1,buffer2のトランジスタM13,M14はゲート接地増幅回路を構成し、ゲート端子が定電位点(図の例では、電源Vdd)に接続されているため、ゲートの寄生容量は共振器に含まれない。
【0037】
そこでトランジスタM13,M14にドレインの寄生容量が小さいリング状ゲート電界効果トランジスタを用いることによって、共振器に含まれる寄生容量を効果的に減少することができる。従って、これまでの実施形態と同様に、共振器の容量成分中の可変容量素子VC1,VC2の容量Cvの割合が大きくなることによって、VCOの可変周波数範囲が拡大されるという効果が得られる。
【0038】
(第4の実施形態)
図9に、本発明の第4の実施形態に係るVCOの構成を示す。本実施形態は、図1に示したVCOにおけるバッファ回路buffer1,buffer2の入力側に、すなわちバッファ回路buffer1,buffer2の入力端とトランジスタM1,M2のドレイン端子との間に、それぞれリング状ゲート電界効果トランジスタM7,M8からなるゲート接地増幅回路を挿入している。
【0039】
このような回路構成では、トランジスタM1,M2のゲートの寄生容量は共振器に含まれず、さらにゲート接地されたトランジスタM7,M8についても同様である。そこで、トランジスタM1,M2,M7,M8に全てリング状ゲート構造の電界効果トランジスタを用いて各々のドレインの寄生容量を低減させ、共振器の容量成分中の可変容量素子VC1,VC2の容量Cvの割合を大きくすることにより、VCOの可変周波数範囲を拡大することができる。
【0040】
(第5の実施形態)
次に、上述した本発明の実施形態に係るVCOを適用できる応用システムの例として、携帯電話機その他の移動無線通信装置における無線送受信回路について説明する。図10には、このような移動無線通信装置の無線送受信部の構成を示す。ここでは送受の切り替えを時分割で行うTDD(Time Division Duplex)方式を例として説明するが、これに限られるものではない。
【0041】
まず、送信部について説明すると、ベースバンド信号発生部(TX−BB)101では直交した第1及び第2の送信ベースバンド信号Ich(TX),Qch(TX)が適当なフィルタにより帯域制限されて出力される。これらの直交送信ベースバンド信号Ich(TX),Qch(TX)は、二つの乗算器102,103と加算器104からなる直交変調器105に入力され、2つの直交した周波数fLO2 の第2ローカル信号をそれぞれ変調する。第2ローカル信号は、ローカル信号発生器130から発生される周波数fLO2 の信号106を90°移相器(90°−PS)107により90°の位相差を持つように2分割することで生成され、直交変調器105に入力される。
【0042】
直交変調器105から出力される被変調信号はIF(中間周波)信号であり、可変利得増幅器109に入力される。可変利得増幅器109は、図示しない制御系からの利得制御信号に従って入力されたIF信号を適当な信号レベルに調節する。可変利得増幅器109から出力されるIF信号は、一般に直交変調器105及び可変利得増幅器109で発生する不要な高調波成分を含むため、この不要成分を除去するためのローパスフィルタまたはバンドパスフィルタ110を介してアップコンバータ111に入力される。
【0043】
アップコンバータ111は、IF信号とローカル信号発生器130で発生される周波数fLO1 の第1ローカル信号112との乗算を行うことにより周波数変換(アップコンバート)を行い、周波数fLO1 +fLO2 のRF信号と周波数fLO1 −fL02 のRF信号を生成する。これら二つのRF信号のいずれか一方が所望波出力であり、他方は不要なイメージ信号である。ここでは、周波数fL01+fL02 のRF信号を所望波とするが、周波数fLO1 −fL02 のRF信号を所望波出力としてもよい。イメージ信号は、イメージ除去フィルタ113により除去される。
【0044】
アップコンバータ111からイメージ除去フィルタ113を介して抽出された所望波出力は、電力増幅器(PA)114により所要の電力レベルまで増幅された後、送受切り替え電流スイッチ(T/R)115を介してアンテナ116に供給され、電波として放射される。
【0045】
一方、受信部においては、アンテナ116から出力される受信RF信号が送受切り替え電流スイッチ115及びバンドパスフィルタ117を介して、低雑音増幅器(LNA)118に入力される。低雑音増幅器118により増幅された受信RF信号は、イメージ除去フィルタ119を介してダウンコンバータ120に入力される。
【0046】
ダウンコンバータ120は、受信RF信号とローカル信号発生器130で発生される周波数fL01 の第1ローカル信号112との乗算を行い、受信RF信号をIF信号に周波数変換(ダウンコンバート)する。ダウンコンバータ120から出力されるIF信号は、バンドパスフィルタ121及び可変利得増幅器122を介して分波器(図示せず)と乗算器123,124からなる直交復調器125に入力される。
【0047】
直交復調器125には、送信部の直交変調器105と同様に、第2局部発振器106から90°移相器(90°−PS)108を介して直交した周波数fL02の第2ローカル信号が入力される。直交復調器125の出力Ich(RX)及びQch(RX)は、受信部ベースバンド処理部(RX−BB)126に入力され、ここで受信信号が復調されることによって、元のデータ信号が再生される。
【0048】
このような構成の移動無線通信装置における無線送受信回路において、ローカル信号発生器130を本発明の実施形態によるVCO131を用いて実現することができる。すなわち、ローカル信号発生器130は例えば周波数シンセサイザであり、VCO131の発振出力から分周器などを用いて所望周波数のローカル信号を合成する。本発明の実施形態に基づくVCOは、雑音特性が良好で、かつ可変周波数範囲が広いという特徴を有するので、このような無線通信装置の特性向上に大きく寄与することができる。
【0049】
【発明の効果】
以上説明したように、本発明によれば共振器の寄生容量を効果的に低減させ、可変周波数範囲の広い電圧制御発振器を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るVCOの構成を示す回路図
【図2】図1に示したVCOの構成をより具体的に示す回路図
【図3】リング状ゲート電界効果トランジスタの構成を示す平面図及び断面図
【図4】通常の形状の電界効果トランジスタとリング状ゲート電界効果トランジスタを比較して示す模式図
【図5】電界効果トランジスタによる負性抵抗回路を用いたVCOの各部の寄生容量について示す図
【図6】図5のVCOにおける共振器のモデルを示す図
【図7】本発明の第2の実施形態に係るVCOの構成を示す回路図
【図8】本発明の第3の実施形態に係るVCOの構成を示す回路図
【図9】本発明の第4の実施形態に係るVCOの構成を示す回路図
【図10】本発明の第5の実施形態に係る無線通信装置の構成を示すブロック図
【符号の説明】
L,L1,L2…インダクタ
VC1,VC2…可変容量素子
NR…負性抵抗回路
M1〜M4,M7,M8,M13,M14…リング状ゲートを有する電界効果トランジスタ
M5,M6,M11,M12…電界効果トランジスタ
out1,out2 …信号出力端子
buffer1,buffer2 …バッファ回路
Vctrl …周波数制御電圧
130…ローカル信号発生器
131…VCO
Claims (6)
- インダクタ及び可変容量素子を含むLC共振器と、
前記LC共振器の一端及び他端にそれぞれのドレイン端子が接続されたリング状のゲートを有する差動対をなす第1及び第2の電界効果トランジスタと、
前記第1の電界効果トランジスタのドレイン端子に入力端が接続され、出力端が第1の信号出力端子及び前記第2の電界効果トランジスタのゲート端子に接続された第1のバッファ回路と、
前記第2の電界効果トランジスタのドレイン端子に入力端が接続され、出力端が第2の信号出力端子及び前記第1の電界効果トランジスタのゲート端子に接続された第2のバッファ回路と
を具備する電圧制御発振器。 - インダクタ及び可変容量素子を含むLC共振器と、
前記LC共振器の一端及び他端にそれぞれのドレイン端子が接続されたリング状のゲートを有する第1の差動対をなすn型の第1及び第2の電界効果トランジスタと、
前記LC共振器の一端及び他端にそれぞれのドレイン端子が接続されたリング状のゲートを有する第2の差動対をなすn型の第1及び第2の電界効果トランジスタと、
前記第1及び第3の電界効果トランジスタのドレイン端子に入力端が接続され、出力端が第1の信号出力端子及び前記第2及び第4の電界効果トランジスタのゲート端子に接続された第1のバッファ回路と、
前記第2及び第4の電界効果トランジスタのドレイン端子に入力端が接続され、出力端が第2の信号出力端子及び前記第1及び第3の電界効果トランジスタのゲート端子に接続された第2のバッファ回路と
を具備する電圧制御発振器。 - 前記第1及び第2のバッファ回路は、それぞれドレイン接地増幅回路である請求項1または2記載の電圧制御発振器。
- 前記第1及び第2のバッファ回路の入力側にそれぞれ挿入された第1及び第2のゲート接地増幅回路をさらに具備する請求項1乃至3のいずれか1項記載の電圧制御発振器。
- インダクタ及び可変容量素子を含むLC共振器と、
前記LC共振器の一端及び他端にそれぞれのゲート端子が接続された差動対をなす第1及び第2の電界効果トランジスタと、
前記第1の電界効果トランジスタのドレイン端子にソース端子が接続され、ドレイン端子が前記LC共振器の他端に接続された、リング状のゲートを有する第3の電界効果トランジスタを含むゲート接地増幅回路からなる第1のバッファ回路と、
前記第2の電界効果トランジスタのドレイン端子にソース端子が接続され、ドレイン端子が前記LC共振器の一端に接続された、リング状のゲートを有する第4の電界効果トランジスタを含むゲート接地増幅回路からなる第2のバッファ回路と
を具備する電圧制御発振器。 - 請求項1乃至5のいずれか1項記載の電圧制御発振器を含み、所定周波数の少なくとも一つのローカル信号を発生するローカル信号発生器を具備する無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281766A JP3806078B2 (ja) | 2002-09-26 | 2002-09-26 | 電圧制御発振器及びこれを用いた無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281766A JP3806078B2 (ja) | 2002-09-26 | 2002-09-26 | 電圧制御発振器及びこれを用いた無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004119724A true JP2004119724A (ja) | 2004-04-15 |
JP3806078B2 JP3806078B2 (ja) | 2006-08-09 |
Family
ID=32276133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002281766A Expired - Fee Related JP3806078B2 (ja) | 2002-09-26 | 2002-09-26 | 電圧制御発振器及びこれを用いた無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3806078B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004179648A (ja) * | 2002-11-15 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 |
WO2006011364A1 (ja) * | 2004-07-28 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 発振器 |
JP2006060029A (ja) * | 2004-08-20 | 2006-03-02 | Renesas Technology Corp | インダクタを備えた半導体装置 |
KR100759070B1 (ko) * | 2007-05-04 | 2007-09-19 | 인하대학교 산학협력단 | 엘씨 탱크형 전압제어 발진기 |
KR100858652B1 (ko) | 2006-11-30 | 2008-09-16 | (주)카이로넷 | 밀러효과를 이용한 전압제어 발진회로 |
JP2009192514A (ja) * | 2008-02-18 | 2009-08-27 | Etsuo Ban | Hf帯磁気共鳴装置用検出器 |
KR100937435B1 (ko) | 2007-10-05 | 2010-01-19 | 한국전자통신연구원 | 게이트 버랙터를 이용한 차동 버랙터 |
JP2010219769A (ja) * | 2009-03-16 | 2010-09-30 | Toshiba Corp | 発振回路及び、その発振回路を用いた無線機 |
JP2015023349A (ja) * | 2013-07-17 | 2015-02-02 | スパンション エルエルシー | 充放電型発振回路 |
-
2002
- 2002-09-26 JP JP2002281766A patent/JP3806078B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004179648A (ja) * | 2002-11-15 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 |
JP4719412B2 (ja) * | 2002-11-15 | 2011-07-06 | パナソニック株式会社 | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 |
WO2006011364A1 (ja) * | 2004-07-28 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 発振器 |
JP2006060029A (ja) * | 2004-08-20 | 2006-03-02 | Renesas Technology Corp | インダクタを備えた半導体装置 |
JP4541800B2 (ja) * | 2004-08-20 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | インダクタを備えた半導体装置 |
KR100858652B1 (ko) | 2006-11-30 | 2008-09-16 | (주)카이로넷 | 밀러효과를 이용한 전압제어 발진회로 |
KR100759070B1 (ko) * | 2007-05-04 | 2007-09-19 | 인하대학교 산학협력단 | 엘씨 탱크형 전압제어 발진기 |
KR100937435B1 (ko) | 2007-10-05 | 2010-01-19 | 한국전자통신연구원 | 게이트 버랙터를 이용한 차동 버랙터 |
JP2009192514A (ja) * | 2008-02-18 | 2009-08-27 | Etsuo Ban | Hf帯磁気共鳴装置用検出器 |
JP2010219769A (ja) * | 2009-03-16 | 2010-09-30 | Toshiba Corp | 発振回路及び、その発振回路を用いた無線機 |
JP2015023349A (ja) * | 2013-07-17 | 2015-02-02 | スパンション エルエルシー | 充放電型発振回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3806078B2 (ja) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Razavi | A 900-MHz/1.8-GHz CMOS transmitter for dual-band applications | |
US7555278B2 (en) | Unconditionally stable filter | |
US6947720B2 (en) | Low noise mixer circuit with improved gain | |
US7474885B2 (en) | Passive subharmonic mixer | |
JP5487073B2 (ja) | 高周波信号処理装置 | |
JP2006101478A (ja) | 通信用半導体集積回路および無線通信システム | |
US8019314B2 (en) | Radio communication apparatus | |
Larson | RF and microwave hardware challenges for future radio spectrum access | |
CN109075747B (zh) | 放大器 | |
Janssens et al. | CMOS cellular receiver front-ends | |
JP3806078B2 (ja) | 電圧制御発振器及びこれを用いた無線通信装置 | |
US20060091944A1 (en) | I/Q quadrature demodulator | |
CN112204894B (zh) | 一种射频前端电路及移动装置 | |
Abidi | CMOS-only RF and baseband circuits for a monolithic 900 MHz wireless transceiver | |
EP3414834B1 (en) | Controlling a switched capacitor bank in a voltage controlled oscillator for wireless sensor devices | |
KR20070031093A (ko) | 직교 전압 제어 발진기 및 이를 포함하는 무선 송수신 장치 | |
JP2009207031A (ja) | 増幅回路 | |
EP1432117A1 (en) | Oscillator, transmission circuit, and radio apparatus | |
US8138844B1 (en) | System and method for crystal oscillator frequency tuning | |
Huang | CMOS RF design-the low power dimension | |
US6940339B2 (en) | Mobility proportion current generator, and bias generator and amplifier using the same | |
Kim et al. | A CMOS UHF harmonic rejection transceiver with 2-D LO phase calibration for TV white space applications | |
JP2005184409A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 | |
Park et al. | A 2.4-㎓ Low-power Low-IF Receiver Employing a Quadrature Low-noise Amplifier for Bluetooth Low Energy Applications | |
Kim et al. | A Sub-GHz/2.4 GHz Highly Selective Reconfigurable RF Front-End Employing an $ N $-Path Complementary Balun-LNA and Linearized RF-to-BB Current-Reuse Mixer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |