JP2014502820A - 広帯域マルチモードｖｃｏ - Google Patents

Abstract

ＶＣＯは、第１のＬＣタンクおよび第２のＬＣタンクを有する変圧器ベースの共振器を含む。共振器は、偶数共振モードと奇数共振モードとを有する。ＶＣＯは、第１のタンクの二端子ポートに結合され、さらに第２のタンクの二端子ポートに結合されたアクティブ相互コンダクタンスネットワークをさらに含む。第１のタンクのポートの第１の端子は、第２のタンクのポートの第１の端子に容量結合される。第１のタンクのポートの第２の端子は、第２のタンクのポートの第２の端子に容量結合される。アクティブ相互コンダクタンスネットワークは、デジタル制御信号に依存して、偶数共振モードおよび奇数共振モードのうちの選択可能な１つにおいて共振器を共振させる。ＶＣＯは、タンクのキャパシタのキャパシタンスを変更することによって微調整される。

Description

本開示は、電圧制御発振器（ＶＣＯ）回路および方法に関する。

セルラ電話ハンドセット内にあるようなラジオ受信機および送信機は典型的に、ローカル発振器を用いる。多くの場合、そのようなローカル発振器は、位相ロックドループを含み、位相ロックドループは、次に電圧制御発振器（ＶＣＯ）を用いる。ＶＣＯを実現する１つの方法は、ＬＣ共振器を含み、その固有発振周波数は、ＶＣＯの振動の周波数を同調させるために調節される。この同調を完了させる１つの方法は、共振器のインダクタンス値Ｌを調節することである。別の方法は、共振器のキャパシタンス値Ｃを調節することである。電界効果トランジスタスイッチのようなスイッチを用いてキャパシタをキャパシタネットワークに含めるかまたは除外するように切り換えて、共振器のキャパシタンス値Ｃを調節することができる。また、スイッチを用いてインダクタをインダクタネットワークに含めるかまたは除外するように切り換えることができる。スイッチがインダクタまたはキャパシタを含めるかまたは除外するか否かにかかわらず、このスイッチは、共振器が共振するとインダクタンスとキャパシタンスとの間で行き来する発振電流のパスに存在しうる。スイッチが大きなトランジスタデバイスであると認識される場合、それらの直列オン抵抗は一般的に小さい。複数のスイッチにわたる電力損失が好都合に小さいため、これは有利である。あいにく、大きなスイッチを提供することは、一般的に、比較的大きい寄生キャパシタンスをもたらす。大きい寄生キャパシタンスは、いくつかの理由により望ましくない。１つの理由は、共振器の同調性が減りうる、ということである。一方で、トランジスタスイッチが小さいデバイスになるように作られた場合、寄生キャパシタンスは都合よくより小さくなる。共振器の同調性は改善されるが、スイッチの直列抵抗はより大きくなる。発振電流がオン状態でスイッチを通過すると、電力損失が生じ、発振信号にノイズがもたらされる。共振器の品質ファクタＱが減少し、発振器の出力信号内の位相ノイズが増加する。ＶＣＯのＬＣ共振器を同調可能にすることによって、一般的に、ＶＣＯ位相ノイズ性能および電力消費に対して望ましくないインパクトが生じる。

同調性を提供することを含む上述された問題に加え、ローカル発振器が広い周波数レンジにわたって同調可能となるべきケースが益々増加している。例えば、複数の異なるセルラ電話規格のうちの選択可能な１つを使用して通信するために、セルラ電話ハンドセットの受信機および送信機が使用可能であることが要求されうる。同じハンドセットは、第１の時間にＧＭＳ規格を用いて、次の時間にＷＣＤＭＡ（登録商標）規格を用いて、第３の時間にＬＴＥ規格を用いて通信することが要求されうる。これら多種多様な規格を用いて動作しなければならないため、セルラ電話ハンドセットの受信機および送信機のローカル発振器は、サポートされるすべての規格によって使用されるすべての周波数帯域をカバーする信号を生成しなければならない。そのようなローカル発振器は、例えば、最も低い周波数が最も高い周波数の半分未満である広い同調レンジでローカル発振器信号を出力することが要求されうる。この広い周波数レンジは、部分的に、ＶＣＯの共振器のキャパシタおよび／またはインダクタ内の大量のプログラマビリティを提供する必要性により、さらなる設計の問題をＶＣＯ設計に課す。１つの共振器を用いてこの広い同調性レンジを提供するというよりはむしろ複数の共振器が提供され、この場合、異なる共振器は、異なる中心周波数で共振するように製造される。しかしながら、ＶＣＯが複数の共振器を含むことは一般的に、効率的ではなく、性能の欠点から損失を被る。そのような欠点は、複数のインダクタを提供しなければならないため大きなエリアを含み、かつ、ルーティングおよびレイアウトの問題を含む。

広帯域マルチモード電圧制御発振器（ＶＣＯ）は、奇数共振モードと偶数共振モードとを有する変圧器ベースのＬＣ共振器を含む。変圧器ベースの共振器は、第１のノードと第２のノードとの間で第１のキャパシタと並列に結合された第１のインダクタ、第３のノードと第４のノードとの間で第２のキャパシタと並列に結合された第２のインダクタ、第１のノードと第３のノードとの間に結合された第３のキャパシタ、および第２のノードと第４のノードとの間に結合された第４のキャパシタを含む。第１および第２のノードは共に、共振器の第１の二端子ポートであり、第３および第４のノードは共に、共振器の第２の二端子ポートである。第１および第２のインダクタは、互いに磁気的に結合され、変圧器を形成する。

１つの例において、第１および第２のキャパシタの各々は、バラクタを含むキャパシタネットワークおよびデジタルプログラマブルキャパシタである。ＶＣＯへの微調整アナログ入力信号ＶＩＮは、入力制御コンダクタを介してＶＣＯに受信されて、バラクタに供給され、それによって、バラクタのキャパシタンスは、ＶＩＮの大きさ（magnitude）に依存させられる。ＶＣＯへのＣＯＡＲＳＥ＿ＴＵＮＥマルチビットデジタル制御入力信号は、デジタル制御コンダクタのセットを介してデジタルプログラマブルキャパシタに供給され、それによって、デジタルプログラマブルキャパシタのキャパシタンスは、ＣＯＡＲＳＥ＿ＴＵＮＥマルチビットデジタル制御入力信号に依存させられる。ＶＣＯの発振周波数を設定することは、共振モードを設定すること、マルチビットデジタル値ＣＯＡＲＳＥ＿ＴＵＮＥを設定すること、および微調整アナログ電圧ＶＩＮを設定することを含む。

変圧器ベースの共振器に加えて、広帯域マルチモードＶＣＯは、第１のノード、第２のノード、第３のノード、および第４のノードに結合されたアクティブ相互コンダクタンスネットワークを含む。アクティブ相互コンダクタンスネットワークは、デジタル制御信号が第１のデジタルロジック値を有する場合に変圧器ベースの共振器を偶数共振モードで共振させ、デジタル制御信号が第２のロジック値を有する場合に変圧器ベースの共振器を奇数共振モードで共振させる。

１つの実施形態において、アクティブ相互コンダクタンスネットワークは、第１の相互コンダクタンスネットワーク、第２の相互コンダクタンスネットワーク、第３の相互コンダクタンスネットワークを備える。第１の相互コンダクタンスネットワークは、第１および第２のノードに結合され、第１のノードと第２のノードとの間で負の抵抗回路として動作する。第２の相互コンダクタンスネットワークは、第３および第４のノードに結合され、第３のノードと第４のノードとの間で負の抵抗回路として動作する。第３の相互コンダクタンスネットワークは、第１、第２、第３、および第４のノードに結合される。第３の相互コンダクタンスネットワークは、デジタル制御信号が第１のデジタルロジック値を有する場合には共振器が奇数共振モードで振動する方法で、デジタル制御信号が第２のデジタルロジック値を有する場合には共振器が偶数共振モードで振動する方法で、エネルギを発振器に注入する。

１つの特定の実施形態において、マルチモードＶＣＯは、２．６ＧＨｚ〜５．８ＧＨｚの広い周波数レンジにわたって同調可能であり、このレンジ全体にわたり、２０よりも大きい品質ファクタＱ、および−１５５ｄＢｃ／Ｈｚ未満の位相ノイズを有し、０．５平方ミリメートル未満で実現され、０．８５ボルト電源から１０ｍＷ未満を消費する。

前述されたものは概要であり、よって、必要に応じて、詳細の簡潔化、一般化、および省略を含んでいる。結果として、当業者は、この概要が例示だけを目的としており、いずれかの方法で限定するように意味していないことを認識するだろう。本明細書で説明されたデバイスおよび／またはプロセスの他の態様、発明の特徴、および、利点は、単に特許請求の範囲が定義しているように、本明細書に示される限定のない詳細な説明で明白になるだろう。

図１は、１つの新しい態様にしたがった広帯域マルチモード電圧制御発振器（ＶＣＯ）の図である。 図２は、図１のＶＣＯの変圧器ベースの共振器部分９についてのより詳細な図である。 図３は、図１のＶＣＯのアクティブ相互コンダクタンスネットワーク部分１０のブロック図である。 図４は、図２の共振器部分９のキャパシタ１２の詳細を示す図である。 図５は、図３のアクティブ相互コンダクタンスネットワーク部分１０の二ポートシンボルで表される回路の詳細を示す図である。 図６は、図５のより大きいバージョンである。 図７は、アクティブ相互コンダクタンスネットワーク部分１０のＮ型回路実現を示す図である。 図８は、変圧器ベースのＬＣ共振器が偶数共振モードおよび奇数共振モードの両方をどのように有するかを理解するのに有益な図である。 図９は、図８の共振器の観察された入力インピーダンスＺｉｎが、周波数の関数としてどのように変化するかを示す図である。 図１０は、共振器部分９の２つのＬＣタンクのインダクタを横切る電圧が、２つの共振モードでどのように違うのかを示す図である。 図１１は、アクティブ相互コンダクタンスネットワーク部分１０が二ポートネットワークとしてどのようにモデリングされうるかを示すテーブルである。 図１２は、偶数モードの振動に要求される条件を示す図である。 図１３は、奇数モードの振動に要求される条件を示す図である。 図１４は、図１２および図１３の条件を満たすマルチモードＶＣＯの１つの実現について、回路パラメータおよび特性を示すテーブルである。 図１５は、１つの新しい態様にしたがった、方法１００の簡略化されたフローチャートである。

図１は、１つの新しい態様にしたがった、広帯域マルチモード電圧制御発振器（ＶＣＯ）１の図である。ＶＣＯ １は、微調整アナログ信号ＶＩＮを受信するための入力リード、単一のビットデジタル信号ＥＶＥＮ／ＯＤＤＢを受信するための制御信号入力リードおよびコンダクタ３、マルチビットデジタル制御値ＣＯＡＲＳＥ＿ＴＵＮＥを受信するための８つの入力リードおよびコンダクタ４、信号ＶＣＯ＿ＯＵＴ＋を出力するための第１の差分出力リード５、信号ＶＣＯ＿ＯＵＴ−を出力するための第２の差分出力リード６、供給電圧入力リードおよびコンダクタ７、およびグラウンドリードおよびコンダクタ８を有する。ＶＣＯ １は、変圧器ベースの共振器部分９およびアクティブ相互コンダクタンスネットワーク部分１０を含む。ＶＣＯ １は、その共振器が奇数共振モードまたは偶数共振モードで振動することができるという点で、「マルチモード」ＶＣＯであり、発振器全体は、それが２つのモードのうちの選択可能な１つで振動するために切り換えられうる。

図２は、変圧器ベースの共振器部分９のより詳細な図である。変圧器ベースの共振器部分９は、第１の共振ＬＣタンクおよび第２の共振ＬＣタンクを含む。第１の共振ＬＣタンクは、第１のノードＰ＋ １３と第２のノードＰ− １４との間で結合された第１のインダクタ１１および第１のキャパシタ１２を含む。第１のノードＰ＋および第２のノードＰ−は共に、第１の共振ＬＣタンクの二端子ポートである。第２の共振ＬＣタンクは、第３のノードＳ＋ １７と第４のノードＳ− １８との間に結合された第２のインダクタ１５および第２のキャパシタ１６を含む。第３のノードＳ＋および第４のノードＳ−は共に、第２の共振ＬＣタンクの二端子ポートである。インダクタンス１１および１５は、磁気的に結合され、変圧器を形成する。それらの相互インダクタンスは、図において「Ｍ」で表される。１つの特定の実施形態において、相互インダクタンスＭは、関係ｋ＝Ｍ／ｓｑｒｔ（Ｌ１Ｌ２）で与えられ、ここで、Ｌ１は、インダクタ１１のインダクタンスであり、Ｌ２は、インダクタ１５のインダクタンスであり、｜ｋ｜＞０．０２である。

加えて、変圧器ベースの共振器部分９は、第１のノードＰ＋と第３のノードＳ＋との間で結合された第３のキャパシタＣｃ１９を含み、さらに、第２のノードＰ−と第４のノードＳ−との間で第４のキャパシタＣｃ２０を含む。１つの特定の実施形態において、第３および第４のキャパシタ１９および２０は、ＭＯＳキャパシタ、または、０．２８５ｐＦのＭＩＭ（Metal-Insulator-Metal）キャパシタ構造であり、単なる偶発的な寄生キャパシタンスではない。特定の実施形態におけるＣｃキャパシタ１９および２０のキャパシタンスは、第１および第２のキャパシタＣ１２および１６のキャパシタンスの少なくとも５パーセントである。インダクタ１１および１５は、示されるように、供給電圧コンダクタ７に結合された中心タップを有する。矢印５は、図１の出力リード５を表し、矢印６は、図１の出力リード６を表す。それら出力リードは、それぞれ、ノードＳ＋およびＳ−の拡張である。第１および第２のキャパシタ１２および１６は、実際に同調可能かつデジタルプログラマブルなキャパシタネットワークである。これらキャパシタの各々は、微調整アナログ信号ＶＩＮを受信し、ＶＩＮを一対のバラクタに供給するための入力コンダクタを有する。これらキャパシタの各々はまた、８ビットのデジタル制御値ＣＯＡＲＳＥ＿ＴＵＮＥを受信するための８つの入力コンダクタを有する。

図３は、図１のアクティブ相互コンダクタンスネットワーク部分１０のブロック図である。アクティブ相互コンダクタンスネットワーク部分１０は、シンボル端子２１によって示されるように第１のノードＰ＋に結合され、シンボル端子２２によって示されるように第２のノードＰ−に結合され、シンボル端子２３によって示されるように第３のノードＳ＋に結合され、シンボル端子２４によって示されるように第４のノードＳ−に結合される。端子２１および２２は、二ポートネットワークの第１のポートとみなされ、共振器の第１のＬＣタンクに接続される。端子２３および２４は、二ポートネットワークの第２のポートとみなされ、共振器の第２のＬＣタンクに接続される。図３のＰ＋端子２１および図２のノードＰ＋ １３は、実際同一のノードであり、図３のＰ−端子２２および図２のノードＰ− １４は、実際同一のノードであり、図３のＳ＋端子２３および図２のノードＳ＋ １７は、実際同一のノードであり、図３のＳ−端子２４および図２のノードＳ− １８は実際同一のノードである。ＥＶＥＮ／ＯＤＤＢデジタル入力コンダクタおよびリード４は、デジタル制御信号ＥＶＥＮ／ＯＤＤＢをアクティブ相互コンダクタンスネットワーク部分に供給する。

図４は、キャパシタ１２の詳細を示す図である。キャパシタ１２および１６は、同一の構造である。キャパシタ１２は、可変キャパシタエレメントであり、２つのバラクタ２５および２６、および、４対のキャパシタ２７〜３４を含む。キャパシタの各対は、関連トランジスタスイッチをオンあるいはオフにすることによって、キャパシタ回路全体に含めるまたは除外するように切り換えられうる。８つのスイッチは、参照番号３５〜３８で表される。スイッチ３５〜３８およびキャパシタ２７〜３４は、デジタルプログラマブルキャパシタ３５を形成する。リード１２Ａおよび１２Ｂは、キャパシタ１２の２つのリードである。リード２８は、バラクタ２５および２６に伸びた微調整入力リードである。リード３９は、スイッチ３５〜３８に伸びた８つのデジタル入力信号コンダクタである。

図５は、図３のアクティブ相互コンダクタンスネットワーク部分１０の二ポートシンボルで表される回路の詳細を示す図である。図６は、回路の詳細のより大きい図である。図６に示されるように、アクティブ相互コンダクタンスネットワーク部分１０は、第１のノードＰ＋と第２のノードＰ−との間に結合された第１の相互コンダクタンスネットワークＥ４０を含む。この第１の相互コンダクタンスネットワークＥは、それが負の抵抗のように動作することを示すために−Ｇｍで表される。通常の抵抗器において、抵抗器を横切る電圧が低下すると、Ｖ＝ＩＲにしたがって、この抵抗器を通る電流フローも同様に減少する。負の抵抗において、抵抗器を通る電圧が低下すると、抵抗器を通る電流フローは増加する。−Ｇｍ表記は、この回路エレメントのコンダクタンスが負であることを示す。第１の相互コンダクタンスネットワークＥは、第３のノードＳ＋または第４のノードＳ−に直接接続されない。

アクティブ相互コンダクタンスネットワーク部分１０は、第３のノードＳ＋と第４のノードＳ−との間で結合された第２の相互コンダクタンスネットワークＦ ４１をさらに含む。この−Ｇｍ回路Ｆ ４１は、−Ｇｍ回路Ｅ ４０と同一の構成である。第２の相互コンダクタンスネットワークＦは、第１のノードＰ＋または第２のノードＰ−に直接接続されない。

アクティブ相互コンダクタンスネットワーク部分１０は、第３の相互コンダクタンスネットワーク４２をさらに含む。この第３の相互コンダクタンスネットワーク４２は、実際、アクティブな二ポートデバイスであり、４つすべてのノードＰ＋ １３、Ｐ− １４、Ｓ＋ １７、Ｓ− １８に結合される。第３の相互コンダクタンスネットワークは、それが発振信号にエネルギを注入するという点で「アクティブ」である。第３の相互コンダクタンスネットワークは、Ａ４３、Ｂ４４、Ｃ４５、Ｄ４６で表される４つのＧｍｃ部を含む。Ｇｍｃ部分ＡおよびＢは、コンダクタ４７を介してインバータ４８から受信されたデジタル信号ＯＤＤがデジタルロジックハイである場合に有効にされ、信号ＯＤＤがデジタルロジックローである場合に無効にされる。Ｇｍｃ部分ＣおよびＤは、コンダクタおよびリード３から受信されたデジタル信号ＥＶＥＮがデジタルロジックハイである場合に有効にされ、信号ＥＶＥＮがデジタルロジックローである場合に無効にされる。図に示されるように、デジタル信号ＥＶＥＮ／ＯＤＤＢおよびデジタル信号ＥＶＥＮは、同一のデジタル信号である。信号の名称ＥＶＥＮ／ＯＤＤＢの「Ｂ」は、「バー（bar）」（ロジック信号ＯＤＤがアクティブローであること）を示す。

図７は、１つの特定の実施形態において図６の部分Ａ−Ｆがどのように実現されるかを示す図である。左の列は、ブロックレベルのシンボルを示し、右の列は、対応するトランジスタレベルの図を示す。図の中央の列にある両端に矢印のついた矢のシンボルは、左の列のブロックレベルのシンボルが右の列のトランジスタレベルの回路を表すことを示す。例えば、図７の左上のＧｍｃ部分Ａは、リード４９〜５３を有し、これらのリードは、右側のトランジスタレベルの回路のリード４９〜５３に対応する。この回路は、３つのＮ型トランジスタ５４〜５６を含む。トランジスタ５４のドレインは、第３のノードＳ＋に結合される。トランジスタ５４のゲートは、第１のノードＰ＋に結合される。トランジスタ５５のドレインは、第４のノードＳ−に結合される。トランジスタ５５のゲートは、第２のノードＰ−に結合される。トランジスタ５４および５５のソースは、互いに結合され、かつ、イネーブルトランジスタ５６のドレインに結合される。イネーブルトランジスタ５６のゲートは、ＯＤＤデジタル制御信号を受信するために結合される。イネーブルトランジスタ５６のソースは、接地される。他のブロックレベルのシンボルのラベル付されたリードと、それらの対応トランジスタレベルの図との間の対応は、上で説明された、Ｇｍｃ Ａのブロックレベルのシンボルと、図７の右上のトランジスタレベルの図との間の対応と同じ方法でなされる。

図８は、変圧器ベースのＬＣ共振器が偶数共振モードおよび奇数共振モードの両方をどのように有するのか理解するのに有益な図である。変圧器の第１および第２のインダクタは、理想的な回路コンポーネントではなく、むしろ、これらのインダクタの各々は、ある量の直列抵抗Ｒｓを有する実回路エレメントである。抵抗器Ｒｓ ５７は、インダクタ１１の直列抵抗を表す。抵抗器Ｒｓ ５８は、インダクタ１５の直列抵抗を表す。キャパシタＣ １２および１６の可変性は無視され、一定であるとみなされる。共振器の第１のポートＰ＋／Ｐ−を調べるインピーダンスＺｉｎが考慮される。

図９は、観察された入力インピーダンスＺｉｎが、周波数の関数としてどのように変化するかを示す図である。入力インピーダンスＺｉｎは、第１の周波数ｆｏで第１のピークを有し、それは、本明細書において、奇数共振モードの共振周波数と呼ばれる。このｆｏ周波数における共振器の入力インピーダンスＲｐ，ｏ、および、ｆｏ奇数モードの共振周波数についての式が図９に示される。この第１のピークに加え、入力インピーダンスＺｉｎはまた、第２の周波数ｆｅを有し、それは、本明細書において、偶数共振モードの共振周波数と呼ばれる。このｆｅ周波数における共振器の入力インピーダンスＲｐ，ｅ、および、ｆｅ偶数モードの共振周波数についての式が図９に示される。

図１０は、共振器部分９の２つのＬＣタンクのインダクタを横切る電圧が、２つの共振モードでどのように違うのかを示す図である。図１０の左上および右上の図は、ＶＣＯの変圧器ベースの共振器部分９であり、図１０の左下および右下の図は、ＶＣＯのアクティブ相互コンダクタンスネットワーク部分１０である。図１０の左上の共振器の回路図において、第１のタンクのインダクタ１１を横切る発振電圧は、Ｖ１で表され、第２のタンクのインダクタ１５を横切る発振電圧は、Ｖ２で表される。共振器が奇数共振モードで振動すると、これら２つの電圧Ｖ１およびＶ２は、互いに関して、異相であると考えられる。この異相関係は、正弦波形５９および６０で示される。波形５９は、電圧Ｖ１の波形を表す。波形６０は、電圧Ｖ２の波形を表す。これは、奇数共振モード回路動作である。偶数共振モード回路動作について、図１０の右側を参照されたい。図１０の右上の共振器の回路図において、波形６１および６２は同一である。共振器が偶数共振モードで振動すると、２つの電圧Ｖ１およびＶ２は、互いに関して、同相であると考えられる。アクティブ相互コンダクタンスネットワーク部分１０は、選択された共振モードに対して適切な電流フローを容易にし、選択されてない共振モードに対する適切な電流フローを減衰および抑制することによって、これら２つのモードのうちの選択可能な１つで共振器部分９を共振させる。

図１０の左下の回路図は、アクティブ相互コンダクタンスネットワーク部分１０が、奇数共振モード振動をどのように容易にするかを示す。異相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分１０の一部６４が有効にされ、同相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分１０の一部６３が無効にされうる。図１０の右下の回路図は、アクティブ相互コンダクタンスネットワーク部分１０が、偶数共振モード振動をどのように容易にするかを示す。同相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分１０の一部６３が有効にされ、異相電流フローを容易にするアクティブ相互コンダクタンスネットワーク部分１０の一部６４が無効にされうる。２つの部分６３および６４は、それらが第２のポートＳ＋／Ｓ−に接続される方法を除いて、同様の回路である。１つの方法は、異相電流フローを容易にし、もう１つの方法は、同相電流フローを容易にする。

図１１は、アクティブ相互コンダクタンスネットワーク部分１０が二ポートネットワークとしてどのようにモデリングされうるかを示すテーブルである。テーブルの左上のブロック６５は、定義された電圧および電流およびアドミタンスＹ行列を含む二ポートネットワークを示す。図において次に下にくるブロック、ブロック６６は、Ｉ＝ＹＶの２ポート行列の式を示す。図において次に下にくるブロック、ブロック６７は、偶数共振モード動作の場合にＶ２＝Ｖ１であることを示し、図において次に下にくるブロック、ブロック６８は、奇数共振モード動作の場合にＶ２＝−Ｖ１であることを示す。図の中央の列の上のブロック６９は、偶数共振モード動作で有効にされるアクティブ相互コンダクタンスネットワーク部分１０の一部の図を示す。図１において次に下にくるブロック、ブロック７０は、それが偶数共振モード動作について構成される場合、アクティブ相互コンダクタンスネットワーク部分についてのアドミタンスＹ行列を示す。図１において次に下にくるブロック、ブロック７１は、中央の列の最も下のブロック７２で示されるように、奇数モード振動を容易にするよりも多くの電力注入が、偶数モード振動を容易にするよりも存在することを示す。図の右の列の上のブロック７３は、奇数共振モード動作で有効にされるアクティブ相互コンダクタンスネットワーク部分１０の一部を示す。図において次に下にくるブロック、ブロック７４は、それが奇数共振モード動作について構成された場合、アクティブ相互コンダクタンスネットワーク部分についてのアドミタンスＹ行列を示す。最も下のブロック７５は、ブロック７６で示されるように、偶数モード振動を容易にするよりも多くの電力注入が、奇数モード振動を容易にするよりも存在することを示す。

図１２は、偶数モードの振動に要求される条件を示す図である。アクティブ相互コンダクタンスネットワーク部分１０のコンポーネントは、デジタル制御信号ＥＶＥＮ／ＯＤＤＢがデジタルロジックハイである（偶数モード振動が選択された）場合に、これらの条件が満たされるように選択される。第１の行７７の関係は、偶数モードの開始のためのものである。第２の行７８の関係は、奇数モード振動を減衰させるためのものである。適切な機能のために、両方の条件が満たされる必要がある。

図１３は、奇数モードの振動に要求される条件を示す図である。アクティブ相互コンダクタンスネットワーク部分１０のコンポーネントは、デジタル制御信号ＥＶＥＮ／ＯＤＤＢがデジタルロジックローである（奇数モード振動が選択された）場合に、これらの条件が満たされるように選択される。第１の行７９の関係は、奇数モードの開始のためのものである。第２の行８０の関係は、偶数モード振動を減衰させるためのものである。適切な機能を提供するために、両方の条件が満たされる必要がある。

図１４は、図１２および図１３の条件を満たす１つの実現についての回路パラメータおよび特性を示すテーブルである。広い同調レンジの第１の部分（より低い周波数部分）の任意の発振周波数における動作は、奇数共振モードで振動するようにＶＣＯを構成し、次に、アナログ信号ＶＩＮおよび８ビットのデジタル信号ＣＯＡＲＳＥ＿ＴＵＮＥを用いてキャパシタンスＣを調節することによって達成される。広い同調レンジの第２の部分（高い周波数部分）の任意の発振周波数における動作は、偶数共振モードで振動するようにＶＣＯを構成し、次に、アナログ信号ＶＩＮおよび８ビットのデジタル信号ＣＯＡＲＳＥ＿ＴＵＮＥを用いてキャパシタンスＣを調節することによって達成される。

図１５は、１つの新しい態様にしたがった方法１００のフローチャートである。アクティブ相互コンダクタンスネットワークは、奇数共振モードおよび偶数共振モードのうちの選択可能な１つにおいて、変圧器ベースの共振器を振動させるために使用される（ステップ１０１）。アクティブ相互コンダクタンスネットワークは、共振器の第１のＬＣタンクの二端子ポートに結合される。アクティブ相互コンダクタンスネットワークはまた、共振器の第２のＬＣタンクの二端子ポートに結合される。共振器およびアクティブ相互コンダクタンスネットワークは、ＶＣＯの一部である。１つの特定の例において、アクティブ相互コンダクタンスネットワークは、図６および図７のネットワーク１０である。発振器で受信されたデジタル制御信号（ステップ１０２）は、ＶＣＯが、偶数共振モードで振動するか、奇数共振モードで振動するかを決定する。

１または複数の例示的な実施形態において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらのあらゆる組み合わせに実現されうる。ソフトウェアで実現された場合、この機能は、コンピュータ読取可能な媒体上の、１または複数の命令またはコードとして記憶または送信されうる。コンピュータ読取可能な媒体は、コンピュータ記憶媒体と、１つの場所から別の場所にコンピュータプログラムの移送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによりアクセスされることができる任意の利用可能な媒体でありうる。限定ではなく例として、そのようなコンピュータ読取可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶または搬送するために使用可能であり、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。また、任意の接続は、厳密には、コンピュータ読取可能な媒体と称される。例えば、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のような無線技術を使用して、ソフトウェアがウェブサイト、サーバ、あるいは、他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のような無線技術は、媒体の定義に含まれる。ディスク（Ｄｉｓｋ）とディスク（Ｄｉｓｃ）とは、本明細書で使用される場合、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、ブルーレイ（登録商標）ディスクを含む。ディスク（Ｄｉｓｋ）は通常磁気作用によってデータを再生し、ディスク（Ｄｉｓｃ）はレーザーで光学的にデータを再生する。上記の組み合わせもまた、コンピュータ読取可能な媒体の範囲内に含まれるべきである。

１つの特定な例において、ＥＶＥＮ＿ＯＤＤＢおよびＣＯＡＲＳＥ＿ＴＵＮＥ値である、または、それを決定するデジタル制御情報は、デジタルベースバンドプロセッサ集積回路のデジタルプロセッサによって決定される。決定されたデジタル制御情報は、ある時間の間、デジタルベースバンドプロセッサ集積回路内の半導体メモリ（プロセッサ読取可能な媒体）に記憶される。デジタル制御情報を生成させるデジタルベースバンドプロセッサ集積回路のプロセッサによって実行される命令は、半導体メモリに記憶されたプロセッサ実行可能な命令のプログラムである。次に、そのように決定されたデジタル制御情報は、シリアルバスを横切り、ＶＣＯを含むＲＦトランシーバ集積回路に通信される。ＶＣＯは、ＲＦトランシーバ集積回路上のローカル発振器の一部である。デジタル制御情報は、ＲＦトランシーバ集積回路にパスされ、レジスタに記憶され、それによって、レジスタは、ＥＶＥＮ／ＯＤＤＢおよびＣＯＡＲＳＥ＿ＴＵＮＥ信号をＶＣＯに供給する。結果として、ＥＶＥＮ／ＯＤＤＢ信号値を決定するデジタル制御情報は、デジタルベースバンドプロセッサ集積回路から送信され、ＲＦトランシーバ集積回路によって受信される。

特定の実施形態は、教育目的で上述されたが、この特許文書の教示は、一般に適用性を有しており、上で説明された特定の実施形態に限定されるものではない。相補ロジック回路（例えば、ＣＭＯＳ）で実現されるアクティブ相互コンダクタンスネットワーク部分は、インダクタが中心タップを有さない変圧器ベースのＬＣ共振器と組み合せて使用されうる。Ｐ型トランジスタで実現されるアクティブ相互コンダクタンスネットワーク部分は、中心タップが接地される変圧器ベースのＬＣ共振器と組み合せて使用されうる。並列接続されたキャパシタを含むキャパシタ１２および１６というよりはむしろ、キャパシタ１２および１６は、スイッチおよびキャパシタのネットワークを含むことができ、この場合、いくつかのキャパシタは直列に結合される。上に示された変圧器ベースの共振器の特定の実施形態は、同じインダクタンスである２つのタンクのインダクタ１１および１５を含み、同じキャパシタンスである２つのタンクのキャパシタ１２および１６を含むが、他の実施形態では、２つのタンクのインダクタは、異なる値であり、および／または、２つのタンクのキャパシタは異なるキャパシタンスでありうる。インダクタ１１のインダクタンスとキャパシタ１２のキャパシタンスとの積は、インダクタ１５のインダクタンスと、ｋｙカパシタ１６のキャパシタンスとの積とは異なる。アクティブ相互コンダクタンスネットワーク１０は、上述された特定の実施形態にあるように対称であるか、あるいは、アクティブ相互コンダクタンスネットワーク１０は、非対称でありうる。１つの非対称な例において、２つの−Ｇｍｃセル４０および４１は、異なる相互コンダクタンスを有する。４つのＧｍｃ回路４３〜４６のうちの１または複数は、４つのＧｍｃ回路４３〜４６の残りのうちの１または複数の相互コンダクタンスとは異なる相互コンダクタンスを有する。結果として、上述された特定の実施形態の様々な特徴の様々な変更、適応、および、組み合わせが、下に示された特許請求の範囲から逸脱することなく、実施されうる。

Claims (27)

1. 発振器であって、
   奇数共振モードおよび偶数共振モードを有する変圧器ベースのＬＣ共振器と、ここにおいて、前記変圧器ベースのＬＣ共振器は、第１のインダクタ、第２のインダクタ、第１のキャパシタ、および第２のキャパシタを備え、前記第１のインダクタおよび前記第１のキャパシタは、第１のノードと第２のノードとの間で並列に結合され、前記第２のインダクタおよび前記第２のキャパシタは、第３のノードと第４のノードとの間で並列に結合され、前記第１のインダクタおよび第２のインダクタは、相互インダクタンスＭを有し、変圧器を形成する、
   制御信号入力コンダクタと、
   前記変圧器ベースのＬＣ共振器の前記第１、第２、第３、第４のノードに結合されたアクティブ相互コンダクタンスネットワークと、ここにおいて、前記制御信号入力コンダクタ上の制御信号が第１のデジタルロジック値を有する場合、前記アクティブ相互コンダクタンスネットワークは、前記変圧器ベースのＬＣ共振器を奇数共振モードで共振させ、前記制御信号入力コンダクタ上の制御信号が前記第２のデジタルロジック値を有する場合、前記アクティブ相互コンダクタンスネットワークは、前記変圧器ベースのＬＣ共振器を偶数共振モードで共振させる、発振器。
2. 前記変圧器ベースのＬＣ共振器は、第３のキャパシタおよび第４のキャパシタをさらに備え、前記第３のキャパシタは、前記第１のノードと前記第３のノードとの間で結合され、前記第４のキャパシタは、前記第２のノードと前記第４のノードとの間で結合される、請求項１に記載の発振器。
3. 前記第３のキャパシタは、前記第１のキャパシタのキャパシタンスの少なくとも５パーセントであるキャパシタンスを有し、前記第４のキャパシタは、前記第１のキャパシタの前記キャパシタンスの少なくとも５パーセントであるキャパシタンスを有する、請求項２に記載の発振器。
4. 前記アクティブ相互コンダクタンスネットワークは、
   前記第１のノードおよび前記第２のノードに結合された第１の相互コンダクタンスネットワークと、ここにおいて、前記第１の相互コンダクタンスネットワークは、前記第１のノードと前記第２のノードとの間に結合された負の抵抗回路として動作する、
   前記第３のノードおよび前記第４のノードに結合された第２の相互コンダクタンスネットワークと、ここで、前記第２の相互コンダクタンスネットワークは、前記第３のノードと前記第４のノードとの間に結合された負の抵抗回路として動作する、
   前記第１、第２、第３、および第４のノードに結合された第３の相互コンダクタンスネットワークと、ここにおいて、前記第３の相互コンダクタンスネットワークは、前記制御信号が、前記第１のデジタルロジック値を有する場合、奇数共振モード振動について前記発振器にエネルギを注入し、偶数共振モード振動についてエネルギを吸収する、および、前記制御信号が前記第２のデジタルロジック値を有する場合、偶数共振モード振動について前記発振器にエネルギを注入し、奇数共振モード振動についてエネルギを吸収するアクティブ回路である、
   を備える、請求項１に記載の発振器。
5. 前記第３の相互コンダクタンスネットワークは、
   第１の入力リード、第２の入力リード、第１の出力リード、第２の出力リードを有する第１のＧｍｃ回路と、ここにおいて、前記第１のＧｍｃ回路の前記第１の入力リードは、前記第１のノードに結合され、前記第１のＧｍｃ回路の前記第２の入力リードは、前記第２のノードに結合され、前記第１のＧｍｃ回路の前記第１の出力リードは、前記第３のノードに結合され、前記第１のＧｍｃ回路の前記第２の出力リードは、前記第４のノードに接続される、
   第１の入力リード、第２の入力リード、第１の出力リード、第２の出力リードを有する第２のＧｍｃ回路と、ここにおいて、前記第２のＧｍｃ回路の前記第１の入力リードは、前記第３のノードに結合され、前記第２のＧｍｃ回路の前記第２の入力リードは、前記第４のノードに結合され、前記第２のＧｍｃ回路の前記第１の出力リードは、前記第１のノードに結合され、前記第２のＧｍｃ回路の前記第２の出力リードは、前記第２のノードに接続される、
   第１の入力リード、第２の入力リード、第１の出力リード、第２の出力リードを有する第３のＧｍｃ回路と、ここにおいて、前記第３のＧｍｃ回路の前記第１の入力リードは、前記第１のノードに結合され、前記第３のＧｍｃ回路の前記第２の入力リードは、前記第２のノードに結合され、前記第３のＧｍｃ回路の前記第１の出力リードは、前記第４のノードに結合され、前記第３のＧｍｃ回路の前記第２の出力リードは、前記第３のノードに接続される、
   第１の入力リード、第２の入力リード、第１の出力リード、第２の出力リードを有する第４のＧｍｃ回路と、ここにおいて、前記第４のＧｍｃ回路の前記第１の入力リードは、前記第４のノードに結合され、前記第４のＧｍｃ回路の前記第２の入力リードは、前記第３のノードに結合され、前記第４のＧｍｃ回路の前記第１の出力リードは、前記第１のノードに結合され、前記第４のＧｍｃ回路の前記第２の出力リードは、前記第２のノードに接続される、を備え、
   前記発振器が前記偶数共振モードで振動する場合、前記第１および第２のＧｍｃ回路は無効にされ、前記発振器が前記奇数共振モードで振動する場合、前記第３および第４のＧｍｃ回路は無効にされる、請求項４に記載の発振器。
6. 前記第１のインダクタは、供給電圧コンダクタに結合された中心タップを有し、前記第２のインダクタは、前記供給電圧コンダクタに結合された中心タップを有する、請求項１に記載の発振器。
7. 前記第１のキャパシタは、可変キャパシタエレメントであり、
   前記第１のノードと第１のＶＩＮ入力信号ノードとの間に結合された第１のバラクタと、
   前記第２のノードと前記第１のＶＩＮ入力信号ノードとの間に結合された第２のバラクタとを備える、請求項１に記載の発振器。
8. 前記第１のキャパシタは、前記第１のノードと前記第２のノードとの間に結合されたデジタルプログラマブルキャパシタをさらに備える、請求項７に記載の発振器。
9. 前記第１および第２のインダクタは、実質的に同じインダクタンスを有し、前記第１および第２のキャパシタは、実質的に同じキャパシタンスを有する、請求項１に記載の発振器。
10. 前記第１のインダクタおよび前記第１のキャパシタは、第１の固有発振周波数を有する第１の共振タンクを形成し、前記第２のインダクタおよび前記第２のキャパシタは、第２の固有発振周波数を有する第２の共振タンクを形成し、前記第１および第２の固有発振周波数は、前記発振器が前記偶数共振モードおよび前記奇数共振モードの両方で動作する場合、実質的に同じである、請求項１に記載の発振器。
11. 前記第１および第２のインダクタは、実質的に異なるインダクタンスを有する、請求項１に記載の発振器。
12. 前記第１および第２のキャパシタは、実質的に異なるキャパシタンスを有する、請求項１に記載の発振器。
13. 前記第１および第２の相互コンダクタンスネットワークは、実質的に異なる相互コンダクタンスを有する、請求項４に記載の発振器。
14. 前記第１、第２、第３、および第４のＧｍｃ回路のうちの少なくとも１つは、前記第１、第２、第３、および第４のＧｍｃ回路のうちの少なくとも別の１つと相互コンダクタンスとは実質的に異なる相互コンダクタンスを有する、請求項５に記載の発振器。
15. 前記第３および第４のキャパシタは、少なくとも０．２ピコファラッドのキャパシタンスを有し、前記第３および第４のキャパシタは、ＭＯＳキャパシタ、ＭＩＭ（Metal-Insulator-Metal）キャパシタからなるグループから得られる、ここにおいて、前記相互インダクタンスＭは、関係ｋ＝Ｍ／ｓｑｒｔ（Ｌ１Ｌ２）によって与えられ、ここで、Ｌ１は、前記第１のインダクタのインダクタンスであり、Ｌ２は、前記第２のインダクタのインダクタンスであり、｜ｋ｜＞０．０２である、請求項２に記載の発振器。
16. 前記アクティブ相互コンダクタンスネットワークは、
    前記第１のノードに結合されたゲートを有し、前記第３のノードに結合されたドレインを有する第１のトランジスタと、
    前記第２のノードに結合されたゲートを有し、前記第４のノードに結合されたドレインを有する第２のトランジスタと、
    を備え、
    前記第１のトランジスタのソースは、前記第２のトランジスタのソースに結合される、請求項１に記載の発振器。
17. 前記アクティブ相互コンダクタンスネットワークは、前記第１のトランジスタのソースおよび前記第２のトランジスタのソースに結合されたドレインを有する第３のトランジスタをさらに備え、前記第３のトランジスタのゲートは、デジタル制御信号を受信するために結合される、請求項１６に記載の発振器。
18. 前記アクティブ相互コンダクタンスネットワークは、
    前記第１のノードに結合されたゲートを有し、前記第４のノードに結合されたドレインを有する第１のトランジスタと、
    前記第２のノードに結合されたゲートを有し、前記第３のノードに結合されたドレインを有する第２のトランジスタと、
    を備え、
    前記第１のトランジスタのソースは、前記第２のトランジスタのソースに結合される、請求項１に記載の発振器。
19. 前記アクティブ相互コンダクタンスネットワークは、前記第１のトランジスタのソースおよび前記第２のトランジスタのソースに結合されたドレインを有する第３のトランジスタをさらに備え、前記第３のトランジスタのゲートは、デジタル制御信号を受信するために結合される、請求項１８に記載の発振器。
20. 前記偶数共振モードにおいて、前記第１のインダクタを通る電流フローは、前記第２のインダクタを通る電流フローに対して第１の位相関係を有し、前記奇数共振モードにおいて、前記第１のインダクタを通る電流フローは、前記第２のインダクタを通る電流フローに対して第２の位相関係を有する、請求項１に記載の発振器。
21. 方法であって、
    奇数共振モードと偶数共振モードのうちの選択可能な１つにおいて、変圧器ベースの共振器を振動させるために、アクティブ相互コンダクタンスネットワークを使用することと、ここにおいて、前記アクティブ相互コンダクタンスネットワークは、前記共振器の２つの二端子ポートに結合され、前記２つの二端子ポートの１つ目は、前記共振器の第１のタンクのポートであり、前記２つの二端子ポートの２つ目は、前記共振器の第２のタンクのポートであり、前記共振器および前記アクティブ相互コンダクタンスネットワークは、発振器の一部である、
    前記発振器でデジタル制御信号を受信することと、ここにおいて、前記デジタル制御信号は、前記発振器が、前記奇数共振モードで振動するか、前記偶数共振モードで振動するかを決定する、方法。
22. 前記第１のポートの第１のノードを前記第２のポートの第１のノードに容量結合するために、第１のキャパシタを使用することと、
    前記第１のポートの第２のノードを前記第２のポートの第２のノードに容量結合するために、第２のキャパシタを使用することと
    をさらに備える、請求項２１に記載の方法。
23. 前記第１のタンクは、第１のキャパシタと並列に結合された第１のインダクタを含み、前記第２タンクは、第２のキャパシタと並列に結合された第２のインダクタを含み、第３のキャパシタは、前記第１のタンクの第１のノードを前記第２のタンクの第１のノードに結合し、第４のキャパシタは、前記第１のタンクの第２のノードを前記第２のタンクの第２のノードに結合する、請求項２１に記載の方法。
24. 装置であって、
    奇数共振モードおよび偶数共振モードを有する変圧器ベースの共振器と、ここにおいて、前記共振器は、第１のインダクタ、第２のインダクタ、第１のキャパシタ、および第２のキャパシタを備え、前記第１のインダクタおよび前記第１のキャパシタは、第１のノードと第２のノードとの間で並列に結合され、前記第２のインダクタおよび前記第２のキャパシタは、第３のノードと第４のノードとの間で並列に結合され、前記共振器は、前記第１のノードと前記第３のノードとの間で結合された第３のキャパシタをさらに備え、前記共振器は、前記第２のノードと前記第４のノードとの間で結合された第４のキャパシタをさらに備える、
    前記共振器の前記第１、第２、第３、および第４のノードに結合された手段であって、デジタル制御信号が第１のデジタル値を有する場合に前記変圧器ベースの共振器が奇数共振モードで共振するように前記共振器にエネルギを注入するし、および、前記デジタル制御信号が第２のデジタル値を有する場合に前記共振器が偶数共振モードで共振するように前記共振器にエネルギを注入するための手段とを備える装置。
25. 前記エネルギを注入するための手段は、
    前記第１のノードおよび前記第２のノードに結合された第１の手段であって、前記第１のノードと前記第２のノードとの間で負の抵抗として動作するための第１の手段
    前記第３のノードおよび前記第４のノードに結合された第２の手段であって、前記第２のノードと前記第４のノードとの間で負の抵抗として動作するための第２の手段と、
    デジタル制御入力コンダクタと、
    前記第１、第２、第３、第４のノード、および前記デジタル制御入力コンダクタに結合された第３の手段と、ここにおいて、前記第３の手段は、前記デジタル制御信号が前記第１のデジタルロジック値を有する場合、奇数共振モード振動においてエネルギを注入するためものも、および、偶数共振モード振動についてエネルギを吸収するためのものであり、前記第３の手段は、前記デジタル制御信号が前記第２のデジタルロジック値を有する場合、偶数共振モード振動についてエネルギを注入するためのもの、および、奇数共振モード振動についてエネルギを吸収するためのものである、
    を備える、請求項２４に記載の装置。
26. 前記第１の手段は、前記第３のノードまたは前記第４のノードのいずれにも直接接続されておらず、前記第２の手段は、前記第１のノードまたは前記第２のノードのいずれにも直接接続されていない、請求項２５に記載の装置。
27. 前記第３の手段は、第１の部分および第２の部分を含み、前記第１の部分は、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第１のデジタルロジック値を有する場合に有効にされ、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第２のデジタルロジック値を有する場合に無効にされ、前記第２の部分は、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第１のデジタルロジック値を有する場合に無効にされ、前記デジタル制御入力コンダクタ上の前記デジタル制御信号が第２のデジタルロジック値を有する場合に有効にされる、請求項２６の記載の装置。

Images