JP2007116568A

JP2007116568A - 差動増幅器

Info

Publication number: JP2007116568A
Application number: JP2005308015A
Authority: JP
Inventors: Kazuhisa Ishiguro; 和久石黒; Yoshiaki Takahashi; 義昭高橋
Original assignee: Nigata Semitsu Co Ltd
Current assignee: NSC Co Ltd
Priority date: 2005-10-24
Filing date: 2005-10-24
Publication date: 2007-05-10
Also published as: US7868695B2; TW200718002A; WO2007049390A1; CN101366174A; US20100001797A1

Abstract

【課題】高周波領域でも使用が可能であり、出力オフセット電流や信号の歪みを改善し消費電流を低減することが可能な差動増幅器を提供する。
【解決手段】入力段の差動増幅回路を第１の差動増幅回路１１と第２の差動増幅回路１２とのツイン差動形式にて構成し、それぞれの差動出力を第１および第２のソース接地アンプＭ５，Ｍ１０により取り出す。第２のソース接地アンプＭ１０には電流ミラー回路Ｍ１１，Ｍ１２を接続し、これを第２のソース接地アンプＭ１０のドレイン電流によって駆動する。これにより、出力端子ＯＵＴより出力される交流信号の上半分のダイナミックレンジが第１のソース接地アンプＭ５の電流供給能力で決まり、下半分のダイナミックレンジが第２のソース接地アンプＭ１０の電流供給能力で決まるようにし、波形歪みの改善された下半分の信号を作るのに大電流の定電流回路を設ける必要をなくす。
【選択図】図１

Description

本発明は差動増幅器に関し、特に、入力段における差動増幅回路の出力を後段のソース接地アンプで取り出す形式の差動増幅器に用いて好適なものである。

パワーアンプには、動作点の違いによりＡ級、ＡＢ級、Ｂ級、Ｃ級、Ｄ級などのアンプがある。このうちＡ級、ＡＢ級アンプはオーディオ用としてよく使用され、低消費電流を実現するために交流信号の上半分（正の半周期）と下半分（負の半周期）とを別々のトランジスタで動作させる「ＡＢ級プッシュプル方式」を採用する場合が多い。ＡＢ級プッシュプル方式では、プッシュプル接続された出力トランジスタで上半分と下半分を駆動することにより出力信号を作っている。

図５は、従来のＡ級動作によるオペアンプの構成例を示す図である。図５において、１１は差動増幅回路であり、２つのトランジスタＭ１，Ｍ２から成る差動対と、差動増幅回路１１の出力をダブルエンドで取り出すための電流ミラー回路Ｍ３，Ｍ４と、差動対に接続された定電流回路Ｉcとから構成されている。差動対を構成する一対のトランジスタＭ１，Ｍ２は、そのゲートが２つの入力端子ＩＮ１，ＩＮ２に接続されている。

また、２つのトランジスタＭ１，Ｍ２のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉcの一端が接続されている。定電流回路Ｉcの他端は接地されている。また、これら２つのトランジスタＭ１，Ｍ２のドレインは、それぞれトランジスタＭ３，Ｍ４を介して電源ＶＤＤに接続されている。トランジスタＭ３，Ｍ４どうしは電流ミラーにて接続されている。

Ｒ１，Ｒ２はバイアス抵抗であり、トランジスタＭ１，Ｍ２に対してバイアス電圧ＶＢを与える。また、Ｍ５は差動増幅回路１１の出力信号がゲートに供給されるソース接地型のトランジスタであり、ソース接地アンプとして機能する。このソース接地アンプＭ５は、そのドレインが定電流回路Ｉoに接続されるとともに、出力端子ＯＵＴに接続されている。また、ソース接地アンプＭ５のソースは電源ＶＤＤに接続されている。このように、従来のＡ級アンプは、差動増幅回路１１の出力をソース接地アンプＭ５で取り出す形式となっている。

図６は、出力端子ＯＵＴから出力される交流信号の波形を示す図である。上述のように構成されたＡ級アンプでは、出力端子ＯＵＴから出力される交流信号の上半分（正の半周期）Ｕのダイナミックレンジは、ソース接地アンプＭ５からの電流供給能力で決まる。ソース接地アンプＭ５は電源ＶＤＤにより充分に駆動することができるため、大きな電流供給能力を有する。そのため、交流信号の正の半周期Ｕに関しては、図６（ａ）のように充分に大きな振幅を確保することが可能である。

一方、交流信号の下半分（負の半周期）Ｄのダイナミックレンジは、定電流回路Ｉoの電流値で決まる。そのため、定電流回路Ｉoの電流値が充分に大きい場合には、図６（ａ）のように負の半周期Ｄでも大きな振幅を得ることができる。これに対して、定電流回路Ｉoの電流値が小さいと、図６（ｂ）のように負の半周期Ｄで大きな振幅を得ることができず、交流信号の波形が歪んでしまう。

したがって、交流信号の歪みを抑制するためには、定電流回路Ｉoの電流値を大きくせざるを得ず、その分、消費電流が増大してしまうという問題があった。特に、出力端子ＯＵＴに接続される負荷が重くなる（負荷抵抗が小さくなる）に従い、定電流回路Ｉoの電流値を大きくしないと信号に歪みが生じる。したがって、図５の回路で出力端子ＯＵＴに接続される負荷が重くなった場合には、低消費電流化を図ることは極めて困難である。

なお、差動増幅回路の出力を電流ミラー回路に通すことによって同相および逆相の２つの出力信号を取り出すようにした技術が提案されている（例えば、特許文献１参照）。
特開平１１−３０８０５７号公報

しかしながら、上記特許文献１に記載の技術では、電流ミラー回路を多用しているため、チャネル変調効果の影響が出て、出力オフセット電流が増大するという問題があった。また、高周波領域では同相、逆相の２つの出力信号間に位相差が生じるため、歪みの発生が避けられない。そのため、特許文献１に記載の増幅器は高周波領域では使用できないという問題があった。

本発明は、このような問題を解決するために成されたものであり、高周波領域でも使用が可能であり、チャネル変調効果に起因する出力オフセット電流や信号の歪みを改善し消費電流を低減することが可能な差動増幅器を提供することを目的とする。

上記した課題を解決するために、本発明の差動増幅器は、入力段の差動増幅回路を第１の差動増幅回路と第２の差動増幅回路とのツイン差動形式にて構成し、それぞれの差動出力を第１および第２のソース接地アンプにより取り出す。第１および第２のソース接地アンプは電流ミラー回路を介してダブルエンドで出力を取り出す。

本発明の他の態様では、第１の差動増幅回路を構成するトランジスタおよび第２の差動増幅回路を構成するトランジスタの極性、サイズを同じとし、第１のソース接地アンプを構成するトランジスタおよび第２のソース接地アンプを構成するトランジスタの極性、サイズを同じとしている。

上記のように構成した本発明によれば、出力端子より出力される交流信号の上半分（正の半周期）のダイナミックレンジは第１のソース接地アンプの電流供給能力で決まり、下半分（負の半周期）のダイナミックレンジは電流ミラー回路を構成する一方のトランジスタの電流供給能力で決まる。一方のトランジスタの電流供給能力は、電流ミラー回路に接続された第２のソース接地アンプの電流供給能力で決まる。つまり、交流信号の下半分は、第２のソース接地アンプの電流供給能力で決まることになる。

ここで、第１のソース接地アンプも第２のソース接地アンプも充分に大きな電流供給能力を実現できる。したがって、本発明によれば、定電流回路の電流値を増やすことなく、交流信号の下半分においても充分に大きな振幅を得ることができ、波形の歪みを抑止することができる。また、本発明によれば、電流ミラー回路を多用していないため、出力オフセット電流の発生も抑止することができる。また、本発明の他の特徴によれば、第１のソース接地アンプのドレインと第２のソース接地アンプのドレインまでは、入力信号のパスにあるデバイスの極性、サイズ等が同一のため、高周波領域でも交流信号の上半分と下半分との間の位相差は生じにくい。これにより、交流信号の歪みの発生を抑止することができる。

（第１の実施形態）
以下、本発明による第１の実施形態を図面に基づいて説明する。図１は、第１の実施形態による差動増幅器の構成例を示す図である。なお、この図１において、図５に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。

図１に示すように、本実施形態では、入力段の差動アンプをツイン差動形式にて構成している。すなわち、入力段の差動アンプとして、第１の差動増幅回路１１と第２の差動増幅回路１２とを備えている。これら２つの差動増幅回路１１，１２は、共に同じ入力端子ＩＮ１，ＩＮ２から入力される信号をもとに増幅動作を行い、増幅された信号を出力する。

第１の差動増幅回路１１は、図５の回路と同様に、２つのトランジスタＭ１，Ｍ２から成る差動対と、差動増幅回路１１の出力をダブルエンドで取り出すための電流ミラー回路Ｍ３，Ｍ４と、差動対に接続された定電流回路Ｉcとから構成されている。差動対を構成する一対のトランジスタＭ１，Ｍ２は、そのゲートが２つの入力端子ＩＮ１，ＩＮ２に接続されている。

また、第１の差動増幅回路１１の差動対は、２つのトランジスタＭ１，Ｍ２のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉcの一端が接続されている。定電流回路Ｉcの他端は接地されている。また、これら２つのトランジスタＭ１，Ｍ２のドレインは、それぞれトランジスタＭ３，Ｍ４を介して電源ＶＤＤに接続されている。トランジスタＭ３，Ｍ４どうしは電流ミラーにて接続されている。

また、第２の差動増幅回路１２は、２つのトランジスタＭ６，Ｍ７から成る差動対と、差動増幅回路１１の出力をダブルエンドで取り出すための電流ミラー回路Ｍ８，Ｍ９と、差動対に接続された定電流回路Ｉcとから構成されている。定電流回路Ｉcは、２つの差動増幅回路１１，１２で共用されている。また、第２の差動増幅回路１２の差動対を構成する一対のトランジスタＭ６，Ｍ７のゲートには、第１の差動増幅回路１１と同じ２つの入力端子ＩＮ１，ＩＮ２が接続されている。

第２の差動増幅回路１２の差動対は、２つのトランジスタＭ６，Ｍ７のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉcの一端が接続されている。定電流回路Ｉcの他端は接地されている。また、これら２つのトランジスタＭ６，Ｍ７のドレインは、それぞれトランジスタＭ８，Ｍ９を介して電源ＶＤＤに接続されている。トランジスタＭ８，Ｍ９どうしは電流ミラーにて接続されている。

第１の差動増幅回路１１の出力は、第１のソース接地アンプＭ５のゲートに接続されている。第１のソース接地アンプＭ５のドレインは、電流ミラー回路を構成する一方のトランジスタＭ１１のドレインに接続されるとともに、出力端子ＯＵＴに接続されている。また、第１のソース接地アンプＭ５のソースは電源ＶＤＤに接続されている。このように、本実施形態では、第１の差動増幅回路１１の出力を第１のソース接地アンプＭ５で取り出す形式となっている。

これと同様に、第２の差動増幅回路１２の出力は、第２のソース接地アンプＭ１０のゲートに接続されている。第２のソース接地アンプＭ１０のドレインは、電流ミラー回路を構成する他方のトランジスタＭ１２に接続されている。また、第２のソース接地アンプＭ１０のソースは電源ＶＤＤに接続されている。このように、本実施形態では、第２の差動増幅回路１２の出力を第２のソース接地アンプＭ１０で取り出す形式となっている。

第１のソース接地アンプＭ５に接続されたトランジスタＭ１１（本発明による一方のトランジスタに相当）と、第２のソース接地アンプＭ１０に接続されたトランジスタＭ１２とは電流ミラー接続されている。トランジスタＭ１２は、第２のソース接地アンプＭ１０のドレイン電流によって駆動される。ここで、電流ミラー接続された２つのトランジスタＭ１１，Ｍ１２のサイズが同じであれば、トランジスタＭ１１もトランジスタＭ１２と同じ駆動能力を有することになる。

以上のような構成において、トランジスタＭ１，Ｍ２，Ｍ６，Ｍ７の極性、サイズは全て同一とする。また、トランジスタＭ３，Ｍ４，Ｍ８，Ｍ９の極性、サイズは全て同一とする。また、トランジスタＭ５，Ｍ１０の極性、サイズは共に同一とする。ここで、トランジスタＭ３，Ｍ４とトランジスタＭ５との極性、サイズが同一である必要はない。また、トランジスタＭ８，Ｍ９とトランジスタＭ１０との極性、サイズが同一である必要はない。また、トランジスタＭ１１，Ｍ１２の極性、サイズは共に同一とする。

次に、第２のソース接地アンプＭ１０を流れるドレイン電流について説明する。入力端子ＩＮ１，ＩＮ２に対して信号の入力が無いときにおける第２のソース接地アンプＭ１０を流れるドレイン電流（これをアイドリング電流と言う）は、以下の理由からＩcom／４＋ΔＩとなる。なお、Ｉcomは定電流回路Ｉcのコモン電流値、ΔＩはチャネル変調効果による電流増加分である。

トランジスタＭ８，Ｍ９の動作点は飽和領域にあるため、チャネル変調効果を考慮した場合におけるトランジスタＭ８，Ｍ９のドレイン電流Ｉdは、下記の（式１）で与えられる。なお、この（式１）において、ＷはトランジスタＭ８，Ｍ９のゲート幅、ＬはトランジスタＭ８，Ｍ９のゲート長、μ₀はキャリアの移動度、Ｃoxは単位面積当たりのゲート酸化膜容量、λはドレイン−ソース間電圧Ｖdsが増大したときのチャネル長変化の相対値を表すパラメータである。

この（式１）を図式化したのが図２である。図２において、初期状態ではトランジスタＭ８，Ｍ９の動作バランスが崩れており、トランジスタＭ８の動作点がＡ点（ドレイン電流がＩd１、ドレイン−ソース間電圧がＶds１）にあり、トランジスタＭ９の動作点がＢ点（ドレイン電流がＩd２、ドレイン−ソース間電圧がＶds２）にあると仮定する。しかし、トランジスタＭ６，Ｍ７のドレイン電流が同一であるため、トランジスタＭ８，Ｍ９の負帰還動作によりトランジスタＭ９の動作点はＢ点からＡ点に変化せざるを得ない。つまり、トランジスタＭ９の安定点は、ドレイン−ソース間電圧がＶds１のＡ点となる。

通常、チャネル変調効果の無い理想トランジスタの飽和領域では、ドレイン−ソース間電圧Ｖdsの変化に対してドレイン電流Ｉdが変化しないため、Ａ点のような安定点は存在しない。これに対して本実施形態では、本来なら回路設計において悪影響を及ぼすチャネル変調効果を利用して、トランジスタＭ９の安定点を作り出している。一方、トランジスタＭ８はゲートとドレインとを接続してあるダイオードのため、トランジスタＭ９のゲート−ソース間電圧は、トランジスタＭ８のゲート−ソース間電圧Ｖgs１に等しくなる。

ここで、トランジスタＭ８，Ｍ９のゲート−ソース間電圧Ｖgsおよびドレイン電流Ｉdが等しいことから、トランジスタＭ９のドレイン−ソース間電圧はトランジスタＭ８のゲート−ソース間電圧Ｖgs１と等しくなる。その結果、第２のソース接地アンプＭ１０のゲート−ソース間電圧もＶgs１となる。しかし、第２のソース接地アンプＭ１０のドレイン−ソース間電圧は、トランジスタＭ８，Ｍ９のドレイン−ソース間電圧Ｖgs１よりも大きい。そこで、第２のソース接地アンプＭ１０のアイドリング電流は、チャネル変調効果による増加分ΔＩを付加したＩcom／４＋ΔＩとなる。

無信号時における第２のソース接地アンプＭ１０のアイドリング電流を大きくすることにより、信号入力時における第２のソース接地アンプＭ１０のドレイン電流も大きくすることができる。これは、第１のソース接地アンプＭ５も同様である。第１のソース接地アンプＭ５のアイドリング電流も、上述したのと同様の理由でＩcom／４＋ΔＩとなる。このアイドリング電流を大きくすることにより、信号入力時における第１のソース接地アンプＭ５のドレイン電流も大きくすることができる。

例えば、出力端子ＯＵＴに接続されている負荷（図示せず）が重く、かつ、差動増幅回路１１，１２で使用している定電流回路Ｉcのコモン電流値Ｉcomを増加させずにソース接地アンプＭ５，Ｍ１０のドレイン電流を増加させたい場合は、ソース接地アンプＭ５，Ｍ１０のゲート長Ｌを小さくするか、ゲート幅Ｗを大きくすることで実現できる。半導体の製造プロセスを考慮すると、ゲート幅Ｗを大きくする方が容易である。

上記のように構成した本実施形態の差動増幅器では、出力端子ＯＵＴから出力される交流信号の上半分（正の半周期）のダイナミックレンジは、第１のソース接地アンプＭ５のドレイン電流供給能力で決まる。第１のソース接地アンプＭ５は、電源ＶＤＤにより充分に大きな電流供給能力を実現することが可能である。一方、交流信号の下半分（負の半周期）のダイナミックレンジは、トランジスタＭ１１のドレイン電流供給能力で決まる。

上述したように、トランジスタＭ１１に対してトランジスタＭ１２が電流ミラー接続され、トランジスタＭ１２は第２のソース接地アンプＭ１０のドレイン電流によって駆動される。ここで、電流ミラー接続された２つのトランジスタＭ１１，Ｍ１２のサイズを同一としているので、トランジスタＭ１１はトランジスタＭ１２と同じ駆動能力を有する。したがって、交流信号の下半分Ｄのダイナミックレンジは、第２のソース接地アンプＭ１０のドレイン電流供給能力で決まると言える。第２のソース接地アンプＭ１０も、電源ＶＤＤにより充分に大きな電流供給能力を実現することが可能である。

以上のように、本実施形態によれば、交流信号の下半分を作るために、従来のように定電流回路を用いる代わりに、第２のソース接地アンプＭ１０およびこれに接続された電流ミラー回路Ｍ１１，Ｍ１２を用いている。これにより、交流信号の下半分に関しても、定電流回路の電流値を増やすことなく充分に大きなダイナミックレンジを得ることができ、交流信号の下半分における波形の歪みを抑止することができる。

また、本実施形態では、電流ミラー回路を多用することがないため、出力オフセット電流の発生も抑止することができる。また、本実施形態によれば、第１のソース接地アンプＭ５のドレインと第２のソース接地アンプＭ１０のドレインまでは、入力信号のパスにあるデバイスの極性、サイズ等が同一のため、高周波領域でも交流信号の上半分と下半分との間に位相差を生じる要因が少ない。これにより、交流信号の歪みの発生を抑止することができる。また、トランジスタＭ１２がダイオード接続されているためにインピーダンスが小さく、電流ミラー比が１：１であるため利得が０ｄＢである。そのため、高周波領域でも周波数特性は良好である。したがって、本実施形態の差動増幅器は、高周波領域でも使用が可能であり、出力オフセット電流や信号の歪みを改善し低消費電流化を図ることが可能である。

（第２の実施形態）
次に、本発明の第２の実施形態を図面に基づいて説明する。図３は、第２の実施形態による差動増幅器の構成例を示す図である。なお、この図３において、図１に示した符号と同一の符号を付したものは同一の機能を有するものであるので、ここでは重複する説明を省略する。

図１に示した第１の実施形態では、ソース接地アンプＭ５，Ｍ１０の入力抵抗が高くなる場合があり、オペアンプの開放利得が大きくなる。オペアンプを適用する応用回路の種類や用途によっては、オペアンプの開放利得を下げたい場合がある。その場合は、図３のような回路構成にすると良い。

すなわち、第１のソース接地アンプＭ５のゲートに第１のバイアス抵抗Ｒb１を接続し、第２のソース接地アンプＭ１０のゲートに第２のバイアス抵抗Ｒb２を接続する。また、電源ＶＤＤとグランドとの間にトランジスタＭ１３と定電流回路Ｉoとを直列に接続する。トランジスタＭ１３はバイアス回路として機能するものであり、そのゲートとドレインは接続してある。トランジスタＭ１３のゲートには第２のバイアス抵抗Ｒb２を接続し、ドレインには第１のバイアス抵抗Ｒb１を接続する。

このように、第２の実施形態では、ソース接地アンプＭ５，Ｍ１０のゲートバイアスは、ゲートとドレインとを接続したトランジスタＭ１３（バイアス回路）からバイアス抵抗Ｒb１，Ｒb２を介して供給する。このように構成すると、ソース接地アンプＭ５，Ｍ１０の入力抵抗（差動増幅回路１１，１２の負荷抵抗）はバイアス抵抗Ｒb１，Ｒb２により決まる。また、ソース接地アンプＭ５，Ｍ１０のドレイン電流はトランジスタＭ１３のドレイン電流により決定される。これにより、トランジスタＭ５，Ｍ１０，Ｍ１３のサイズが同一ならば、これらに流れるドレイン電流は全て同一になる。

トランジスタＭ１３は電源ＶＤＤによって駆動され、充分に大きなドレイン電流を得ることができるので、ソース接地アンプＭ５，Ｍ１０も充分に大きなドレイン電流を得ることができる。これにより、上述した第１の実施形態と同様に、出力端子ＯＵＴから出力される交流信号の上半分も下半分も大きなダイナミックレンジを確保することができ、信号の歪みを抑止することができる。また、バイアス抵抗Ｒb１，Ｒb２を適当な値とすることにより、ソース接地アンプＭ５，Ｍ１０の入力抵抗を小さくすることができ、オペアンプの開放利得を下げることができる。

（第３の実施形態）
次に、本発明の第３の実施形態を図面に基づいて説明する。図４は、第３の実施形態による差動増幅器の構成例を示す図である。なお、この図４において、図１に示した符号と同一の符号を付したものは同一の機能を有するものであるので、ここでは重複する説明を省略する。

第３の実施形態は、差動増幅器の出力を２組の電流ミラー回路で取り出すことにより、同相および逆相の２つの出力信号を第１および第２の出力端子ＯＵＴ１，ＯＵＴ２から取り出すことを可能としたものである。すなわち、第３の実施形態では、図１に示した構成要素に加えて、第３および第４のソース接地アンプＭ１４，Ｍ１５と電流ミラー回路Ｍ１６，Ｍ１７とを更に備えている。

第１の差動増幅回路１１の出力は、第１のソース接地アンプＭ５のゲートの他に、第４のソース接地アンプＭ１５のゲートにも接続されている。第４のソース接地アンプＭ１５のドレインは、電流ミラー回路を構成する他方のトランジスタＭ１７のドレインに接続されている。また、第４のソース接地アンプＭ１５のソースは電源ＶＤＤに接続されている。

また、第２の差動増幅回路１２の出力は、第２のソース接地アンプＭ１０のゲートの他に、第３のソース接地アンプＭ１４のゲートにも接続されている。第３のソース接地アンプＭ１４のドレインは、電流ミラー回路を構成する一方のトランジスタＭ１６のドレインに接続されるとともに、第２の出力端子ＯＵＴ２に接続されている。また、第３のソース接地アンプＭ１４のソースは電源ＶＤＤに接続されている。

以上のような構成において、トランジスタＭ３，Ｍ４，Ｍ８，Ｍ９の極性、サイズは全て同一とする。また、トランジスタＭ５，Ｍ１０の極性、サイズは共に同一とする。また、トランジスタＭ１４，Ｍ１５の極性、サイズは共に同一とする。ここで、トランジスタＭ３，Ｍ４とトランジスタＭ５，Ｍ１５とのサイズが全て同一である必要はない。また、トランジスタＭ８，Ｍ９とトランジスタＭ１０，Ｍ１４とのサイズが全て同一である必要はない。また、トランジスタＭ１１，Ｍ１２の極性、サイズは共に同一とする。また、トランジスタＭ１６，Ｍ１７の極性、サイズは共に同一とする。

このように、同相および逆相の２つの出力信号を得るようにした場合も、第３のソース接地アンプＭ１４のドレインと第４のソース接地アンプＭ１５のドレインまでは、入力信号のパスにあるデバイスの極性、サイズ等が同一のため、高周波領域でも交流信号の上半分と下半分との間に位相差を生じる要因が少ない。また、トランジスタＭ１７がダイオード接続されているためにインピーダンスが小さく、電流ミラー比が１：１であるため利得が０ｄＢである。そのため、高周波領域でも位相差による歪みが生じることがなく、周波数特性も良好である。

なお、上記第１〜第３の実施形態では、差動増幅回路１１，１２とソース接地アンプＭ５，Ｍ１０，Ｍ１４，Ｍ１５との間をダイレクトに接続する例について説明したが、容量を介して接続するようにしても良い。

その他、上記第１〜第３の実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明は、入力段における差動増幅回路の出力を後段のソース接地アンプで取り出す形式の差動増幅器に有用である。

第１の実施形態による差動増幅器の構成例を示す図である。ドレイン電流とドレイン−ソース間電圧との関係を示す図である。第２の実施形態による差動増幅器の構成例を示す図である。第３の実施形態による差動増幅器の構成例を示す図である。従来の差動増幅器の構成例を示す図である。差動増幅器の出力端子から出力される交流信号の波形を示す図である。

符号の説明

１１第１の差動増幅回路
１２第２の差動増幅回路
Ｍ５第１のソース接地アンプ
Ｍ１０第２のソース接地アンプ
Ｍ１１，Ｍ１２電流ミラー回路
Ｍ１３バイアス回路
Ｍ１４第３のソース接地アンプ
Ｍ１５第４のソース接地アンプ
Ｍ１６，Ｍ１７電流ミラー回路
Ｒb１，Ｒb２バイアス抵抗

Claims

２つの入力端子より入力される信号の差分に基づいて差動増幅動作を行う第１の差動増幅回路と、
上記第１の差動増幅回路と同じ上記２つの入力端子より入力される信号の差分に基づいて差動増幅動作を行う第２の差動増幅回路と、
上記第１の差動増幅回路の出力に接続された第１のソース接地アンプと、
上記第２の差動増幅回路の出力に接続された第２のソース接地アンプと、
上記第２のソース接地アンプに接続され、上記第２のソース接地アンプのドレイン電流によって駆動される電流ミラー回路とを備え、
上記電流ミラー回路を構成する一方のトランジスタと上記第１のソース接地アンプとの間に出力端子が接続されて成る差動増幅器。
上記第１のソース接地アンプおよび上記第２のソース接地アンプのゲートに接続されたバイアス抵抗と、
上記バイアス抵抗に接続されたバイアス回路とを備え、
上記第１のソース接地アンプおよび上記第２のソース接地アンプのゲートバイアスを、上記バイアス回路から上記バイアス抵抗を介して供給するように成されている差動増幅器。
上記第１の差動増幅回路を構成するトランジスタおよび上記第２の差動増幅回路を構成するトランジスタの極性、サイズが同じであり、上記第１のソース接地アンプを構成するトランジスタおよび上記第２のソース接地アンプを構成するトランジスタの極性、サイズが同じであることを特徴とする請求項１に記載の差動増幅器。