JP2007116203A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 ＣＳＰの製造工程において、ポスト電極形成後においてアライメントマークを確実に認識することができるようにする。
【解決手段】 ウエハ状態のシリコン基板２上にポスト電極１０を形成するためのレジスト膜５５の露光を行なうとき、半導体素子形成領域１Ａに対しては、ポスト電極形成用露光マスクを用いて行ない、アライメントマーク形成領域２１Ａに対しては、アライメント用ポスト電極形成用露光マスクを用いて行なう。これにより、半導体素子形成領域１Ａにはポスト電極１０のみが形成され、アライメントマーク形成領域２１Ａには仮アライメント用ポスト電極２２および本アライメント用ポスト電極２３のみが形成される。この場合、仮アライメント用ポスト電極２３は、ウエハ状態のシリコン基板２の仮位置決めを行なうためのものであり、本アライメント用ポスト電極２３は、ウエハ状態のシリコン基板２の本位置決めを行なうためのものである。
【選択図】 図１２

Description

この発明は半導体装置の製造方法に関する。

従来、半導体集積回路ウエハに形成された接続パッドに外部接続用のポスト電極を形成する際、フォトマスクのアライメントは、ウエハのオリエンテーションフラットを使用した場合には、誤差が大きくなるため、接続パッドの周縁部を被覆する絶縁膜の開口部を基準として行うようにしていた。しかしながら、ポスト電極の数が増大したり、その配列ピッチが微少化するに伴い、絶縁膜の開口部を基準とするアライメントでは精度を維持することができなくなってきている。このため、接続パッドに直接アライメントマークを形成するように改善したものがある（例えば、特許文献１参照）。

特許文献１に記載された方法は、接続パッドの周縁または周縁部近傍に金属薄膜の欠落部分により形成したアライメントマークを設け、このアライメントマークをウエハの対角線両端部近傍に設けてウエハ全体のセッティングを行うものである。

特開平１１−１９５６６７号公報

ところで、近年、半導体集積回路ウエハ全面にポスト電極を形成した後、半導体集積回路ウエハ上の全面に封止材を形成し、全ポスト電極をこの封止材で充填してパッケージングを行い、この後、ダイシングにより各半導体集積回路素子に分離する、所謂、ウエハレベルパッケージ（ＷＬＰ）が開発されている。このウエハレベルパッケージでは、半導体集積回路ウエハ上に封止材を成膜し、ポスト電極の上面露出および封止材の平坦化のための研磨をした後、各ポスト電極上面への半田印刷、半田ボール搭載、パッケージ裏面への捺印等、ポスト電極形成後にアライメントの必要な工程がある。

然るに、上記特許文献１に記載された方法では、アライメントマーク形成後、実際には、半導体集積回路ウエハの全面に下地金属層を形成して全ての接続パッド上を覆うため、この下地金属層上にポスト電極を形成した後にはアライメントマークとしての機能は消失してしまう。

このため、ポスト電極形成後の各工程におけるアライメントは、封止材から露出されたポスト電極上面の形状をアライメントマークとして行っているが、このようにすると、アライメントマークとしてのポスト電極とそうでないポスト電極との識別が困難となり、誤認識率の高いものとなっていた。

そこで、この発明は、ポスト電極形成後において、アライメントマークを確実に認識し、アライメントを効率的に行うことができる半導体装置の製造方法を提供することを目的とする。

請求項１に記載の発明は、各々複数のポスト電極を有する複数の半導体素子形成領域と、該半導体素子形成領域と同じ平面サイズを有し、互いに異なる形状であって、仮位置決めを行なうための仮アライメント用ポスト電極と本位置決めを行なうための本アライメント用ポスト電極とを有するアライメントマーク形成領域とを備えた半導体基板の製造方法であって、前記ポスト電極および前記アライメント用ポスト電極を形成するためのレジスト膜を、ポスト電極形成用露光マスクを用いた露光とアライメント用ポスト電極形成用露光マスクを用いた露光とを行なって、前記半導体素子形成領域に前記ポスト電極形成用の開口部を形成し、前記アライメントマーク形成領域に前記仮アライメント用ポスト電極形成用の開口部および前記本アライメント用ポスト電極形成用の開口部を形成し、各開口部内に、それぞれ、前記ポスト電極、前記仮アライメント用ポスト電極および前記本アライメント用ポスト電極を形成し、各ポスト電極の周囲を、前記ポスト電極、前記仮アライメント用ポスト電極および前記本アライメント用ポスト電極の上面を露出する封止膜で覆うことを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記仮アライメント用ポスト電極をその平面形状が円形状または正方形状となるように形成し、前記本アライメント用ポスト電極をその平面形状がほぼＬ字形状またはほぼ十字形状となるように形成することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記ポスト電極形成用露光マスクと前記アライメント用ポスト電極形成用露光マスクとは１つの露光マスクの別々のフィールドに形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記アライメントマーク形成領域は前記半導体基板の左上、右上、左下および右下に設けられ、前記アライメント用ポスト電極形成用露光マスク用フィールドに左上用、右上用、左下用および右下用のアライメント用ポスト電極形成用露光マスクが２行２列で形成され、前記各アライメント用ポスト電極形成用露光マスクを用いて前記レジスト膜の左上、右上、左下および右下を露光することを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記１つの露光マスクの他の２つのフィールドに絶縁膜形成用露光マスクおよび再配線形成用露光マスクが形成されていることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記仮アライメント用ポスト電極を用いて仮アライメントを行い、レンズ倍率を高くして、前記本アライメント用ポスト電極を用いて本アライメントを行うことを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記仮アライメント用ポスト電極の平面形状は円形状または正方形状であり、前記本アライメント用ポスト電極の平面形状はほぼＬ字形状またはほぼ十字形状であることを特徴とするものである。
請求項８に記載の発明は、請求項６に記載の発明において、前記半導体基板の位置合わせを行う前記ポスト電極形成後の工程として、半田ボール形成、マーク形成、ダイシングのいずれかが含まれることを特徴とするものである。

この発明によれば、半導体素子形成領域にポスト電極形成用の開口部を形成し、アライメントマーク形成領域に仮アライメント用ポスト電極形成用の開口部および本アライメント用ポスト電極形成用の開口部を形成し、各開口部内に、それぞれ、ポスト電極、仮アライメント用ポスト電極および本アライメント用ポスト電極を形成し、各ポスト電極の周囲を、前記ポスト電極、前記仮アライメント用ポスト電極および前記本アライメント用ポスト電極の上面を露出する封止膜で覆っているので、ポスト電極形成後においてアライメントマークを確実に認識し、アライメントを効率的に行うことができる。

図１はこの発明の一実施形態としての半導体素子の平面図を示し、図２は図１のII−II線に沿う断面図を示す。この半導体素子１は、ＣＳＰ(chip size package)と呼ばれるものであり、平面正方形状のシリコン基板２を備えている。シリコン基板２の上面中央部には所定の機能の半導体集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド３が半導体集積回路に接続されて設けられている。

接続パッド３の中央部を除くシリコン基板２の上面には酸化シリコンや窒化シリコン等からなる絶縁膜４が設けられ、接続パッド３の中央部は絶縁膜４に設けられた開口部５を介して露出されている。絶縁膜４の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）６が設けられている。この場合、絶縁膜４の開口部５に対応する部分における保護膜６には開口部７が設けられている。

両開口部５、７を介して露出された接続パッド３の上面から保護膜６の上面の所定の箇所にかけて銅等からなる下地金属層８が設けられている。下地金属層８の上面には銅からなる再配線９が設けられている。再配線９の接続パッド部上面には銅からなるポスト電極１０が設けられている。

再配線９を含む保護膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１１がその上面がポスト電極１０の上面と面一となるように設けられている。したがって、ポスト電極１０の上面は露出されている。この場合、ポスト電極１０の平面形状は円形状となっている。そして、ポスト電極１０の露出された上面には半田ボール１２が設けられている。

次に、図３は図１および図２に示す半導体素子１を製造した際に同時に得られるアライメントマーク付素子の一例の平面図を示し、図４は図３のIV−IV線に沿う断面図を示す。このアライメントマーク付素子２１の一部の構造は、半導体素子１の一部の構造と同じとなっている。

すなわち、アライメントマーク付素子２１の一部では、半導体素子１のシリコン基板２の平面サイズと同じ平面サイズを有するシリコン基板２の上面中央部に所定の機能の半導体集積回路（図示せず）が設けられ、上面周辺部には複数の接続パッド３が半導体集積回路に接続されて設けられ、接続パッド３の中央部を除くシリコン基板２の上面に絶縁膜４が設けられ、接続パッド３の中央部が絶縁膜４に設けられた開口部５を介して露出されている。

そして、アライメントマーク付素子２１の他部では、開口部５を介して露出された接続パッド３の上面を含む絶縁膜４の上面に保護膜６が設けられている。この場合、絶縁膜４の開口部５に対応する部分における保護膜６には開口部は形成されていない。保護膜６の上面中央部および右下には下地金属層８が設けられている。各下地金属層８の上面には仮アライメント用ポスト電極２２および本アライメント用ポスト電極２３が設けられている。保護膜６の上面には封止膜１１がその上面が両アライメント用ポスト電極２２、２３の上面と面一となるように設けられている。

この場合、仮アライメント用ポスト電極２２の平面形状は円形状となっている。本アライメント用ポスト電極２３の平面形状は、仮アライメント用ポスト電極２２の平面形状である円形状と異なり、ほぼＬ字形状となっている。そして、仮アライメント用ポスト電極２２は、後述するウエハ状態のシリコン基板の仮位置決めを行なうためのものであり、比較的大きめに形成され、例えば、直径１ｍｍである。本アライメント用ポスト電極２３は、後述するウエハ状態のシリコン基板の本位置決めを行なうためのものであり、比較的小さめに形成され、例えば、一辺の長さ０．４５ｍｍ、幅０．１５ｍｍである。

次に、上記構成の半導体素子１を複数個有する半導体装置の製造方法の一例について説明する。まず、図５に示すように、ウエハ状態のシリコン基板（半導体基板）２を用意する。ここで、図５において、縦線と横線とで囲まれた正方形状で無印の領域は半導体素子形成領域１Ａであり、×印の領域はアライメントマーク形成領域２１Ａである。この場合、アライメントマーク形成領域２１Ａは、半導体素子形成領域１Ａと同じ平面サイズを有し、シリコン基板２の左上、右上、左下および右下の４箇所に設けられている。

次に、図６は図５のほぼVI−VI線に沿う断面図を示す。この状態では、半導体素子形成領域１Ａとアライメントマーク形成領域２１Ａとは同じ構造となっている。すなわち、ウエハ状態のシリコン基板２の各領域１Ａ、２１Ａにおける上面中央部には半導体集積回路（図示せず）が形成され、上面周辺部にはアルミニウム系金属等からなる接続パッド３が半導体集積回路に接続されて形成されている。

接続パッド３の中央部を除くシリコン基板２の上面には酸化シリコン等からなる絶縁膜４が形成され、接続パッド３の中央部は絶縁膜４に形成された開口部５を介して露出されている。なお、アライメントマーク形成領域２１Ａと半導体素子形成領域１Ａとの間にはダイシングライン３１が設けられている。

次に、この製造方法で使用する露光マスクについて、図７および図８を参照して説明する。図７に示す露光マスク３２は、第１〜第４のフィールド３３〜３６を有している。第１のフィールド３３には、２行２列の４つの半導体素子形成領域１Ａに対応して、保護膜（絶縁膜）形成用露光マスク３３Ａが２行２列に形成されている。この場合、保護膜形成用露光マスク３３Ａでは、図示していないが、保護膜６をパターン形成するためのフォトレジストがポジ型の場合には、保護膜６の開口部７形成領域以外の領域に遮光部が形成されている。

第２のフィールド３４には、２行２列の４つの半導体素子形成領域１Ａに対応して、再配線形成用露光マスク３４Ａが２行２列に形成されている。この場合、再配線形成用露光マスク３４Ａでは、図示していないが、再配線９を電解メッキにより形成するためのフォトレジストがポジ型の場合には、再配線９形成領域以外の領域に遮光部が形成されている。

第３のフィールド３５には、２行２列の４つの半導体素子形成領域１Ａに対応して、ポスト電極形成用露光マスク３５Ａが２行２列に形成されている。この場合、ポスト電極形成用露光マスク３５Ａでは、ポスト電極１０を電解メッキにより形成するためのフォトレジストがネガ型の場合には、ポスト電極１０形成領域に対応する部分に円形状の遮光部３５ａが形成されている。

第４のフィールド３６は、空きフィールドとなっている。露光マスク３２に空きフィールドとしての第４のフィールド３６を設けている理由は、後述の如く、図８に示す第２の露光マスク４１が有効なフィールドとして第１〜第４のフィールド４２〜４５を有するため、フィールド数を第２の露光マスク４１に合わせるためである。

図８に示す露光マスク４１は、第１〜第４のフィールド４２〜４５を有している。第１のフィールド４２には、図５で左上のアライメントマーク形成領域２１Ａに対応して、１つのアライメント用ポスト電極形成用露光マスク４２Ａが形成されている。この場合、アライメント用ポスト電極形成用露光マスク４２Ａでは、中央部に円形状の遮光部４２ａが形成され、右下にほぼＬ字形状の遮光部４２ｂが当該露光マスクの右下角部に沿って形成されている。

第２のフィールド４３には、図５で右上のアライメントマーク形成領域２１Ａに対応して、１つのアライメント用ポスト電極形成用露光マスク４３Ａが形成されている。この場合、アライメント用ポスト電極形成用露光マスク４３Ａでは、中央部に円形状の遮光部４３ａが形成され、左下にほぼＬ字形状の遮光部４３ｂが当該露光マスクの左下角部に沿って形成されている。

第３のフィールド４４には、図５で左下のアライメントマーク形成領域２１Ａに対応して、１つのアライメント用ポスト電極形成用露光マスク４４Ａが形成されている。この場合、アライメント用ポスト電極形成用露光マスク４４Ａでは、中央部に円形状の遮光部４４ａが形成され、右上にほぼＬ字形状の遮光部４４ｂが当該露光マスクの右上角部に沿って形成されている。

第４のフィールド４５には、図５で右下のアライメントマーク形成領域２１Ａに対応して、１つのアライメント用ポスト電極形成用露光マスク４５Ａが形成されている。この場合、アライメント用ポスト電極形成用露光マスク４５Ａでは、中央部に円形状の遮光部４５ａが形成され、左上にほぼＬ字形状の遮光部４５ｂが当該露光マスクの左上角部に沿って形成されている。

さて、図６に示すものを用意したら、次に、図９に示すように、開口部５を介して露出された接続パッド３を含む絶縁膜４の上面全体にエポキシ系樹脂等からなる保護膜６を形成する。次に、保護膜６の上面にポジ型のレジスト膜３２をパターン形成するが、この場合、保護膜６の上面全体にポジ型のレジスト膜５１を形成し、次いで、露光を行なう。

すなわち、図７に示す露光マスク３２の第１のフィールド３３に２行２列に形成された保護膜形成用露光マスク３３Ａを用いて、図５に示す半導体素子形成領域１Ａに対して２行２列毎にステップ露光を行なう。すると、半導体素子形成領域１Ａにおけるレジスト膜５１の絶縁膜４の開口部５に対応する部分が露光される。

次に、現像を行なうと、絶縁膜４の開口部５に対応する部分におけるレジスト膜５１に開口部５２が形成される。次に、図１０に示すように、レジスト膜５１をマスクとして保護膜６をエッチングすると、レジスト膜５１の開口部５２下における保護膜６に開口部７が形成される。一方、アライメントマーク形成領域２１Ａにおいては、レジスト膜５１は露光されないため、レジスト膜５１に開口部は形成されず、したがって絶縁膜４の開口部５に対応する部分における保護膜６にも開口部は形成されない。次に、レジスト膜５１を剥離する。

次に、図１１に示すように、両開口部５、７を介して露出された接続パッド３を含む保護膜６の上面全体に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

次に、下地金属層８の上面にポジ型のレジスト膜５３をパターン形成するが、この場合、下地金属層８の上面全体にポジ型のレジスト膜５３を形成し、次いで、露光を行なう。すなわち、図７に示す露光マスク３２の第２のフィールド３４に２行２列に形成された再配線形成用露光マスク３４Ａを用いて、図５に示す半導体素子形成領域１Ａに対して２行２列毎にステップ露光を行なう。すると、半導体素子形成領域１Ａにおけるレジスト膜５３の再配線９形成領域に対応する部分が露光される。

次に、現像を行なうと、再配線９形成領域に対応する部分におけるレジスト膜５３に開口部５４が形成される。次に、下地金属層８をメッキ電流路として銅の電解メッキを行なうと、レジスト膜５３の開口部５４内における下地金属層８の上面に再配線９が形成される。一方、アライメントマーク形成領域２１Ａにおいては、レジスト膜５３は露光されないため、レジスト膜５３に開口部は形成されず、したがって下地金属層８の上面に再配線も形成されない。次に、レジスト膜５３を剥離する。

次に、図１２に示すように、再配線９を含む下地金属層８の上面にネガ型のメッキレジスト膜５５をパターン形成するが、この場合、再配線９を含む下地金属層８の上面全体にネガ型のメッキレジスト膜５５を形成し、次いで、露光を行なう。すなわち、図７に示す露光マスク３２の第３のフィールド３５に２行２列に形成されたポスト電極形成用露光マスク３５Ａを用いて、図５に示す半導体素子形成領域１Ａに対して２行２列毎にステップ露光を行なう。すると、半導体素子形成領域１Ａにおけるレジスト膜５５のポスト電極１０形成領域に対応する部分以外が露光される。

また、図８に示す露光マスク４１の第１のフィールド４２に形成された１つのアライメント用ポスト電極形成用露光マスク４２Ａを用いて、図５で左上のアライメントマーク形成領域２１Ａに対して露光を行なう。すると、図５で左上のアライメントマーク形成領域２１Ａにおけるレジスト膜５５の両アライメント用ポスト電極２２、２３形成領域に対応する部分以外が露光される。

また、図８に示す露光マスク４１の第２〜第４のフィールド４３〜４５に形成されたアライメント用ポスト電極形成用露光マスク４３Ａ〜４５Ａを用いて、図５で残りの３つのアライメントマーク形成領域２１Ａに対して露光を行なう。すると、図５で残りの３つのアライメントマーク形成領域２１Ａにおけるレジスト膜５５の両アライメント用ポスト電極２２、２３形成領域に対応する部分以外が露光される。

次に、現像を行なうと、半導体素子形成領域１Ａでは、再配線９の接続パッド部つまりポスト電極１０形成領域に対応する領域におけるレジスト膜５５に開口部５６が形成される。また、アライメントマーク形成領域２１Ａでは、両アライメント用ポスト電極２２、２３形成領域に対応する領域におけるレジスト膜５５に開口部５７、５８が形成される。

次に、下地金属層８をメッキ電流路として銅の電解メッキを行うと、半導体素子形成領域１Ａでは、レジスト膜５５の開口部５６内における再配線９の接続パッド部上面にポスト電極１０が形成される。また、アライメントマーク形成領域２１Ａでは、レジスト膜５５の開口部５７、５８内における下地金属層８の上面に仮アライメント用ポスト電極２２および本アライメント用ポスト電極２３が形成される。次に、レジスト膜５５を剥離する。

次に、図１３に示すように、再配線９および両アライメント用ポスト電極２２、２３をマスクとして下地金属層８の不要な部分をエッチングして除去すると、半導体素子形成領域１Ａでは、再配線９下にのみ下地金属層８が残存され、アライメントマーク形成領域２１Ａでは、両アライメント用ポスト電極２２、２３下にのみ下地金属層８が残存される。

次に、図１４に示すように、ポスト電極１０、再配線９および両アライメント用ポスト電極２２、２３を含む保護膜６の上面全体にエポキシ系樹脂等からなる封止膜１１をその厚さがポスト電極１０および両アライメント用ポスト電極２２、２３の高さよりもやや厚くなるように形成する。したがって、この状態では、ポスト電極１０および両アライメント用ポスト電極２２、２３の上面は封止膜１１によって覆われている。

次に、封止膜１１、ポスト電極１０および両アライメント用ポスト電極２２、２３の上面側を適宜に研磨して除去することにより、図１５に示すように、ポスト電極１０および両アライメント用ポスト電極２２、２３の上面を露出させるとともに、この露出されたポスト電極１０および両アライメント用ポスト電極２２、２３の上面を含む封止膜１１の上面を平坦化する。

次に、図１６に示すように、ポスト電極１０の上面に半田ボール１２を形成する。次に、シリコン基板２の下面において各半導体素子形成領域１Ａに対応する領域の所定の箇所に所定のマーク（捺印）を形成する。次に、図１７に示すように、ダイシングライン３１で切断すると、図１および図２に示す半導体素子１が複数個得られ、また、図３および図４に示すアライメントマーク付素子２１が４個得られる。

ところで、ポスト電極１０形成工程後における半田ボール１２形成工程、マーク（捺印）形成工程およびダイシング工程では、ウエハ状態のシリコン基板２の位置合わせを行なう必要がある。また、各ポスト電極１０の上面に半田ボール１２を形成する前に、各ポスト電極１０の上面に半田層を印刷する場合があり、この場合にも、位置合わせが必要である。さらに、マーク（捺印）形成工程後でダイシング工程前に電気的コンタクト検査工程を行なう場合も、ウエハ状態のシリコン基板２の位置合わせを行なう必要がある。このような場合には、アライメントマーク形成領域２１Ａに形成された両アライメント用ポスト電極２２、２３をアライメントマークとして使用する。

すなわち、ポスト電極１０が形成された半導体素子形成領域１Ａと同じ平面サイズを有するアライメントマーク形成領域２１Ａにアライメント用ポスト電極２２、２３を形成しているので、ウエハ状態のシリコン基板２の位置合わせを行なうとき、アライメントマーク形成領域２１Ａに形成されたアライメント用ポスト電極２２、２３をアライメントマークとして容易に認識することができ、アライメントマーク誤認識の発生を防止することができる。

この場合、仮アライメント用ポスト電極２２は、その平面形状が円形状で、ポスト電極１０の平面形状と同じであるが、その直径が１ｍｍとポスト電極１０の直径（例えば、０．２５ｍｍ）よりもかなり大きい上、アライメントマーク形成領域２１Ａに形成されているため、ポスト電極１０と誤認識されることはない。

ところで、仮アライメント用ポスト電極２３は、ウエハ状態のシリコン基板２の仮位置決めを行なうためのものであり、本アライメント用ポスト電極２３は、ウエハ状態のシリコン基板２の本位置決めを行なうためのものである。例えば、ダイシング装置に、仮位置決め用カメラおよび本位置決め用カメラを備えさせる。この場合、仮位置決め用カメラは、視野範囲が比較的広く、レンズ倍率が比較的低いものであり、本位置決め用カメラは、視野範囲が比較的狭く、レンズ倍率が比較的高いものである。

そして、仮位置決めは、ウエハ状態のシリコン基板２上の本アライメント用ポスト電極２３を本位置決め用カメラの視野範囲内に収めるために行なう。本位置決めは、ダイシング装置の場合、ウエハ状態のシリコン基板２のダイシングライン３１をダイシングソーが正確に切断するようにするために行なうものであり、仮位置決め後の位置決めであるため、高精度の位置決めを行なうことができる。

しかも、この場合、本アライメント用ポスト電極２３の平面形状を、仮アライメント用ポスト電極２２の平面形状である円形状と異なり、ほぼＬ字形状としているので、両アライメント用ポスト電極２２、２３を混同することがなく、アライメントマーク誤認識の発生を確実に防止することができる。

なお、上記実施形態では、図７および図８にそれぞれ示す第１および露光マスク３２、４１を用いているため、レチクルといわれるステップ露光用の露光マスクが２枚必要であり、露光マスク作成費用が嵩む上、ポスト電極形成工程で露光マスクを交換しなければならず、工程時間が長くなってしまう。そこで、次に、１枚の露光マスクで済む、他の露光マスクについて、図１８を参照して説明する。

図１８に示す露光マスク３２において、図７に示す場合と異なる点は、第４のフィールド３６に、図８に示す４つのアライメント用ポスト電極形成用露光マスク４２Ａ〜４５Ａを２行２列に形成した点である。この場合、アライメント用ポスト電極形成用露光マスク４２Ａは右下に配置され、アライメント用ポスト電極形成用露光マスク４３Ａは左下に配置され、アライメント用ポスト電極形成用露光マスク４４Ａは右上に配置され、アライメント用ポスト電極形成用露光マスク４５Ａは左上に配置されている。

なお、露光マスク３２の第１〜第３のフィールド３３〜３５に形成される露光マスク数は、２行２列に限らず、例えば、２行４列としてもよい。この場合、例えば、図１９に示すように、第４のフィールド３６に、８つのアライメント用ポスト電極形成用露光マスク６１〜６８を２行４列に形成するようにしてもよい。ただし、この場合、アライメントマーク付素子（つまり半導体素子）の平面形状は長方形状であるため、アライメント用ポスト電極形成用露光マスク６１〜６８も長方形状となっている。

そして、アライメント用ポスト電極形成用露光マスク６１では、左上にほぼＬ字形状の遮光部６１ａが当該露光マスクの左上角部に沿って形成されている。アライメント用ポスト電極形成用露光マスク６２では、右上にほぼＬ字形状の遮光部６２ａが当該露光マスクの右上角部に沿って形成されている。アライメント用ポスト電極形成用露光マスク６３では、左辺中央部に円形状の遮光部６３ａが形成されている。アライメント用ポスト電極形成用露光マスク６４では、右辺中央部に円形状の遮光部６４ａが形成されている。

アライメント用ポスト電極形成用露光マスク６５では、左辺中央部に円形状の遮光部６５ａが形成されている。アライメント用ポスト電極形成用露光マスク６６では、右辺中央部に円形状の遮光部６６ａが形成されている。アライメント用ポスト電極形成用露光マスク６７では、左下にほぼＬ字形状の遮光部６７ａが当該露光マスクの左下角部に沿って形成されている。アライメント用ポスト電極形成用露光マスク６８は、右下にほぼＬ字形状の遮光部６８ａが当該露光マスクの右下角部に沿って形成されている。

また、露光マスク３２の第１〜第３のフィールド３３〜３５に形成される露光マスク数は、例えば、４行３列としてもよい。この場合、例えば、図２０に示すように、第４のフィールド３６に、１２のアライメント用ポスト電極形成用露光マスク７１〜８２を４行３列に形成するようにしてもよい。ただし、この場合も、アライメントマーク付素子（つまり半導体素子）の平面形状は長方形状であるため、アライメント用ポスト電極形成用露光マスク７１〜８２も長方形状となっている。また、無印のアライメント用ポスト電極形成用露光マスク７１、７４、７６、７７、７９、８２は、空きマスクで、遮光部は形成されていない。

そして、アライメント用ポスト電極形成用露光マスク７２では、左上にほぼＬ字形状の遮光部７２ａが当該露光マスクの左上角部に沿って形成されている。アライメント用ポスト電極形成用露光マスク７３では、右上にほぼＬ字形状の遮光部７３ａが当該露光マスクの右上角部に沿って形成されている。アライメント用ポスト電極形成用露光マスク７５では、中央部に円形状の遮光部７５ａが形成されている。アライメント用ポスト電極形成用露光マスク７８では、中央部に円形状の遮光部７８ａが形成されている。アライメント用ポスト電極形成用露光マスク８０では、左下にほぼＬ字形状の遮光部８０ａが当該露光マスクの左下角部に沿って形成されている。アライメント用ポスト電極形成用露光マスク８１は、右下にほぼＬ字形状の遮光部８１ａが当該露光マスクの右下角部に沿って形成されている。

なお、仮アライメント用ポスト電極２２の平面形状は、円形状に限らず、例えば、正方形状としてもよい。また、本アライメント用ポスト電極２３の平面形状は、ほぼＬ字形状に限らず、例えば、ほぼ十字形状としてもよい。

この発明の一実施形態としての半導体素子の平面図。 図１のII−II線に沿う断面図。 図１および図２に示す半導体素子を製造した際に同時に得られるアライメントマーク付素子の一例の平面図。 図３のIV−IV線に沿う断面図。 上記一実施形態における半導体素子を複数個有する半導体装置の製造に際し、当初用意したウエハ状態のシリコン基板の平面図。 図５のほぼVI−VI線に沿う断面図。 露光マスクの平面図。 露光マスクの平面図。 図６に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 他の露光マスクの平面図。 さらに他の露光マスクの一部の平面図。 さらに他の露光マスクの一部の平面図。

符号の説明

１ 半導体素子
２ シリコン基板
６ 保護膜
８ 下地金属層
９ 再配線
１０ ポスト電極
１１ 封止膜
１２ 半田ボール
２１ アライメントマーク付素子
２２ 仮アライメント用ポスト電極
２３ 本アライメント用ポスト電極
１Ａ 半導体素子形成領域
２１Ａ アライメントマーク形成領域
３２ 露光マスク
３３Ａ 保護膜形成用露光マスク
３４Ａ 再配線形成用露光マスク
３５Ａ ポスト電極形成用露光マスク
４１ 露光マスク
４２Ａ〜４５Ａ アライメント用ポスト電極形成用露光マスク

Claims (8)

1. 各々複数のポスト電極を有する複数の半導体素子形成領域と、該半導体素子形成領域と同じ平面サイズを有し、互いに異なる形状であって、仮位置決めを行なうための仮アライメント用ポスト電極と本位置決めを行なうための本アライメント用ポスト電極とを有するアライメントマーク形成領域とを備えた半導体基板の製造方法であって、前記ポスト電極および前記アライメント用ポスト電極を形成するためのレジスト膜を、ポスト電極形成用露光マスクを用いた露光とアライメント用ポスト電極形成用露光マスクを用いた露光とを行なって、前記半導体素子形成領域に前記ポスト電極形成用の開口部を形成し、前記アライメントマーク形成領域に前記仮アライメント用ポスト電極形成用の開口部および前記本アライメント用ポスト電極形成用の開口部を形成し、各開口部内に、それぞれ、前記ポスト電極、前記仮アライメント用ポスト電極および前記本アライメント用ポスト電極を形成し、各ポスト電極の周囲を、前記ポスト電極、前記仮アライメント用ポスト電極および前記本アライメント用ポスト電極の上面を露出する封止膜で覆うことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の発明において、前記仮アライメント用ポスト電極をその平面形状が円形状または正方形状となるように形成し、前記本アライメント用ポスト電極をその平面形状がほぼＬ字形状またはほぼ十字形状となるように形成することを特徴とする半導体装置の製造方法。
3. 請求項１に記載の発明において、前記ポスト電極形成用露光マスクと前記アライメント用ポスト電極形成用露光マスクとは１つの露光マスクの別々のフィールドに形成されていることを特徴とする半導体装置の製造方法。
4. 請求項３に記載の発明において、前記アライメントマーク形成領域は前記半導体基板の左上、右上、左下および右下に設けられ、前記アライメント用ポスト電極形成用露光マスク用フィールドに左上用、右上用、左下用および右下用のアライメント用ポスト電極形成用露光マスクが２行２列で形成され、前記各アライメント用ポスト電極形成用露光マスクを用いて前記レジスト膜の左上、右上、左下および右下を露光することを特徴とする半導体装置の製造方法。
5. 請求項４に記載の発明において、前記１つの露光マスクの他の２つのフィールドに絶縁膜形成用露光マスクおよび再配線形成用露光マスクが形成されていることを特徴とする半導体装置の製造方法。
6. 請求項１に記載の発明において、前記仮アライメント用ポスト電極を用いて仮アライメントを行い、レンズ倍率を高くして、前記本アライメント用ポスト電極を用いて本アライメントを行うことを特徴とする半導体装置の製造方法。
7. 請求項６に記載の発明において、前記仮アライメント用ポスト電極の平面形状は円形状または正方形状であり、前記本アライメント用ポスト電極の平面形状はほぼＬ字形状またはほぼ十字形状であることを特徴とする半導体装置の製造方法。
8. 請求項６に記載の発明において、前記半導体基板の位置合わせを行う前記ポスト電極形成後の工程として、半田ボール形成、マーク形成、ダイシングのいずれかが含まれることを特徴とする半導体装置の製造方法。

Images