JP2005322704A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005322704A
JP2005322704A JP2004137965A JP2004137965A JP2005322704A JP 2005322704 A JP2005322704 A JP 2005322704A JP 2004137965 A JP2004137965 A JP 2004137965A JP 2004137965 A JP2004137965 A JP 2004137965A JP 2005322704 A JP2005322704 A JP 2005322704A
Authority
JP
Japan
Prior art keywords
semiconductor device
element circuit
semiconductor substrate
metal pattern
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004137965A
Other languages
English (en)
Inventor
Hiroki Naraoka
浩喜 楢岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004137965A priority Critical patent/JP2005322704A/ja
Publication of JP2005322704A publication Critical patent/JP2005322704A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 半導体基板表面にインク打点やレーザー照射を行うことができなくても、超小型の半導体装置の方向を容易に認識することができる半導体装置を提供することを目的とする。
【解決手段】 半導体基板１０の素子回路を形成する第１の主表面上の素子回路形成禁止領域２５にインデックスマーク等の半導体装置の方向を示す金属パターン１９を形成することにより、半導体基板表面にインク打点やレーザー照射を行うことができなくても、赤外線カメラにより半導体基板を透過して第１の主表面上の金属パターン１９を識別できるので、超小型の半導体装置の方向を容易に認識することができる。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置の製造方法に関するものであり、特にその裏面（シリコン面）が露出した半導体基板を有する半導体装置に関するものである。
近年、情報通信分野を中心とした携帯機器の小型軽量化、高機能化に伴い、半導体装置の小型化が要求されている。この要求にこたえるため、半導体装置が半導体チップとほぼ同サイズに形成される様々なチップサイズパッケージが実現されている。その１つの形態としてウェーハレベルチップサイズパッケージ（以下、ＷＬＣＳＰと称す）と称す半導体装置が存在する。これらＷＬＣＳＰでは半導体チップの表面は樹脂封止されているが、裏面（シリコン面）は露出している。以下に従来のＷＬＣＳＰについて半導体装置および半導体装置の製造方法について図８を参照しながら説明する。
図８（ａ）は従来の半導体装置を示す断面図である。
図８（ａ）において、１００は半導体基板、１０１は素子電極、１０２は絶縁層、１１１は金属配線、１０７は金属電極、１１３は外部金属端子、１１２は封止樹脂、１１０は外部金属端子形成用ランド、１１４はパッシベーション膜、１１６はコンタクトホール部および１１８はＷＬＣＳＰである半導体装置である。
図８（ｂ）は従来の半導体装置を示す斜視図である。
図８（ｂ）において、捺印１１９は半導体基板１００上に形成されたものである。
図８（ｃ）は従来のウェーハ状態である半導体装置を示す平面図であり、素子回路が形成されていない、すなわち外部金属端子形成面と反対側の半導体基板表面である。
図８（ｃ）において、１１８は半導体装置、１１７は半導体ウェーハ、１１９は捺印、１０８はダイシングによるスクライブラインである。
次に、上記記載の従来の半導体装置１１８の製造方法について説明する。
まず、素子電極１０１から絶縁層１０２上に亘って金属配線１１１が形成され、金属配線１１１の一部である外部金属端子形成用ランド１１０上に金属電極１０７を形成する。次に、絶縁層１０２および金属配線１１１、金属電極１０７を覆う封止樹脂１１２を形成し、金属電極１０７表面上に外部金属端子１１３を形成する。封止樹脂１１２を形成後、または外部金属端子１１３を形成後、半導体基板１００の露出している表面上に半導体装置１１８の品番および半導体装置１１８の方向を示すインデックスマーク１２０を形成する。インデックスマーク１２０は、半導体装置１１８の方向を示す、１番ピンと称される金属電極等の特定の外部金属端子と、金属配線および外部金属端子形成用ランド介して電気的につながっており、外部金属端子形成面のコーナーに配置される特定の外部金属端子の位置を示すために、それとは反対側の半導体基板１００表面のコーナー付近へ配置されることが一般的である。また、半導体装置１１８は半導体ウェーハ状態である半導体基板１００を一括樹脂封止されており、所定のスクライブライン１０８上をダイシングし、個片に切り離されることによって製造される。これにより、半導体基板１００とほぼ同サイズの半導体装置１１８が製造され、究極の小型化が実現できるものである（例えば、特許文献１参照）。
特開２００３−６０１１９
従来の半導体装置では、素子回路の形成されていない、半導体基板の露出している表面上に品番および半導体装置の方向を表示する際、インク打点またはレーザー照射による加工という方法で、捺印しており、方向を表示するインデックスマークの形状は、通常、直径５００ｕｍ程度の円形が用いられ、方向を表示するインデックスマークの位置は半導体装置のコーナー付近へ配置されることが一般的である。
しかしながら、上記従来の半導体装置においては、以下のような諸問題があった。
半導体装置の全長・全幅が小さい場合、ＷＬＣＳＰにおいては捺印場所がシリコンが露出してる裏面に限られるため、捺印を行う面積が制約されそれにより文字数が制限される。さらに、インク打点やレーザー照射による加工での１文字の捺印形成に必要最小限の領域を確保できない超小型の半導体装置では、半導体装置の方向を表示するインデックスマークすら付することができなかった。半導体装置の方向を表示するインデックスマークを付すことができなければ、半導体装置の方向を確認できず、例えば、半導体装置が間違った方向のまま、トレーまたはエンボスなどの収納容器に収納された場合は、たとえＷＬＣＳＰが実装基板に実装された後に実施される外観検査において、ＷＬＣＳＰが正しい方向に搭載されているかどうかの判断が画像認識装置を装備した外観検査機においても判別することができない。また、半導体基板表面にインク打点やレーザー照射による凹凸がある場合、半導体基板の平面積に比較し、捺印される面積の割合が大きい超小型の半導体装置をトレーまたはエンボスなどの収納容器から実装基板上へ真空吸着パッドによる搬送時、その凹凸による真空破壊により半導体装置の落下や吸着ミスが発生する原因となる。
そこで、本発明は上記従来の諸問題を解決するものであり、その目的は、半導体基板表面にインク打点やレーザー照射を行うことができなくても、超小型の半導体装置の方向を容易に認識することができる半導体装置および半導体装置の製造方法を提供することにある。
上記の目的を達成するために、本発明の請求項１記載の半導体装置は、第１の主表面に素子回路が形成された半導体基板を用いて製造された半導体装置であって、前記第１の主表面上に設けられた素子回路形成禁止領域と、前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンとを有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする。
請求項２記載の半導体装置は、第１の主表面に素子回路が形成された半導体基板を用いて製造されたウェーハレベルチップサイズパッケージ形状の半導体装置であって、前記第１の主表面上に形成された前記素子回路と電気的に接続された複数の外部端子と、前記第１の主表面上に設けられた素子回路形成禁止領域と、前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンと、前記外部端子を露出する形状に前記半導体基板の前記第１の主表面を覆う封止樹脂とを有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする。
請求項３記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記金属パターンは図形であることを特徴とする。
請求項４記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記金属パターンは文字であることを特徴とする。
請求項５記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記金属パターンとして誘導素子を配置することを特徴とする。
請求項６記載の半導体装置は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置において、前記透過撮影として赤外線顕微鏡および赤外線カメラで構成される画像認識装置を備えた外観検査機により撮影して前記金属パターンを認識することでその実装方向を判別することを特徴とする。
以上により、半導体基板表面にインク打点やレーザー照射を行うことができなくても、超小型の半導体装置の方向を容易に認識することができる半導体装置を提供することができる。
本発明の半導体装置は、半導体基板の素子回路を形成する第１の主表面上の素子回路形成禁止領域にインデックスマーク等の半導体装置の方向を示す金属パターンを形成することにより、半導体基板表面にインク打点やレーザー照射を行うことができなくても、赤外線カメラにより半導体基板を透過して素子回路が形成された第１の主表面上の金属パターンを識別できるので、超小型の半導体装置の方向を容易に認識することができる。
以下本発明の実施の形態について図面を参照しながら説明する。
図１は本実施の形態における半導体装置を示す斜視図、図２は本実施の形態における半導体装置の概略断面図である。また、図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）は本実施の形態における半導体装置の製造工程を示す概略断面図である。
図１、図２において、半導体装置２８は先に述べたＷＬＣＳＰであり、半導体基板１０と封止樹脂２２、外部金属端子２３、素子電極１１、絶縁層１２、金属電極１７、素子回路形成面に形成されたインデックスマーク等の半導体装置の方向を示す金属パターン１９、金属パターン１９を形成する領域である素子回路形成禁止領域２５、外部金属端子形成用ランド部２０、金属配線２１、パッシベーション膜２４、コンタクトホール部２６により構成される。
さらに、半導体基板の素子回路を形成する第１の主表面上にはその裏面である第２の主表面側から赤外光がシリコン中を透過した際、素子回路内のシリコンを含有するアルミニウム金属配線等の赤外線を透過しない金属があると下層に形成された金属パターン１９を認識できないため素子回路形成禁止領域２５を設けてある。また、素子回路形成禁止２５は半導体装置の第１の主表面上における任意の領域に複数設置してもかまわない。
次に、本実装形態の半導体装置での製造方法について、図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）を参照しながら説明する。
図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）は、図１および図２に示す半導体装置の構造を実現するための製造工程を示す概略断面図である。
まず、図３（ａ）に示すように、その表面に素子回路形成禁止領域２５と複数の素子回路（図示せず）が形成された素子回路形成領域を持つ半導体基板１０上に、感光性の絶縁材料をスピンコート法などにより塗布したのち、乾燥、露光および現像を順次に行い、半導体基板１０上の素子電極１１における領域を選択的に除去し、複数の素子電極１１を露出させたコンタクトホール部２６を有する絶縁層１２を形成する。なお、感光性を有する絶縁層１２としては、例えばエステル結合型ポリイミドおよびアクリレート系エポキシ等のポリマーなどの感光性を有するものであればよい。また、感光性を有する絶縁層１２はスピンコート法により塗布されたものだけでなく、フィルム状にあらかじめ形成された材料、例えばドライフィルムなどを用いても構わない。ただし、その場合は絶縁層１２を半導体基板１０上に貼り合わせた後、露光および現像を順次おこなうことにより絶縁層１２にコンタクトホール部２６を形成し、素子電極１１を露出させる。
次に、図３（ｂ）に示すように、絶縁層１２およびコンタクトホール２６から露出している素子電極１１上の全面において、スパッタリング法等の薄膜形成技術により、例えば、厚みが０．２μｍ程度のＴｉＷ膜とその上に形成された厚みが０．５μｍ程度のＣｕ膜からなる金属薄膜層１３を形成する。
次に、図３（ｃ）に示すように、金属薄膜層１３をスピンコート法でポジ型感光性レジスト膜またはネガ型感光性レジスト膜を覆った後、露光、現像を順次行いメッキレジスト１４を形成する。また、感光性のレジスト膜はスピンコート法により塗布されたものだけでなくフィルム状にあらかじめ形成された材料、例えばドライフィルムなどを用いても構わない。
次に、パターン形成されたメッキレジスト１４のパターン部以外の露出した金属薄膜層１３上に電解メッキ等の厚膜形成技術により、例えば厚みが５μｍ程度のＣｕ膜からなる金属厚膜層１５を選択的に形成し、金属配線パターン１９を形成する。その際、素子回路形成禁止領域２５にも薄膜金属層１３上に金属パターン１９を同様に形成する。
次に、図３（ｄ）に示すように、メッキレジスト１４を溶融除去後、感光性の厚膜レジスト膜、例えば、フィルム状にあらかじめ形成されたドライフィルムなどを貼り付けた後、露光、現像を順次行い、厚膜メッキレジスト１６を形成する。また、厚膜レジスト膜はスピンコート法など形成したポジ型感光性レジスト膜またはネガ型感光性レジスト膜を用いてもかまわない。パターン形成された厚膜メッキレジスト１６のパターン部以外の露出した金属薄膜層１３上において、電解メッキ等の厚膜形成技術により、例えば厚みが１００μｍ程度のＣｕ膜からなる金属電極１７を選択的に形成する。
次に、図４（ａ）に示すように、金属電極１７を形成後、厚膜メッキレジスト１６を溶融除去し、金属薄膜層１３を溶融除去できるエッチング液を施す。例えば、Ｃｕ膜に対しては塩化鉄第二銅溶液で、ＴｉＷ膜に対しては過酸化水素水である。その際、エッチング液により全面エッチングされることにより、金属厚膜層１５よりも薄い薄膜金属層１３が先行して除去される。その時点でエッチングを完了することにより半導体基板１０において所定の金属配線２１、のちに外部金属端子形成用ランドとなる金属端子１７が形成される。例えば、Ｃｕメッキにて形成された金属配線２１は厚み５μｍに対して、Ｌｉｎｅ／Ｓｐａｃｅ＝２０μｍ／２０μｍの配線形成が可能である。
次に、図４（ｂ）に示すように、金属配線２１および絶縁層１２上に、半導体ウェーハ全体を図示しない封止金型に挿入し、この封止金型内に封止樹脂が注入されることにより半導体基板１０の素子回路が形成された第１の主表面側に封止樹脂２２が形成され、絶縁膜１２、金属配線２１および金属電極１７の表面が覆われる。例えば、封止樹脂２２はエポキシ系樹脂を用いて、厚みは５０〜１００μｍを形成する。その際、封止樹脂２２によって、金属配線２１、外部金属端子形成用ランド２０、金属電極１７の側面、金属パターン１９は外部から保護される。その後、封止樹脂２２表面を研磨することで金属電極１７の表面を露出させ外部金属端子形成用ランド２０を形成する。
次に、図４（ｃ）に示すように、金属電極１７の表面上に、スクリーン印刷法などにより外部金属端子２３を形成する。この外部金属端子２３は、半田材料で構成されており、直径約４００μｍ程度で半球状のバンプである。また、この外部金属端子２３は印刷バンプおよびボールのどちらであっても構わない。
次に、図４（ｄ）に示すように、複数の半導体装置２８の集合体からなる半導体ウェーハにおいて、スクライブラインをダイシングし、複数の半導体装置２８を個片化する。
次に、半導体装置の実装方向の判別方法を説明する。
図５に示すように、以上の工程を経て得られる半導体装置２８を実装基板３０に実装後、赤外線顕微鏡３１および赤外線カメラ３２で構成される画像認識装置３３を備えた外観検査機により、金属パターン１９を認識することで、実装方向を容易に判別できる。
また、同様に赤外線顕微鏡３１および赤外線カメラ３２で構成される画像認識装置３３を備えたテーピングマシン用いて半導体装置２８をエンボステーピング容器への収納する際の方向確認もできる。
なお、素子回路形成禁止領域２５に形成する金属パターン１９の平面形状は図６に示すように数字やアルファベット等の文字や記号、図形等任意の形状に形成でき、品種名区分やロットナンバー管理に適用できる。
また、素子回路形成禁止領域２５に形成する金属パターン１９の平面形状は図７に示すように渦巻き状に形成し一端を素子回路形成領域の素子電極と接合し、他の一端を素子回路の形成領域から素子回路禁止領域２５内に延長されたシリコンを含有するアルミニウム金属配線２９と接続することで誘導素子を形成することができ、さらに素子回路禁止領域２５内に形成されるため良好なインダクタンス成分を得られる。
以上のように、半導体基板の素子回路を形成する第１の主表面上の一部の素子回路を形成しない領域に微細な金属パターンを形成し、品番およびインデックスマークとすることで、超小型半導体装置においても搬送時のミスの低減が図れる。また、方向表示手段を確保できることで超小型の半導体装置が間違った方向のまま、トレーまたはエンボステープなどの収納容器に収納された場合においても、半導体装置実装後の外観検査においてＷＬＣＳＰが正しい方向に搭載されているかどうかの判断を外観検査機にて判別することが可能となる。
また、レーザー照射などによる加工では半導体ウェーハ中を透過するレーザー光による
素子回路へのダメージを回避するため半導体ウェーハを薄く加工し、半導体装置の総取り付け高さを低くするとできなかったが、本発明においてはレーザー照射をしなくとも品番、インデックスマークを形成することができるため、それが可能となる。
以上の説明では、ＷＬＣＳＰを用いて説明したが、その他の形態の半導体装置等に対しても用いることができる。
本発明の半導体装置および半導体装置の製造方法、超小型の半導体装置の方向を容易に認識することができ、半導体装置等に有用である。
本実施の形態における半導体装置を示す斜視図 本実施の形態における半導体装置の概略断面図 本実施の形態における半導体装置の製造工程を示す概略断面図 本実施の形態における半導体装置の製造工程を示す概略断面図 本実施の形態における半導体装置の実装方向判別装置の構成図 本実施の形態における金属パターンとして文字を形成した半導体装置の斜視図 本実施の形態における金属パターンとして誘導素子を形成した半導体装置の斜視図 （ａ）従来の半導体装置を示す断面図 （ｂ）従来の半導体装置を示す斜視図 （ｃ）従来のウェーハ状態である半導体装置を示す平面図
符号の説明
１０ 半導体基板
１１ 素子電極
１２ 絶縁層
１３ 金属薄膜層
１４ メッキレジスト
１５ 金属厚膜層
１６ 厚膜メッキレジスト
１７ 金属電極
１９ 金属パターン
２０ 外部金属端子形成用ランド
２１ 金属配線
２２ 封止樹脂
２３ 外部金属端子
２４ パッシベーション膜
２５ 素子回路形成禁止領域
２６ コンタクトホール部
２８ 半導体装置
２９ 金属配線
３０ 実装基板
３１ 赤外線顕微鏡
３２ 赤外線カメラ
３３ 画像認識装置
１００ 半導体基板
１０１ 素子電極
１０２ 絶縁層
１０７ 金属電極
１０８ スクライブライン
１１０ 外部金属端子形成用ランド
１１１ 金属配線
１１２ 封止樹脂
１１３ 外部金属端子
１１４ パッシベーション膜
１１６ コンタクトホール部
１１７ 半導体ウェーハ
１１８ 半導体装置
１１９ 捺印
１２０ インデックスマーク

Claims (6)

  1. 第１の主表面に素子回路が形成された半導体基板を用いて製造された半導体装置であって、
    前記第１の主表面上に設けられた素子回路形成禁止領域と、
    前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンとを有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする半導体装置。
  2. 第１の主表面に素子回路が形成された半導体基板を用いて製造されたウェーハレベルチップサイズパッケージ形状の半導体装置であって、
    前記第１の主表面上に形成された前記素子回路と電気的に接続された複数の外部端子と、
    前記第１の主表面上に設けられた素子回路形成禁止領域と、
    前記素子回路形成禁止領域上に形成された半導体装置の方向を表示する金属パターンと、
    前記外部端子を露出する形状に前記半導体基板の前記第１の主表面を覆う封止樹脂と
    を有し、前記半導体基板を透過撮影して前記金属パターンを識別可能であることを特徴とする半導体装置。
  3. 前記金属パターンは図形であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
  4. 前記金属パターンは文字であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
  5. 前記金属パターンとして誘導素子を配置することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
  6. 前記透過撮影として赤外線顕微鏡および赤外線カメラで構成される画像認識装置を備えた外観検査機により撮影して前記金属パターンを認識することでその実装方向を判別することを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置。
JP2004137965A 2004-05-07 2004-05-07 半導体装置 Pending JP2005322704A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004137965A JP2005322704A (ja) 2004-05-07 2004-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004137965A JP2005322704A (ja) 2004-05-07 2004-05-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2005322704A true JP2005322704A (ja) 2005-11-17

Family

ID=35469767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004137965A Pending JP2005322704A (ja) 2004-05-07 2004-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2005322704A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875988B2 (en) 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875988B2 (en) 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US8399355B2 (en) Stacked semiconductor package and method for manufacturing the same
US8431946B2 (en) Chip package and method for forming the same
JP4257844B2 (ja) 半導体装置およびその製造方法
US20160284751A1 (en) Chip scale sensing chip package and a manufacturing method thereof
US7989359B2 (en) Semiconductor module manufacturing method, semiconductor module, and mobile device
US7279792B2 (en) Semiconductor device and method of manufacturing same
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US20080205014A1 (en) Three-dimensional interconnect interposer adapted for use in system in package and method of making the same
JP2006024891A (ja) 半導体装置及びその製造方法
US20060057775A1 (en) Method of forming a wafer backside interconnecting wire
JP2007220870A (ja) 半導体基板および半導体素子の製造方法
JP2006080284A (ja) 半導体装置および半導体装置の製造方法
JP3988679B2 (ja) 半導体基板
JP2005322704A (ja) 半導体装置
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
JP4292041B2 (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP4506780B2 (ja) 半導体基板の製造方法
JP4341694B2 (ja) 半導体素子の製造方法
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
US10937760B2 (en) Method for manufacturing a chip package
KR100886711B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2011040655A (ja) 半導体装置の製造方法及び半導体装置
JP2009070866A (ja) 半導体装置
JP2004311552A (ja) 半導体装置およびその製造方法
JP2006012952A (ja) 半導体装置およびその製造方法