JP2007060072A - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP2007060072A JP2007060072A JP2005240774A JP2005240774A JP2007060072A JP 2007060072 A JP2007060072 A JP 2007060072A JP 2005240774 A JP2005240774 A JP 2005240774A JP 2005240774 A JP2005240774 A JP 2005240774A JP 2007060072 A JP2007060072 A JP 2007060072A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- buffer
- emphasis
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】データ信号を入力し出力端子から出力するデータ用の第1の出力バッファ11と、出力端子に出力端が接続された第2の出力バッファ12と、デエンファシス設定とデエンファシス非設定を指示する制御信号ENABLEを入力し、制御信号がデエンファシス非設定を示す時には、第2の出力バッファ12を非活性状態とし、前記制御信号ENABLEがデエンファシス設定を示す時には、第2の出力バッファの入力端に、前記データ信号19を遅延回路15で遅延させたエンファシスデータを入力してデエンファシス用のバッファとして動作させ、テスト制御信号TESTが振幅マージンテストを示すとき、データ信号19を選択して第2の出力バッファの入力端に供給するように切替制御する選択回路14と、を備えている。
【選択図】図1
Description
(a)デエンファシス非設定で、トランジションビットの振幅が強調されていない信号を出力する場合と、
(b)デエンファシス設定で、トランジションビットの振幅が強調された信号を出力する場合、
の2種類の状態しか実現できない。
A=B …(1)
D=20*log[(B−C)/(B+C)] (B>C) …(2)
の関係が成り立つ。
11、51 メインデータ用メインバッファ
12、52 デエンファシス用メインバッファ
13、53 メインデータ用プリバッファ
14 セレクタ(選択回路)
15、55 遅延回路
16、56 遅延回路の出力
17、57 メインデータ(プリバッファの出力)
18 セレクタの出力
19 データ信号
20 メインデータ用メインバッファ
21 デエンファシス用メインバッファ
22、23、24、25 NチャネルMOSトランジスタ
26 メインバッファ回路
54 デエンファシス用プリバッファ
58 デエンファシスデータ
Claims (7)
- 出力すべきデータ信号を入力し、前記データ信号の論理が変化する遷移時点では出力信号の振幅を強調して出力し、前記遷移以降前記データ信号が前記遷移後の論理と同じ論理値をとる非遷移時では前記出力信号の振幅を減衰させて出力するデエンファシス機能を有する出力バッファ回路であって、
入力される制御信号が振幅マージンテストを示しているとき、前記遷移時の出力信号の振幅を、前記非遷移時の振幅と同じとなるように設定し、通常動作時と比べて、小振幅の信号を出力するように制御する回路を備えている、ことを特徴とする出力バッファ回路。 - 前記出力バッファ回路が、前記データ信号を入力して出力する第1の出力バッファと、出力が、前記第1の出力バッファと共通接続された第2の出力バッファと、を備え、
デエンファシス設定時に、前記第2の出力バッファの入力端には、前記データ信号を遅延回路で所定時間遅延した信号を供給し、前記振幅マージンテストには、前記第2の出力バッファの入力端に、前記データ信号を入力するように切替制御する選択回路を備え、
前記第1の出力バッファと前記第2の出力バッファとは、前記第1のバッファの出力から前記第2のバッファの出力を減算した信号を前記出力信号として出力する構成とされている、ことを特徴とする請求項1記載の出力バッファ回路。 - デエンファシス非設定時には、前記第2のバッファはオフ状態とされ、前記データ信号の論理が変化する遷移時点では前記出力信号の振幅を強調して出力し、前記データ信号が前記遷移後の論理と同じ論理値をとる非遷移時にも前記遷移時点と同一の振幅の出力信号が出力される、ことを特徴とする請求項1記載の出力バッファ回路。
- データ信号を入力し出力端子から出力するデータ用の第1の出力バッファと、
前記出力端子に出力端が接続された第2の出力バッファと、
デエンファシス設定とデエンファシス非設定を指示する制御信号を入力し、前記制御信号がデエンファシス非設定を示す時には、前記第2の出力バッファを非活性状態とし、
前記制御信号がデエンファシス設定を示す時には、前記第2の出力バッファの入力端に、前記データ信号を遅延させたエンファシスデータを入力してデエンファシス用のバッファとして動作させ、
入力されるテスト制御信号が振幅マージンテストを示すとき、前記データ信号を選択して、前記第2の出力バッファの入力端に供給するように切替制御する選択回路と、
を備えている、ことを特徴とする出力バッファ回路。 - 前記データ信号は差動信号よりなり、
前記第1の出力バッファが、差動回路よりなる第1のプリバッファと、前記第1のプリバッファを受ける差動回路よりなる第1のメインバッファと、を備え、
前記第2の出力バッファが、差動回路よりなる第2のメインバッファを備え、
前記第1のメインバッファの差動出力の正転、反転出力は、前記第2のメインバッファの差動出力の反転、正転出力とそれぞれ共通接続されて、共通接続点は、差動出力端子の正転、反転端子にそれぞれ接続され、
前記選択回路には、前記データ信号の差動信号と、前記データ信号を遅延回路で遅延させた差動信号とを入力し、前記制御信号がデエンファシス設定を示す時には、前記データ信号を前記遅延回路で遅延させた信号を、前記第2のメインバッファの入力端に差動入力し、
前記テスト制御信号が振幅マージンテストを示すとき、前記データ信号を選択して前記第2の出力バッファの入力端に供給する、ことを特徴とする請求項4記載の出力バッファ回路。 - 請求項1乃至5のいずれか一記載の出力バッファ回路を備えた半導体装置。
- 請求項1乃至5のいずれか一記載の出力バッファ回路を送信系に備え、前記出力バッファ回路から出力される信号を受信する受信系の振幅マージンテスト機能を備えたインタフェース回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240774A JP4680003B2 (ja) | 2005-08-23 | 2005-08-23 | 出力バッファ回路 |
US11/500,333 US7348794B2 (en) | 2005-08-23 | 2006-08-08 | Output buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240774A JP4680003B2 (ja) | 2005-08-23 | 2005-08-23 | 出力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007060072A true JP2007060072A (ja) | 2007-03-08 |
JP4680003B2 JP4680003B2 (ja) | 2011-05-11 |
Family
ID=37803233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005240774A Expired - Fee Related JP4680003B2 (ja) | 2005-08-23 | 2005-08-23 | 出力バッファ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7348794B2 (ja) |
JP (1) | JP4680003B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104953A (ja) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | エンファシス信号生成回路及び信号合成回路 |
US8847632B2 (en) | 2012-03-14 | 2014-09-30 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7355450B1 (en) * | 2005-05-27 | 2008-04-08 | Altera Corporation | Differential input buffers for low power supply |
CN101233732A (zh) * | 2005-07-26 | 2008-07-30 | Nxp股份有限公司 | 高速驱动器均衡 |
JP4680004B2 (ja) * | 2005-08-23 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | デエンファシス機能を有する出力バッファ回路 |
JP5017903B2 (ja) * | 2006-03-30 | 2012-09-05 | 日本電気株式会社 | プリエンファシス調整方式及び方法 |
US8228096B2 (en) * | 2007-03-02 | 2012-07-24 | Kawasaki Microelectronics, Inc. | Circuit and method for current-mode output driver with pre-emphasis |
JP5313771B2 (ja) * | 2009-06-02 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | プリエンファシス機能を含む出力回路 |
US8198912B1 (en) * | 2010-12-28 | 2012-06-12 | Texas Instruments Incorporated | Driver circuit correction arm decoupling resistance in steady state mode |
JP2012195885A (ja) * | 2011-03-17 | 2012-10-11 | Fujitsu Ltd | 信号整形回路 |
KR101958394B1 (ko) * | 2011-11-08 | 2019-03-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR102171830B1 (ko) * | 2014-03-19 | 2020-10-29 | 에스케이하이닉스 주식회사 | 반도체 장치의 리시버 및 이를 포함하는 반도체 시스템 |
KR20210050193A (ko) | 2019-10-28 | 2021-05-07 | 삼성전자주식회사 | 출력 드라이버 및 이를 구비하는 반도체 메모리 장치 |
US11967395B2 (en) * | 2021-01-05 | 2024-04-23 | Mediatek Inc. | Buffers and multiplexers |
US11388032B1 (en) * | 2021-01-19 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for pre-emphasis control |
CN118100989B (zh) * | 2024-04-26 | 2024-07-05 | 成都电科星拓科技有限公司 | 接收机中后向支路输出驱动电路及后向去加重电路 |
CN118100990B (zh) * | 2024-04-26 | 2024-07-05 | 成都电科星拓科技有限公司 | 接收机中前向去加重电路中前向支路输出级驱动方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204757A (ja) * | 1987-02-20 | 1988-08-24 | Nec Corp | Cmos型icの出力バツフア回路 |
JPH02125518A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 半導体集積回路 |
JPH05129926A (ja) * | 1991-11-07 | 1993-05-25 | Nec Corp | 出力バツフア回路 |
JPH08220196A (ja) * | 1995-02-17 | 1996-08-30 | Nec Corp | 半導体集積回路装置及びテスト方法 |
JPH09101346A (ja) * | 1995-10-03 | 1997-04-15 | Seiko Epson Corp | 半導体集積回路装置 |
JP2002094365A (ja) * | 2000-09-14 | 2002-03-29 | Nec Corp | 出力バッファ回路 |
JP2004228613A (ja) * | 2003-01-17 | 2004-08-12 | Nec Corp | プリエンファシス機能を有する出力バッファ回路 |
JP2004312614A (ja) * | 2003-04-10 | 2004-11-04 | Seiko Epson Corp | 半導体装置 |
JP2004336407A (ja) * | 2003-05-08 | 2004-11-25 | Nec Corp | 出力バッファ回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6772250B2 (en) * | 2001-03-15 | 2004-08-03 | International Business Machines Corporation | Boundary scannable one bit precompensated CMOS driver with compensating pulse width control |
JP3730607B2 (ja) | 2002-08-29 | 2006-01-05 | 株式会社東芝 | 差動データドライバー回路 |
US6975132B2 (en) * | 2003-09-11 | 2005-12-13 | Xilinx, Inc. | DAC based driver with selectable pre-emphasis signal levels |
-
2005
- 2005-08-23 JP JP2005240774A patent/JP4680003B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-08 US US11/500,333 patent/US7348794B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204757A (ja) * | 1987-02-20 | 1988-08-24 | Nec Corp | Cmos型icの出力バツフア回路 |
JPH02125518A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 半導体集積回路 |
JPH05129926A (ja) * | 1991-11-07 | 1993-05-25 | Nec Corp | 出力バツフア回路 |
JPH08220196A (ja) * | 1995-02-17 | 1996-08-30 | Nec Corp | 半導体集積回路装置及びテスト方法 |
JPH09101346A (ja) * | 1995-10-03 | 1997-04-15 | Seiko Epson Corp | 半導体集積回路装置 |
JP2002094365A (ja) * | 2000-09-14 | 2002-03-29 | Nec Corp | 出力バッファ回路 |
JP2004228613A (ja) * | 2003-01-17 | 2004-08-12 | Nec Corp | プリエンファシス機能を有する出力バッファ回路 |
JP2004312614A (ja) * | 2003-04-10 | 2004-11-04 | Seiko Epson Corp | 半導体装置 |
JP2004336407A (ja) * | 2003-05-08 | 2004-11-25 | Nec Corp | 出力バッファ回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104953A (ja) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | エンファシス信号生成回路及び信号合成回路 |
US8847632B2 (en) | 2012-03-14 | 2014-09-30 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20070046332A1 (en) | 2007-03-01 |
JP4680003B2 (ja) | 2011-05-11 |
US7348794B2 (en) | 2008-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4680003B2 (ja) | 出力バッファ回路 | |
JP4680004B2 (ja) | デエンファシス機能を有する出力バッファ回路 | |
JP5016176B2 (ja) | 低電圧差動信号を生成するための回路 | |
JP3573701B2 (ja) | 出力バッファ回路 | |
US7701262B2 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
US8659329B2 (en) | Pre-emphasis circuit and differential current signaling system having the same | |
CN110663182B (zh) | 具有支持广电压供应范围的并联电压阈值架构的电路 | |
KR20100033522A (ko) | 낮은 듀티 사이클 왜곡을 갖는 레벨 시프터 | |
US7432762B2 (en) | Circuit having enhanced input signal range | |
JPH1093414A (ja) | インタフェース回路及び信号伝送方法 | |
MXPA06011865A (es) | Precontrolador de interrupcion-antes de-encendido y desplazador de nivel. | |
JP2010283453A (ja) | プリエンファシス機能を含む出力回路 | |
US7355447B2 (en) | Level shifter circuit | |
US6833739B2 (en) | Input buffer circuit for semiconductor device | |
WO2007032089A1 (ja) | コモンモード電圧制御装置 | |
US6531896B1 (en) | Dual mode transmitter | |
JP3123952B2 (ja) | 出力バッファ回路 | |
JP2001111407A (ja) | 集積半導体回路 | |
US7474124B2 (en) | Electronic circuit for maintaining and controlling data bus state | |
JP2008147940A (ja) | 半導体集積回路 | |
US6741106B2 (en) | Programmable driver method and apparatus for high and low voltage operation | |
US6275088B1 (en) | Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line | |
KR100788224B1 (ko) | 출력 버퍼 회로 | |
JP2005236915A (ja) | 差動出力回路 | |
JP2004304475A (ja) | トレラント入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |