JP2007049182A - Mosfetデバイスのシステムおよび方法 - Google Patents
Mosfetデバイスのシステムおよび方法 Download PDFInfo
- Publication number
- JP2007049182A JP2007049182A JP2006274467A JP2006274467A JP2007049182A JP 2007049182 A JP2007049182 A JP 2007049182A JP 2006274467 A JP2006274467 A JP 2006274467A JP 2006274467 A JP2006274467 A JP 2006274467A JP 2007049182 A JP2007049182 A JP 2007049182A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- channel
- present
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 39
- 239000002019 doping agent Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 20
- 125000001475 halogen functional group Chemical group 0.000 abstract description 14
- 239000007943 implant Substances 0.000 abstract description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 38
- 239000002184 metal Substances 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 21
- 230000008901 benefit Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 238000002513 implantation Methods 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000011065 in-situ storage Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910052691 Erbium Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000026676 system process Effects 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明は、MISFEEDデバイス構造のコンテクスト内でソース接続および/またはドレイン接続のためにショットキーバリア接触(301、302)を利用して、短チャネル効果を制御するためにハロー/ポケット注入および浅いソース/ドレイン拡張部の必要性を除去する。付け加えると、本発明は、MISFEED製造と関連した寄生バイポーラ利得を無条件に除去し、製造コストを減らし、デバイス性能パラメータを厳密に制御し、従来技術と比較して優れたデバイス特性を提供する。
【選択図】図3
Description
本発明は、概して、金属酸化膜半導体電界効果トランジスタ(MOSFET)の分野に関し、集積回路(IC)に関連するMOSFETデバイスの製造に対して特有のアプリケーションを有する。
1940年代後半のトランジスタの発明以来、マイクロ電子の分野における進歩はめざましい。現在の技術は、おおよそ10mm四方の1つのシリコンの片面上に1億個以上の素子を有する集積回路(IC)のように費用効率が高い製造を可能にする。10億個のトランジスタICは、数年以内に市販されるであろう。1個のICにつき、さらに低い費用でより高い機能性および性能に対する要求にはいくつかの傾向がある。
(ドーピングプロフィール)
MOSトランジスタの以前の世代は、ドレイン・ソース間のリーク電流を制御するために、側方に均一で、垂直方向に不均一なチャネルドーピングプロフィールに依存する。IEEE SPECTRUMの25〜29ページに記載のYuan Taur著「The Incredible Shrinking Transistor」(www.spectrum.ieee.org、ISSN 0018−9235、1999年7月)を参照されたい。図1に例示的な長いチャネルを有する従来のMOSデバイス(100)を示す。従来のMOSデバイス(100)は、不純物をドープしたソース(101)と、不純物をドープしたドレイン(102)と、従来のMOSタイプのゲートスタック(103)と、ソース・ドレイン間のリーク電流の制御を補助するための基板の側方に均一なチャネルドーピングプロフィール(104)とを含む。デバイスは、酸化物領域(105)を介して互いに電気的に分離される。このようなチャネルドーパントプロフィールは、約200ナノメートル(nm)までのチャネル長を有するデバイスに共通する。
“スーパーハロー(super−halo)と呼ばれる最適化された垂直方向および側方に不均一なドーピングプロフィールは、短チャネル効果を制御するために必要とされる。”
と、記載している。類似する記述が、IEEE Spectrum magazineでなされている。
“100〜130nmのリソグラフィ世代において、垂直方向および側方の両方に不均一(Super−Halo)な最適に調整されたプロフィールが、(短チャネル効果を)制御するために必要とされる。”
IEEE SPECTRUMの23〜24ページに記載のLinda Geppert著「The 100−Million Transistor IC」(www.sprctum.ieee.org、ISSN 0018−9235、1999年7月)を参照されたい。
CMOS with Dual Gate Oxide and 9.7ps
Inverter Delay」(IEDM、627ページ、1998年)においてHargroveは、
“最適なデバイス性能に達するためには、浅い接合によって結合された強いハロー(halo)が必要とされる。”
と述べている。従来技術は、側方に不均一なチャネルドーパントおよび浅いソース/ドレインの拡張部分の形式で、側方および垂直方向に不均一なドーピングプロフィールが、短チャネル効果の適切な制御に必要とされるという記載において実質的に一致している。
側方に不均一なチャネルドーピングプロフィールは、ゲート電極が規定され、所定の位置に配置された後、ほとんど排他的に導入される。ゲートが注入マスクの役目をすると共に、すでに基板にあるドーパントと同じタイプのドーパントは、イオン注入を経てゲート電極の端に近接したチャネル領域中に導入される。前述のように、これを、「ポケット」注入または「ハロー」注入と呼ぶ場合が多い。IEEE SPECTRUMの28ページ記載のYuan Taur著「The Incredible Shrinking Transistor」(www.spectrum.ieee.org、ISSN 0018−9235、1999年7月)を参照されたい。
“(リーク)電流を抑制するためには、半導体チャネル領域の何らかのドーピングが必要である。”
と、言及しているにすぎない。SSDM 1994年の322〜324ページに記載のJ.R.Tucker、C.Wang、J.W.Lyding、T.C.Shen、G.C.Abeln著「Nanometer Scale MOSFETs and STM Patterning on Si」と、Applied Physics Letters(Vol.65,No.5、618〜620ページ、1994年8月1日)に記載のJ.R.Tucker、C.Wang、P.S.Carney著「Silicon Field−Effect Transistor Based on Quantum Tunneling」とを参照されたい。チャネルドーピングを導入して、ソース・ドレイン間のリーク電流を抑制し得る様態について、Tuckerが議論していないということに注目することが重要である。
PtSi Schottky source/drain P−MOSFETs」とを参照されたい。
従来の短チャネルMOSトランジスタの基板のドーピングプロフィールに関する文献、および、短チャネルショットキーMOSデバイスのチャネルドーピングプロフィールに関する十分でない業績を考えれば、提案された発明は、現在の最先端技術に比べて多くの利点を有し、新規で、かつ、非自明なアプローチを提供する。
従って、本発明の目的は、(特に)従来技術の欠点を克服することであり、次の目的の1つ以上を目的とする。
1.現在の製造技術よりも低コスト、より高い性能およびより良い耐性の短チャネル長を有するMOSFETを製造できるシステムおよび方法を提供すること。2.集積されたMOSFETにおいて寄生バイポーラオペレーションを減少し、ラッチアップおよび他の異常な挙動の可能性を低くすること。
3.ある環境において高い放射線硬度を有するMOSFETデバイスを提供すること。
(概要)
図3を参照すると、本発明の例示の実施形態(300)は、従来のMOSゲートスタック(303)(シリコン基板上の二酸化シリコン上にあるゲート電極)、金属ソース(301)電極および/または金属ドレイン(302)電極、および、横方向にはなくて、垂直方向に大幅に変化するチャネルドーパント(304)から単に構成される。酸化物領域(305)は、デバイスを互いに電気的に分離する。
本発明は、典型的に、従来技術と比較して以下の利点を提供する。
1.製造の複雑性の減少。ポケット/ハロー注入および浅いソース/ドレイン拡張部分は必要とされない。
2.ポケット/ハロー注入の欠如のためのキャパシタンスの減少。
3.ポケット/ハロー注入およびソース/ドレイン拡張部分の欠如、および、ソースおよびドレイン用の金属の使用によるデバイスの電気特性の確率/統計的な変化の減少。
4.寄生バイポーラ利得および関連したラッチアップの無条件な削除。
5.従来のMOS構造と比較して、放射硬度の増加。上述の利点のリストは、本発明の範囲を制限するものと解釈されるべきではない。しかし、当業者は、潜在的に利用できる一般的な利点の上述のリストを考慮すれば、本発明の適用の機会の多さを認識する。
(例示の実施形態)
本発明は、多くの異なる形式の実施形態に対して影響を受けやすい一方で、本発明の開示が本発明の原理の例示として考えられるべきであることを理解すると共に図示され、本発明の詳細な好適な実施形態において本明細書中に記述され、図示された実施形態に対する本発明の広範な局面を限定することを意図としていない。
本明細書における全体の議論に渡って次の定義が利用される。
本発明は、例示のシステムブロックダイアグラムおよび手順のフローチャートに関して適切に記載され得る。これらの項目は、当業者に本発明の教示を指示するには十分であるが、本発明の範囲を限定するように厳密に構成されるべきでない。当業者は、システムブロックダイアグラムが一般性の欠如がないように組み合わされ得、再編成され得ることを認知し、手順のステップは、一般性の教示が欠如することなく同じ効果を成し遂げるために、足したり、引いたり、再編成され得る。従って、添付の例示のシステムブロックダイアグラムおよび手順のフローチャートに示されるように、本発明は教示の目的のみのためであり、意図される目的の用途に応じて、当業者によって再構築されてもよいことは、理解されるべきである。
下記の議論に渡って、項目「予定される範囲」は、アクティブデバイス(MOSFET)の核心に集中した領域を包含するように規定される。従って、MOSFETという文脈中で言及される全てのプロセス工程は、ゲート、ソース/ドレイン、および/または、予定された範囲またはアクティブデバイスの核心に近接する領域におけるチャネルドーピングプロファイルおよび他の構成を作成する。本発明は、アクティブデバイスの核心から離れて、この文脈以外では、どんなものにも制限されない。
本発明は、特に、MOSFET半導体デバイスの使用に適しているが、本文の教示の使用は、この特定の用途に限定されない。集積型であっても集積型でなくても、他の半導体デバイスは、本発明の教示に適用され得る。従って、本明細書は‘MOSFET’デバイスに関して記載するが、この用語は、2点以上の電気的な接点を有する導電性チャネルを有する電流の流れを制御するための任意のデバイスを含むように広く解釈されるべきである。
本発明は、短チャネル長のMOSFETが、特に100nm未満のチャネル長の範囲において、加工される状況での使用に特に適している。しかし、本発明の教示においては、これらの短チャネル長デバイスに対する本発明の教示の用途を限定しない。本発明の教示の好都合な使用は、任意の寸法のチャネル長と共に用いられ得る。
本明細書中の議論の全体に渡って、MOSFETデバイス製造に関しての多様なドーパント技術を利用することを提供する例示がある。これらのドーパントは、本発明の特定の実施形態の例示に過ぎず、本発明の教示の範囲を限定されるように解釈されるべきでない。
当業者は、本発明がN型デバイスまたはP型デバイスのどちらか一方に範囲を限定せず、しかし、どちらか一方または両方のデバイスタイプで使用され得ることを容易に認識する。
本明細書中の議論の全体に渡って、MOSFETデバイス製造に関する「ソース」および「デバイス」の接続を言及することを提供する例示がある。当業者は、任意の所与のMOSFETの構成において、ソース/ドレインの接触にまつわる命名は、一般性の欠如なしで交換可能であり、故に、「ソース」は、本発明の範囲において欠如することなく「ドレイン」接触と交換され得るということを認知する。付け加えると、当業者は、本発明の多くの好適な実施形態がソース接続およびドレイン接続の両方を作製するために使用され得、このことが実際の作製の場合になる必要がないことを認識する。ICまたはそれと同様の文脈で、所与のデバイスにソース/ドレイン接続の一方、両方、またはどちらでないことによって、利益のための本発明の教示を使用し得る。
本明細書中の議論の全体に渡って、MOSFETデバイス製造に関する金属について参照することを提供する実施例がある。本発明は、本発明の教示に影響を与える際に使用され得るどんな金属の種類に関しても、いかなる制限も認めない。従って、例えばチタン、コバルトなどの一般にトランジスタレベルで使用される金属は、特に予測され、ならびに過剰なより希少な金属または合金も予測される。開示において、特定の任意の金属または合金で本発明の使用を限定するものはない。当業者は、任意の導電性の内部接続する金属が本発明の教示を実現することにおいて一般性を欠如することなく使用され得ることを認識する。
本明細書中の議論の全体に渡って、IC製造に関する「ショットキー」バリアなどの接触について参照することを提供する実施例がある。本発明は、本発明の教示に影響を与える際に使用され得るどんな種類のショットキーの界面に関しても、いかなる制限を認めない。従って、本発明は、任意の形態の導電性金属で作り出されるこれらの種類の接合点を特に予測する。
本明細書中の議論の全体に渡って、IC製造プロセスの酸化物および/または金属を除去するために利用される多様なエッチング技術を参照することを提供する実施例がある。本発明は、典型的なプロセスの流れで図示される結果を成し遂げるために使用されるエッチング技術の形式を限定しない。これらのエッチング技術は周知である。
埋め込まれたチャネルの製造に関するある可能なプロセスフローにおいて、短チャネル(100nm未満)の金属ソース/ドレインのMOSデバイス400は、図4〜9に図示される。この例示のプロセスフローは、本発明の広範な技術をまさに例示するものであり、本発明の基本的な考え方を教示することは、当業者にとても有益であると分かる。この例示のプロセスフローは、次のように記述され得る。
1.図4を参照して、互いにトランジスタを電気的に絶縁する手段を有するシリコン基板(402)で始まって、薄いスクリーン酸化物(401)は、注入マスクとして役立つように成長される(約200Å)。次に、適切なチャネルドーパント種(403)(例えば、それぞれ、P型デバイスに対してヒ素およびN型デバイスに対してインジウム)は、シリコン(約1000Å程度)中に予定される深さにスクリーン酸化物を介してイオン注入される。
2.図5を参照すると、次に、スクリーン酸化物はフッ化水素で除去され、薄いゲート酸化物(501)(約35Å)は成長される。ゲート酸化物成長の後に、インサイチュドープされたシリコン膜が直ちに続く。インサイチュドープされたシリコン膜は、例えば、N型デバイスに対してリンおよびP型デバイスに対してボロンを濃密にドープされる。リソグラフィ技術および酸化物を高確率で選択するシリコンエッチングを使用して、ゲート電極(502)は、図5に図示されるプロセスステップ(500)に示されるようにパターニングされる。
3.次に、薄い酸化物(約100Å)は、シリコンゲート電極の上面の表面および側壁を熱的に成長させる。図6を参照すると、次に、異方性のエッチングは、水平表面上の酸化物層を除去する(従ってシリコン(601)を露出する)ために使用され、一方で、垂直表面上の酸化物層を保護する。このようにして、側壁の酸化物(602)は形成され、デバイスのゲート電極およびチャネル領域の両方のドーパントは、図6に図示されるプロセスステップ(600)で示されるように電気的に活性化される。
4.図7に示されるように、最終ステップは、全て露出された表面上のブランケットフィルム(約400Å)として適切な金属(例えば、P型デバイスに対してプラチナおよびN型デバイスに対してエルビウム)を堆積する工程を含む。次にウェハは、特定の温度、特定の時間(例えば、45分間400℃)でアニールされ、金属がシリコンと直接接触する全ての場所で、化学反応によって、金属は金属シリサイド(701)に変わる。非シリコン表面(702)と直接接触した金属は、図7に示されるプロセスステップ(700)に示されるように影響されずに残される。
5.次にウェットケミカルエッチング(プラチナに対して王水、エルビウムに対してHNO3)は、金属シリサイドには非接触のままで、未反応の金属を除去するために使用される。チャネルが埋め込まれた短チャネルショットキーバリアのMOSデバイスは、現在完成しており、図8に図示されるプロセスステップ(800)に示されるようなゲート、ソース、および、ドレインに電気的に接触するために用意されている。
図9は、2つの最終的な相補的なMOSFET構造(900)によって例示される発明の好適な例示の実施形態を示す。この実施形態は、ソース/ドレイン領域のエルビウムシリサイド(904)で製造されたNチャネルデバイス、および、プラチナシリサイド(905)で製造されたPチャネルデバイスから構成される。
前述の議論から、本発明の具体化されたプロセスおよびシステムは、図10〜11で示されるフローチャートで図示されるように更に一般化され得る。
図10を参照すると、例示の汎用のMOSFETデバイスプロセス製造のフロー(1000)は、トランジスタを電気的に隔離する手段を有する半導体基板で始まる(1000)。この基板上において、チャネルドーパントは、ドーパント濃度が垂直方向に著しく変化するが、横方向に変化しないように導入される(1002)。これが一旦完成すると、ゲート電極は、シリコン基板上に形成される(1003)。最後に、ソースおよび/またはドレイン電極が形成され、その少なくとも1つは、半導体基板へのショットキー接触またはショットキーのような接触を組み込んでいる(1004)。
図11を参照すると、例示の詳細なMOSFETデバイスプロセス製造のフロー1100は、トランジスタを電気的に隔離する手段を有する半導体基板で始まる(1101)。この基板上において、チャネルドーパントは、そのドーパント濃度が垂直方向に著しく変化するが、横方向に変化しないように導入される(1102)。これが一旦完成すると、ゲート電極絶縁体は、シリコン基板上に薄いゲート絶縁層を成長させ、導電性膜(1103)を堆積させることによって形成される(1103)。
本質的に、本発明は、ソースとドレインとの間の基板が横方向に均一にドープされ、垂直方向に不均一にドープされる基本構造、および、ソース電極および/またはドレイン電極が基板でショットキー接触またはショットキーのような接触を形成する点を留意することによって要約され得る。
短チャネル長、側方に均一にドープされたチャネル、金属のソースおよびドレインのMOSデバイス構造、および、製造に関する方法が開示された。本発明は、製造の低コスト、優れたデバイス特性、および、デバイスパラメータの厳密な制御を含み、従来技術に対して多くの利点を提供する。これらの利点は、金属のソース/ドレイン領域との組み合わせにおいて、側方に均一であること、および、垂直に不均一であることの両方であるチャネルドーピング特性の導入を経て最初に成し遂げられ、従って、ハロー/ポケット注入および浅いソース/ドレイン拡張部分の必要性を除去する。寄生双極利得は、同様に無条件に除去される。
Claims (1)
- 電流の流れを制御するための短チャネルデバイスを製造する方法であって、
該方法は、
ドーパント濃度が垂直方向に著しく変化し、かつ、横方向にほぼ一定であるように、半導体基板内にチャネルドーパントを導入することと、
該半導体基板の表面上にゲート電極を設けることと、
チャネル長が100nm以下になるように、該半導体基板上にソース電極およびドレイン電極を設けることであって、該ソース電極および該ドレイン電極のうちの少なくとも一方は、該半導体基板に対してショットキー接触またはショットキーのような接触を形成する、ことと
を包含する、方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/465,357 US6303479B1 (en) | 1999-12-16 | 1999-12-16 | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001545358A Division JP2003517210A (ja) | 1999-12-16 | 2000-12-15 | Mosfetデバイスのシステムおよび方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007049182A true JP2007049182A (ja) | 2007-02-22 |
Family
ID=23847484
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001545358A Pending JP2003517210A (ja) | 1999-12-16 | 2000-12-15 | Mosfetデバイスのシステムおよび方法 |
JP2006274467A Pending JP2007049182A (ja) | 1999-12-16 | 2006-10-05 | Mosfetデバイスのシステムおよび方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001545358A Pending JP2003517210A (ja) | 1999-12-16 | 2000-12-15 | Mosfetデバイスのシステムおよび方法 |
Country Status (10)
Country | Link |
---|---|
US (7) | US6303479B1 (ja) |
EP (1) | EP1238420A4 (ja) |
JP (2) | JP2003517210A (ja) |
KR (1) | KR20020082469A (ja) |
CN (1) | CN1222021C (ja) |
AU (1) | AU2267301A (ja) |
CA (1) | CA2393443A1 (ja) |
IL (3) | IL150250A0 (ja) |
RU (1) | RU2245589C2 (ja) |
WO (1) | WO2001045157A1 (ja) |
Families Citing this family (132)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6303479B1 (en) * | 1999-12-16 | 2001-10-16 | Spinnaker Semiconductor, Inc. | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
US6784035B2 (en) * | 2002-01-23 | 2004-08-31 | Spinnaker Semiconductor, Inc. | Field effect transistor having source and/or drain forming Schottky or Schottky-like contact with strained semiconductor substrate |
US20030235936A1 (en) * | 1999-12-16 | 2003-12-25 | Snyder John P. | Schottky barrier CMOS device and method |
FR2805395B1 (fr) * | 2000-02-23 | 2002-05-10 | Centre Nat Rech Scient | Transistor mos pour circuits a haute densite d'integration |
JP3833903B2 (ja) * | 2000-07-11 | 2006-10-18 | 株式会社東芝 | 半導体装置の製造方法 |
US6534388B1 (en) * | 2000-09-27 | 2003-03-18 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce variation in LDD series resistance |
DE10052208C2 (de) * | 2000-10-20 | 2002-11-28 | Advanced Micro Devices Inc | Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen |
US6555453B1 (en) * | 2001-01-31 | 2003-04-29 | Advanced Micro Devices, Inc. | Fully nickel silicided metal gate with shallow junction formed |
US6466489B1 (en) * | 2001-05-18 | 2002-10-15 | International Business Machines Corporation | Use of source/drain asymmetry MOSFET devices in dynamic and analog circuits |
JP2002353182A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置の洗浄方法および洗浄装置、ならびに半導体装置の製造方法 |
DE10137217A1 (de) * | 2001-07-30 | 2003-02-27 | Infineon Technologies Ag | Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors |
US20060079059A1 (en) * | 2001-08-10 | 2006-04-13 | Snyder John P | Transistor having high dielectric constant gate insulating layer and source and drain forming schottky contact with substrate |
CN100359701C (zh) * | 2001-08-10 | 2008-01-02 | 斯平内克半导体股份有限公司 | 具有改进的驱动电流特性的晶体管及其制作方法 |
US6541320B2 (en) * | 2001-08-10 | 2003-04-01 | International Business Machines Corporation | Method to controllably form notched polysilicon gate structures |
KR100425582B1 (ko) * | 2001-11-22 | 2004-04-06 | 한국전자통신연구원 | 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 |
US6894355B1 (en) * | 2002-01-11 | 2005-05-17 | Advanced Micro Devices, Inc. | Semiconductor device with silicide source/drain and high-K dielectric |
DE10208728B4 (de) * | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
WO2003098693A2 (en) * | 2002-05-16 | 2003-11-27 | Spinnaker Semiconductor, Inc. | Schottky barrier cmos device and method |
US6974737B2 (en) * | 2002-05-16 | 2005-12-13 | Spinnaker Semiconductor, Inc. | Schottky barrier CMOS fabrication method |
EP1530803A2 (en) * | 2002-06-21 | 2005-05-18 | Micron Technology, Inc. | Nrom memory cell, memory array, related devices an methods |
US20040041214A1 (en) * | 2002-08-29 | 2004-03-04 | Prall Kirk D. | One F2 memory cell, memory array, related devices and methods |
US6835619B2 (en) * | 2002-08-08 | 2004-12-28 | Micron Technology, Inc. | Method of forming a memory transistor comprising a Schottky contact |
US7902029B2 (en) * | 2002-08-12 | 2011-03-08 | Acorn Technologies, Inc. | Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor |
US7176483B2 (en) * | 2002-08-12 | 2007-02-13 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
US7208383B1 (en) | 2002-10-30 | 2007-04-24 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor component |
US20040087094A1 (en) * | 2002-10-30 | 2004-05-06 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
US6833307B1 (en) | 2002-10-30 | 2004-12-21 | Advanced Micro Devices, Inc. | Method for manufacturing a semiconductor component having an early halo implant |
EP1435648A1 (en) * | 2002-12-30 | 2004-07-07 | STMicroelectronics S.r.l. | Process of making CMOS and drain extension MOS transistors with silicided gate |
KR100508548B1 (ko) * | 2003-04-16 | 2005-08-17 | 한국전자통신연구원 | 쇼트키 장벽 트랜지스터 및 그 제조방법 |
US6867433B2 (en) * | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
US6744111B1 (en) | 2003-05-15 | 2004-06-01 | Koucheng Wu | Schottky-barrier tunneling transistor |
US6963121B2 (en) * | 2003-05-15 | 2005-11-08 | Koucheng Wu | Schottky-barrier tunneling transistor |
US20060141728A1 (en) * | 2003-06-03 | 2006-06-29 | Koninklijke Philips Electronics N.V. | Formation of junctions and silicides with reduced thermal budget |
US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
US20050012087A1 (en) * | 2003-07-15 | 2005-01-20 | Yi-Ming Sheu | Self-aligned MOSFET having an oxide region below the channel |
US7078742B2 (en) | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
US6936881B2 (en) | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
US6940705B2 (en) * | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
US7101742B2 (en) * | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
US7112495B2 (en) | 2003-08-15 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
US20050035410A1 (en) * | 2003-08-15 | 2005-02-17 | Yee-Chia Yeo | Semiconductor diode with reduced leakage |
US20050035369A1 (en) * | 2003-08-15 | 2005-02-17 | Chun-Chieh Lin | Structure and method of forming integrated circuits utilizing strained channel transistors |
US7071052B2 (en) * | 2003-08-18 | 2006-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistor with reduced leakage |
US20050104152A1 (en) * | 2003-09-19 | 2005-05-19 | Snyder John P. | Schottky barrier integrated circuit |
CN1868045A (zh) * | 2003-10-03 | 2006-11-22 | 斯平内克半导体股份有限公司 | 使用各向同性蚀刻工艺的肖特基势垒mosfet制造方法 |
WO2005038901A1 (en) * | 2003-10-22 | 2005-04-28 | Spinnaker Semiconductor, Inc. | Dynamic schottky barrier mosfet device and method of manufacture |
US7888201B2 (en) | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
US7301804B2 (en) * | 2003-12-16 | 2007-11-27 | Micro Technology, Inc. | NROM memory cell, memory array, related devices and methods |
JP4011024B2 (ja) * | 2004-01-30 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US7504328B2 (en) * | 2004-05-11 | 2009-03-17 | National University Of Singapore | Schottky barrier source/drain n-mosfet using ytterbium silicide |
US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
EP1784869A1 (en) * | 2004-07-15 | 2007-05-16 | Spinnaker Semiconductor, Inc. | Metal source power transistor and method of manufacture |
US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
US7361958B2 (en) | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US20060125041A1 (en) * | 2004-12-14 | 2006-06-15 | Electronics And Telecommunications Research Institute | Transistor using impact ionization and method of manufacturing the same |
KR100670803B1 (ko) * | 2004-12-21 | 2007-01-19 | 한국전자통신연구원 | 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터의양극 전도성을 이용한 소자 |
JP2006196646A (ja) * | 2005-01-13 | 2006-07-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
US7504329B2 (en) * | 2005-05-11 | 2009-03-17 | Interuniversitair Microelektronica Centrum (Imec) | Method of forming a Yb-doped Ni full silicidation low work function gate electrode for n-MOSFET |
EP1722404A3 (en) * | 2005-05-11 | 2007-08-15 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Low work function metal alloy |
US7176537B2 (en) | 2005-05-23 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance CMOS with metal-gate and Schottky source/drain |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
JP2007036148A (ja) * | 2005-07-29 | 2007-02-08 | Toshiba Corp | 半導体装置製造方法 |
US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
US7737532B2 (en) * | 2005-09-06 | 2010-06-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid Schottky source-drain CMOS for high mobility and low barrier |
US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
EP1935019A1 (en) * | 2005-10-12 | 2008-06-25 | Spinnaker Semiconductor, Inc. | A cmos device with zero soft error rate |
KR100653711B1 (ko) * | 2005-11-14 | 2006-12-05 | 삼성전자주식회사 | 쇼트키 배리어 핀 펫 소자 및 그 제조방법 |
US7250666B2 (en) * | 2005-11-15 | 2007-07-31 | International Business Machines Corporation | Schottky barrier diode and method of forming a Schottky barrier diode |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
JP2007158300A (ja) * | 2005-12-07 | 2007-06-21 | Korea Electronics Telecommun | 低いショットキー障壁貫通トランジスタ及びその製造方法 |
KR100699462B1 (ko) * | 2005-12-07 | 2007-03-28 | 한국전자통신연구원 | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 |
US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
FR2897202B1 (fr) * | 2006-02-08 | 2008-09-12 | St Microelectronics Crolles 2 | Transistor mos a barriere de schottky sur film semi-conducteur entierement appauvri et procede de fabrication d'un tel transistor. |
JP2007281038A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | 半導体装置 |
US7566951B2 (en) * | 2006-04-21 | 2009-07-28 | Memc Electronic Materials, Inc. | Silicon structures with improved resistance to radiation events |
US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
US20080093631A1 (en) * | 2006-10-05 | 2008-04-24 | Chi Dong Z | Contact structure for semiconductor devices |
KR100770012B1 (ko) * | 2006-11-29 | 2007-10-25 | 한국전자통신연구원 | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 |
US8558278B2 (en) | 2007-01-16 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained transistor with optimized drive current and method of forming |
US20080191285A1 (en) * | 2007-02-09 | 2008-08-14 | Chih-Hsin Ko | CMOS devices with schottky source and drain regions |
US7858505B2 (en) * | 2007-05-04 | 2010-12-28 | Freescale Semiconductor, Inc. | Method of forming a transistor having multiple types of Schottky junctions |
KR100945508B1 (ko) * | 2007-11-16 | 2010-03-09 | 주식회사 하이닉스반도체 | 제로 캐패시터 램 및 그의 제조방법 |
US7943961B2 (en) | 2008-03-13 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain bars in stressed layers of MOS devices |
FR2930073B1 (fr) * | 2008-04-11 | 2010-09-03 | Centre Nat Rech Scient | Procede de fabrication de transistors mosfet complementaires de type p et n, et dispositif electronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif. |
US7863143B2 (en) * | 2008-05-01 | 2011-01-04 | International Business Machines Corporation | High performance schottky-barrier-source asymmetric MOSFETs |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US7808051B2 (en) | 2008-09-29 | 2010-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell without OD space effect in Y-direction |
US7936040B2 (en) * | 2008-10-26 | 2011-05-03 | Koucheng Wu | Schottky barrier quantum well resonant tunneling transistor |
JP4911158B2 (ja) * | 2008-10-30 | 2012-04-04 | ソニー株式会社 | 半導体装置および固体撮像装置 |
US20120104502A1 (en) * | 2009-03-31 | 2012-05-03 | Jx Nippon Mining & Metals Corporation | Method of producing semiconductor device, and semiconductor device |
US9054194B2 (en) * | 2009-04-29 | 2015-06-09 | Taiwan Semiconductor Manufactruing Company, Ltd. | Non-planar transistors and methods of fabrication thereof |
US8178939B2 (en) * | 2009-06-21 | 2012-05-15 | Sematech, Inc. | Interfacial barrier for work function modification of high performance CMOS devices |
KR101876470B1 (ko) | 2009-11-06 | 2018-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8436422B2 (en) | 2010-03-08 | 2013-05-07 | Sematech, Inc. | Tunneling field-effect transistor with direct tunneling for enhanced tunneling current |
CN101866953B (zh) * | 2010-05-26 | 2012-08-22 | 清华大学 | 低肖特基势垒半导体结构及其形成方法 |
US8513765B2 (en) | 2010-07-19 | 2013-08-20 | International Business Machines Corporation | Formation method and structure for a well-controlled metallic source/drain semiconductor device |
JP5856827B2 (ja) * | 2010-12-09 | 2016-02-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8610233B2 (en) | 2011-03-16 | 2013-12-17 | International Business Machines Corporation | Hybrid MOSFET structure having drain side schottky junction |
US9001564B2 (en) | 2011-06-29 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method for driving the same |
US8797512B2 (en) * | 2011-09-15 | 2014-08-05 | Advanced Scientific Concepts, Inc. | Automatic range corrected flash ladar camera |
US8803242B2 (en) * | 2011-09-19 | 2014-08-12 | Eta Semiconductor Inc. | High mobility enhancement mode FET |
CN102446770A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种提高浮体动态随机存储单元写入速度的方法及结构 |
CN102723367B (zh) * | 2012-06-29 | 2015-02-11 | 昆山工研院新型平板显示技术中心有限公司 | 一种氧化物半导体薄膜晶体管 |
US9576949B2 (en) * | 2012-09-05 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode formed of PMOSFET and schottky diodes |
DE102012215846A1 (de) * | 2012-09-06 | 2014-03-06 | Continental Automotive Gmbh | Batterieanordnung zum Betrieb elektrischer Verbraucher in einem Fahrzeug zur Gefahrgutbeförderung |
US8796098B1 (en) * | 2013-02-26 | 2014-08-05 | Cypress Semiconductor Corporation | Embedded SONOS based memory cells |
US9059156B2 (en) * | 2013-09-30 | 2015-06-16 | Intermolecular, Inc. | Method of forming an erbium silicide metal gate stack FinFET device via a physical vapor deposition nanolaminate approach |
KR102236555B1 (ko) | 2014-11-11 | 2021-04-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10510869B2 (en) | 2016-05-06 | 2019-12-17 | Silicet, LLC | Devices and methods for a power transistor having a Schottky or Schottky-like contact |
US9947787B2 (en) | 2016-05-06 | 2018-04-17 | Silicet, LLC | Devices and methods for a power transistor having a schottky or schottky-like contact |
US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
US10483380B2 (en) * | 2017-04-20 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing the same |
RU2752291C2 (ru) * | 2018-01-17 | 2021-07-26 | Интел Корпорейшн | Устройства, основанные на избирательно эпитаксиально выращенных материалах iii-v групп |
US11228174B1 (en) | 2019-05-30 | 2022-01-18 | Silicet, LLC | Source and drain enabled conduction triggers and immunity tolerance for integrated circuits |
US11417762B2 (en) * | 2019-06-26 | 2022-08-16 | Skyworks Solutions, Inc. | Switch with integrated Schottky barrier contact |
US10892362B1 (en) * | 2019-11-06 | 2021-01-12 | Silicet, LLC | Devices for LDMOS and other MOS transistors with hybrid contact |
RU2743225C1 (ru) * | 2020-09-14 | 2021-02-16 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Полевой транзистор с барьером шотки |
CN116508135B (zh) | 2020-12-04 | 2024-06-04 | 安普莱西娅有限责任公司 | 具有自对准体和混合源的ldmos |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5947767A (ja) * | 1982-09-10 | 1984-03-17 | Nippon Telegr & Teleph Corp <Ntt> | Mis形半導体素子 |
JPS6099553U (ja) * | 1984-10-25 | 1985-07-06 | 富士通株式会社 | 半導体装置 |
JPS62500061A (ja) * | 1984-08-24 | 1987-01-08 | アメリカン テレフオン アンド テレグラフ カムパニ− | ショットキ−層電極を持つmosトランジスタ |
JPH10326838A (ja) * | 1997-03-28 | 1998-12-08 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
Family Cites Families (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4053924A (en) | 1975-02-07 | 1977-10-11 | California Linear Circuits, Inc. | Ion-implanted semiconductor abrupt junction |
US4300158A (en) | 1977-07-18 | 1981-11-10 | Hazeltine Corporation | Process control apparatus |
US4300152A (en) * | 1980-04-07 | 1981-11-10 | Bell Telephone Laboratories, Incorporated | Complementary field-effect transistor integrated circuit device |
USRE32613E (en) * | 1980-04-17 | 1988-02-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device |
SE8101994L (sv) | 1981-03-27 | 1982-09-28 | Tove Per Arne | Elektronisk krets med schottky-felttransistor med kontaktelement med olika schottky-barrierhojd |
US4485550A (en) * | 1982-07-23 | 1984-12-04 | At&T Bell Laboratories | Fabrication of schottky-barrier MOS FETs |
US4513309A (en) | 1982-11-03 | 1985-04-23 | Westinghouse Electric Corp. | Prevention of latch-up in CMOS integrated circuits using Schottky diodes |
JPH0810763B2 (ja) * | 1983-12-28 | 1996-01-31 | 株式会社日立製作所 | 半導体装置 |
FR2582445B1 (fr) * | 1985-05-21 | 1988-04-08 | Efcis | Procede de fabrication de transistors mos a electrodes de siliciure metallique |
US5834793A (en) * | 1985-12-27 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor devices |
JPS62229873A (ja) * | 1986-03-29 | 1987-10-08 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
JPH02188967A (ja) * | 1989-01-18 | 1990-07-25 | Nissan Motor Co Ltd | 半導体装置 |
US5040034A (en) * | 1989-01-18 | 1991-08-13 | Nissan Motor Co., Ltd. | Semiconductor device |
US5079182A (en) | 1990-04-02 | 1992-01-07 | National Semiconductor Corporation | Bicmos device having self-aligned well tap and method of fabrication |
JP2606404B2 (ja) * | 1990-04-06 | 1997-05-07 | 日産自動車株式会社 | 半導体装置 |
US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
US5250834A (en) | 1991-09-19 | 1993-10-05 | International Business Machines Corporation | Silicide interconnection with schottky barrier diode isolation |
JP3118063B2 (ja) * | 1992-03-23 | 2000-12-18 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶素子の製造方法 |
US5323053A (en) * | 1992-05-28 | 1994-06-21 | At&T Bell Laboratories | Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates |
US5294814A (en) * | 1992-06-09 | 1994-03-15 | Kobe Steel Usa | Vertical diamond field effect transistor |
JPH0697109A (ja) | 1992-09-16 | 1994-04-08 | Fujitsu Ltd | 半導体装置 |
US5338698A (en) * | 1992-12-18 | 1994-08-16 | International Business Machines Corporation | Method of fabricating an ultra-short channel field effect transistor |
US5444302A (en) | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
US5323528A (en) * | 1993-06-14 | 1994-06-28 | Amistar Corporation | Surface mount placement system |
US5760449A (en) * | 1994-05-31 | 1998-06-02 | Welch; James D. | Regenerative switching CMOS system |
US6268636B1 (en) * | 1994-05-31 | 2001-07-31 | James D. Welch | Operation and biasing for single device equivalent to CMOS |
US5663584A (en) * | 1994-05-31 | 1997-09-02 | Welch; James D. | Schottky barrier MOSFET systems and fabrication thereof |
US5665993A (en) | 1994-09-29 | 1997-09-09 | Texas Instruments Incorporated | Integrated circuit including a FET device and Schottky diode |
JP2938351B2 (ja) | 1994-10-18 | 1999-08-23 | 株式会社フロンテック | 電界効果トランジスタ |
TW304301B (ja) | 1994-12-01 | 1997-05-01 | At & T Corp | |
US5555993A (en) * | 1995-02-24 | 1996-09-17 | Borkowski; James T. | Beverage can and pivotal, screen guard opener system |
FR2749977B1 (fr) * | 1996-06-14 | 1998-10-09 | Commissariat Energie Atomique | Transistor mos a puits quantique et procedes de fabrication de celui-ci |
US5882993A (en) * | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
TW333713B (en) | 1996-08-20 | 1998-06-11 | Toshiba Co Ltd | The semiconductor device and its producing method |
US5883010A (en) * | 1997-08-07 | 1999-03-16 | National Semiconductor Corporation | Method for protecting nonsilicided surfaces from silicide formation using spacer oxide mask |
US5952701A (en) * | 1997-08-18 | 1999-09-14 | National Semiconductor Corporation | Design and fabrication of semiconductor structure having complementary channel-junction insulated-gate field-effect transistors whose gate electrodes have work functions close to mid-gap semiconductor value |
JP4213776B2 (ja) * | 1997-11-28 | 2009-01-21 | 光照 木村 | Mosゲートショットキートンネルトランジスタおよびこれを用いた集積回路 |
US6160282A (en) * | 1998-04-21 | 2000-12-12 | Foveon, Inc. | CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance |
JP3378512B2 (ja) | 1998-10-16 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
JP3408762B2 (ja) * | 1998-12-03 | 2003-05-19 | シャープ株式会社 | Soi構造の半導体装置及びその製造方法 |
US6784035B2 (en) * | 2002-01-23 | 2004-08-31 | Spinnaker Semiconductor, Inc. | Field effect transistor having source and/or drain forming Schottky or Schottky-like contact with strained semiconductor substrate |
US20030032270A1 (en) * | 2001-08-10 | 2003-02-13 | John Snyder | Fabrication method for a device for regulating flow of electric current with high dielectric constant gate insulating layer and source/drain forming schottky contact or schottky-like region with substrate |
US20030235936A1 (en) * | 1999-12-16 | 2003-12-25 | Snyder John P. | Schottky barrier CMOS device and method |
US6303479B1 (en) * | 1999-12-16 | 2001-10-16 | Spinnaker Semiconductor, Inc. | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
JP3675303B2 (ja) * | 2000-05-31 | 2005-07-27 | セイコーエプソン株式会社 | 静電気保護回路が内蔵された半導体装置及びその製造方法 |
KR100439398B1 (ko) * | 2001-05-22 | 2004-07-09 | 주식회사 멀티채널랩스 | 압전트랜스를 이용한 디지탈 콘트롤 전자식 안정기 |
US6509609B1 (en) * | 2001-06-18 | 2003-01-21 | Motorola, Inc. | Grooved channel schottky MOSFET |
CN100359701C (zh) * | 2001-08-10 | 2008-01-02 | 斯平内克半导体股份有限公司 | 具有改进的驱动电流特性的晶体管及其制作方法 |
US6974737B2 (en) * | 2002-05-16 | 2005-12-13 | Spinnaker Semiconductor, Inc. | Schottky barrier CMOS fabrication method |
US6833556B2 (en) * | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
JP4439358B2 (ja) * | 2003-09-05 | 2010-03-24 | 株式会社東芝 | 電界効果トランジスタ及びその製造方法 |
CN1868045A (zh) * | 2003-10-03 | 2006-11-22 | 斯平内克半导体股份有限公司 | 使用各向同性蚀刻工艺的肖特基势垒mosfet制造方法 |
WO2005038901A1 (en) * | 2003-10-22 | 2005-04-28 | Spinnaker Semiconductor, Inc. | Dynamic schottky barrier mosfet device and method of manufacture |
-
1999
- 1999-12-16 US US09/465,357 patent/US6303479B1/en not_active Expired - Lifetime
-
2000
- 2000-12-15 CA CA002393443A patent/CA2393443A1/en not_active Abandoned
- 2000-12-15 KR KR1020027007754A patent/KR20020082469A/ko not_active Application Discontinuation
- 2000-12-15 IL IL15025000A patent/IL150250A0/xx active IP Right Grant
- 2000-12-15 JP JP2001545358A patent/JP2003517210A/ja active Pending
- 2000-12-15 WO PCT/US2000/034082 patent/WO2001045157A1/en active Application Filing
- 2000-12-15 EP EP00986434A patent/EP1238420A4/en not_active Withdrawn
- 2000-12-15 CN CNB008190194A patent/CN1222021C/zh not_active Expired - Fee Related
- 2000-12-15 RU RU2002118823/28A patent/RU2245589C2/ru not_active IP Right Cessation
- 2000-12-15 AU AU22673/01A patent/AU2267301A/en not_active Abandoned
-
2001
- 2001-02-06 US US09/777,536 patent/US6495882B2/en not_active Expired - Fee Related
-
2002
- 2002-06-16 IL IL150250A patent/IL150250A/en not_active IP Right Cessation
- 2002-09-06 US US10/236,685 patent/US6744103B2/en not_active Expired - Lifetime
-
2003
- 2003-02-07 US US10/360,194 patent/US7052945B2/en not_active Expired - Lifetime
-
2004
- 2004-10-21 US US10/970,210 patent/US20050051815A1/en not_active Abandoned
-
2006
- 2006-06-04 IL IL176106A patent/IL176106A/en not_active IP Right Cessation
- 2006-10-05 JP JP2006274467A patent/JP2007049182A/ja active Pending
-
2009
- 2009-10-16 US US12/581,097 patent/US20100032771A1/en not_active Abandoned
-
2011
- 2011-03-30 US US13/076,374 patent/US20110175160A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5947767A (ja) * | 1982-09-10 | 1984-03-17 | Nippon Telegr & Teleph Corp <Ntt> | Mis形半導体素子 |
JPS62500061A (ja) * | 1984-08-24 | 1987-01-08 | アメリカン テレフオン アンド テレグラフ カムパニ− | ショットキ−層電極を持つmosトランジスタ |
JPS6099553U (ja) * | 1984-10-25 | 1985-07-06 | 富士通株式会社 | 半導体装置 |
JPH10326838A (ja) * | 1997-03-28 | 1998-12-08 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
AU2267301A (en) | 2001-06-25 |
CN1222021C (zh) | 2005-10-05 |
US20100032771A1 (en) | 2010-02-11 |
US6303479B1 (en) | 2001-10-16 |
EP1238420A1 (en) | 2002-09-11 |
US6495882B2 (en) | 2002-12-17 |
EP1238420A4 (en) | 2004-08-18 |
RU2002118823A (ru) | 2004-03-10 |
US6744103B2 (en) | 2004-06-01 |
IL176106A0 (en) | 2006-10-05 |
CN1434979A (zh) | 2003-08-06 |
US20110175160A1 (en) | 2011-07-21 |
RU2245589C2 (ru) | 2005-01-27 |
IL150250A (en) | 2006-09-05 |
US20050051815A1 (en) | 2005-03-10 |
US7052945B2 (en) | 2006-05-30 |
CA2393443A1 (en) | 2001-06-21 |
IL150250A0 (en) | 2002-12-01 |
IL176106A (en) | 2009-11-18 |
US20030139002A1 (en) | 2003-07-24 |
US20030008444A1 (en) | 2003-01-09 |
KR20020082469A (ko) | 2002-10-31 |
US20010024847A1 (en) | 2001-09-27 |
WO2001045157A1 (en) | 2001-06-21 |
JP2003517210A (ja) | 2003-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007049182A (ja) | Mosfetデバイスのシステムおよび方法 | |
US6630710B1 (en) | Elevated channel MOSFET | |
US7453107B1 (en) | Method for applying a stress layer to a semiconductor device and device formed therefrom | |
US20080272409A1 (en) | JFET Having a Step Channel Doping Profile and Method of Fabrication | |
US20060273391A1 (en) | CMOS devices for low power integrated circuits | |
JP2009518870A (ja) | 低電力接合型電界効果トランジスタの製造方法及び作動方法 | |
JP2005516389A (ja) | 歪み半導体基板を用いてショットキまたはショットキのような接触を形成するソースおよび/またはドレインを有する電界効果トランジスタ | |
US20160260816A1 (en) | Reduced Variation MOSFET Using a Drain-Extension-Last Process | |
US6365475B1 (en) | Method of forming a MOS transistor | |
US20100120215A1 (en) | Nitrogen Based Implants for Defect Reduction in Strained Silicon | |
US7221019B2 (en) | Short-channel Schottky-barrier MOSFET device and manufacturing method | |
WO2004086491A1 (en) | Cmos integration for multi-thickness silicide devices | |
JP2003529932A (ja) | 最適化ソース/ドレイン構造を有するトランジスタおよびその製造方法 | |
US9754839B2 (en) | MOS transistor structure and method | |
US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
JP2006514424A (ja) | ショットキ・バリアcmosデバイスおよび方法 | |
KR100499755B1 (ko) | Mdd 와 선택적 cvd 실리사이드를 갖는 디프서브미크론 cmos 소스/드레인 제조방법 | |
US6060767A (en) | Semiconductor device having fluorine bearing sidewall spacers and method of manufacture thereof | |
KR20050010004A (ko) | 쇼트키 배리어 cmos 디바이스 및 방법 | |
CN102738166B (zh) | 一种混合晶面三应变BiCMOS集成器件及制备方法 | |
JP2001257343A (ja) | 半導体集積回路装置 | |
JP2001057424A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100128 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100420 |