JP2007043667A - ヒステリシス特性を有する電圧比較回路 - Google Patents
ヒステリシス特性を有する電圧比較回路 Download PDFInfo
- Publication number
- JP2007043667A JP2007043667A JP2006159583A JP2006159583A JP2007043667A JP 2007043667 A JP2007043667 A JP 2007043667A JP 2006159583 A JP2006159583 A JP 2006159583A JP 2006159583 A JP2006159583 A JP 2006159583A JP 2007043667 A JP2007043667 A JP 2007043667A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- transistors
- comparison circuit
- hysteresis characteristics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
【解決手段】基準電圧Vrefと入力電圧Vinとを互いに比較してハイレベルまたはローレベルの信号を出力する比較部400と、前記比較部400からローレベルの出力信号が発生するとき、前記基準電圧Vrefを変更する基準電圧変更部411を含んでヒステリシス特性を有する電圧比較回路を構成する。
【選択図】 図4
Description
したがって、前記第6トランジスタ402bのエミッタには、前記電圧比較回路の電源電圧VDDが印加されるようになり、前記第6トランジスタ402bがオンになり、前記電圧比較回路の出力端子にはローレベルの信号が出力される。
401 スイッチング部
401a 第1トランジスタ
401b 第2トランジスタ
401c 第3トランジスタ
401d 第4トランジスタ
402 信号出力部
402a 第5トランジスタ
402b 第6トランジスタ
405 電圧降下手段
405a 第7トランジスタ
405b 第8トランジスタ
408 バイアス電流部
409 第2抵抗
410 第3抵抗
411 基準電圧変更部
412 第9トランジスタ
413 第1抵抗
414 第10トランジスタ
E 入力ノイズ
Vref 基準電圧
Vref' 変更された基準電圧
Claims (14)
- 基準電圧と入力電圧とを互いに比較してハイレベルまたはローレベルの信号を出力する比較部と、
前記比較部からローレベルの出力信号が発生するとき、前記基準電圧を変更する基準電圧変更部
を含むヒステリシス特性を有する電圧比較回路。 - 前記比較部は、
前記入力電圧及び基準電圧で駆動されるスイッチング部と、
前記スイッチング部及び接地端子に連結されて電圧降下を発生する電圧降下手段と、
前記電圧降下手段に連結され、出力端子を通してハイレベルまたはローレベルの信号を出力する信号出力部と、
前記スイッチング部及び信号出力部に連結され、一定の電流量を維持するためのバイアス電流部
を含むことを特徴とする請求項1に記載のヒステリシス特性を有する電圧比較回路。 - 前記スイッチング部は、
前記入力電圧で駆動される第1及び第2トランジスタと、
前記基準電圧で駆動される第3及び第4トランジスタ
を含むことを特徴とする請求項2に記載のヒステリシス特性を有する電圧比較回路。 - 前記信号出力部は、
前記第2トランジスタ及び接地端子に連結され、前記電圧降下手段によって発生した電圧で駆動される第5トランジスタと、
前記第5トランジスタ及び接地端子に連結され、電源電圧によって駆動される第6トランジスタ
を含むことを特徴とする請求項3に記載のヒステリシス特性を有する電圧比較回路。 - 前記第1乃至第4トランジスタは、PNPトランジスタであり、前記第5及び第6トランジスタは、NPNトランジスタであることを特徴とする請求項4に記載のヒステリシス特性を有する電圧比較回路。
- 前記電圧降下手段は、電流ミラー関係にある第7及び第8トランジスタによって構成されることを特徴とする請求項2〜5のいずれか一項に記載のヒステリシス特性を有する電圧比較回路。
- 前記第7及び第8トランジスタは、NPNトランジスタによって構成されることを特徴とする請求項6に記載のヒステリシス特性を有する電圧比較回路。
- 前記基準電圧変更部は、
前記第3トランジスタ及び前記第4トランジスタに連結される第9トランジスタと、
前記第9トランジスタと直列に連結される第1抵抗と、
前記第1抵抗及び接地端子に連結され、前記第5及び第6トランジスタの共通端子に連結される第10トランジスタ
を含むことを特徴とする請求項4または5に記載のヒステリシス特性を有する電圧比較回路。 - 前記比較部は、
前記入力電圧が基準電圧より小さい場合、前記第2及び第5トランジスタがオンになり、前記第3及び第6トランジスタがオフになることで、出力端子を通してハイレバルの信号を出力することを特徴とする請求項8に記載のヒステリシス特性を有する電圧比較回路。 - 前記基準電圧変更部の前記第10トランジスタは、オフになることを特徴とする請求項9に記載のヒステリシス特性を有する電圧比較回路。
- 前記比較部は、
前記入力電圧が基準電圧より大きい場合、前記比較部の前記第3及び第6トランジスタがオンになり、前記第2及び第5トランジスタがオフになることで、出力端子を通してローレベルの信号を出力することを特徴とする請求項8に記載のヒステリシス特性を有する電圧比較回路。 - 前記基準電圧変更部の前記第9及び第10トランジスタは、オンになることを特徴とする請求項11に記載のヒステリシス特性を有する電圧比較回路。
- 前記第1抵抗は、抵抗値を変化できる可変抵抗であることを特徴とする請求項10または12に記載のヒステリシス特性を有する電圧比較回路。
- 前記第6トランジスタを保護するために、前記第5トランジスタのコレクターと前記第10トランジスタのベースとの間に第2抵抗を連結し、前記第5トランジスタのコレクターと前記第6トランジスタのベースとの間に第3抵抗を連結することを特徴とする請求項10または12に記載のヒステリシス特性を有する電圧比較回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050070553 | 2005-08-02 | ||
KR1020060028621A KR100735495B1 (ko) | 2005-08-02 | 2006-03-29 | 히스테리시스 특성을 갖는 전압비교회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043667A true JP2007043667A (ja) | 2007-02-15 |
JP4181587B2 JP4181587B2 (ja) | 2008-11-19 |
Family
ID=37717098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006159583A Expired - Fee Related JP4181587B2 (ja) | 2005-08-02 | 2006-06-08 | ヒステリシス特性を有する電圧比較回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7417471B2 (ja) |
JP (1) | JP4181587B2 (ja) |
TW (1) | TWI325691B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008005024A1 (en) * | 2006-07-07 | 2008-01-10 | Semiconductor Components Industries, L.L.C. | Constant current charge pump controller |
JP4475309B2 (ja) * | 2007-09-19 | 2010-06-09 | ヤマハ株式会社 | コンパレータ |
JP5197691B2 (ja) * | 2010-08-26 | 2013-05-15 | 株式会社東芝 | ヒステリシスコンパレータ |
US10447269B1 (en) * | 2019-05-08 | 2019-10-15 | Nxp B.V. | Level shifter |
US10742215B1 (en) | 2019-05-20 | 2020-08-11 | Nxp B.V. | Circuit to support multiple voltage level input/output |
US11444611B2 (en) * | 2020-10-06 | 2022-09-13 | Mediatek Inc. | Chip having a receiver including a hysteresis circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3183187B2 (ja) | 1996-09-03 | 2001-07-03 | トヨタ自動車株式会社 | ヒステリシスコンパレータ |
US6133772A (en) * | 1998-12-14 | 2000-10-17 | Ati International Srl | Differential input receiver and method for reducing noise |
US6600639B1 (en) * | 2001-06-14 | 2003-07-29 | National Semiconductor Corporation | Precision low voltage supply system and method with undervoltage lockout capabilities |
KR100873287B1 (ko) | 2002-02-26 | 2008-12-11 | 매그나칩 반도체 유한회사 | 히스테리시스 특성을 가지는 비교기 |
DE10233220B3 (de) * | 2002-07-22 | 2004-05-19 | Texas Instruments Deutschland Gmbh | Komparator mit Hysterese |
JP4029757B2 (ja) | 2003-03-31 | 2008-01-09 | 松下電器産業株式会社 | ヒステリシス付コンパレータ |
JP4211616B2 (ja) * | 2004-01-27 | 2009-01-21 | 株式会社デンソー | ヒステリシスコンパレータ回路 |
JP4075823B2 (ja) * | 2004-02-25 | 2008-04-16 | 株式会社デンソー | コンパレータ回路装置 |
-
2006
- 2006-06-08 JP JP2006159583A patent/JP4181587B2/ja not_active Expired - Fee Related
- 2006-06-29 TW TW095123548A patent/TWI325691B/zh not_active IP Right Cessation
- 2006-06-30 US US11/428,340 patent/US7417471B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI325691B (en) | 2010-06-01 |
US20070030036A1 (en) | 2007-02-08 |
US7417471B2 (en) | 2008-08-26 |
TW200707909A (en) | 2007-02-16 |
JP4181587B2 (ja) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4181587B2 (ja) | ヒステリシス特性を有する電圧比較回路 | |
US20080284501A1 (en) | Reference bias circuit for compensating for process variation | |
KR101372795B1 (ko) | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
JP4920305B2 (ja) | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 | |
JP2007019948A (ja) | ミューティング回路を設けた半導体集積回路 | |
CN113424447A (zh) | 温度变化时开关电平精度提高的上电复位电路的阈值检测器 | |
KR101551705B1 (ko) | 기준 전압 발생 회로 | |
KR100735495B1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
JP2009093446A (ja) | 電圧制御回路 | |
JP3179444B2 (ja) | 電源監視回路 | |
JP3907640B2 (ja) | 過電流防止回路 | |
US20060145671A1 (en) | Circuit for preventing latch-up in DC-DC converter | |
JP2012088230A (ja) | 電圧検出回路 | |
JP2008282313A (ja) | 電源回路 | |
JP2007034363A (ja) | 定電圧電源 | |
JP2002057287A (ja) | 半導体装置 | |
JPH1079652A (ja) | ヒステリシスコンパレータ | |
US20030218496A1 (en) | Very small current generating ciruit | |
JPH0535351A (ja) | 定電流回路 | |
JP3664038B2 (ja) | リセット回路 | |
JP2009230588A (ja) | 過電流検知回路および電子機器 | |
US8300374B2 (en) | Method for limiting current and circuit therefor | |
JP4990750B2 (ja) | モジュール回路 | |
JP2002135966A (ja) | 出力過電圧保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080408 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080829 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |