KR100873287B1 - 히스테리시스 특성을 가지는 비교기 - Google Patents

히스테리시스 특성을 가지는 비교기 Download PDF

Info

Publication number
KR100873287B1
KR100873287B1 KR1020020010198A KR20020010198A KR100873287B1 KR 100873287 B1 KR100873287 B1 KR 100873287B1 KR 1020020010198 A KR1020020010198 A KR 1020020010198A KR 20020010198 A KR20020010198 A KR 20020010198A KR 100873287 B1 KR100873287 B1 KR 100873287B1
Authority
KR
South Korea
Prior art keywords
signal
reference voltage
output
comparator
differential amplifier
Prior art date
Application number
KR1020020010198A
Other languages
English (en)
Other versions
KR20030070694A (ko
Inventor
김태형
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020010198A priority Critical patent/KR100873287B1/ko
Publication of KR20030070694A publication Critical patent/KR20030070694A/ko
Application granted granted Critical
Publication of KR100873287B1 publication Critical patent/KR100873287B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 안정적인 히스테리시스 특성을 가지는 비교기를 제공하기 위한 것으로 이를 위한 본 발명은 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부; 및 상기 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 상기 비교부의 출력신호에 따라 가변되는 기준전압을 출력하는 기준전압발생부를 구비하는 히스테리시스 특성을 가지는 비교기가 제공된다.
Figure R1020020010198
반도체, 히스테리시스, 비교기, 전압

Description

히스테리시스 특성을 가지는 비교기{Comparator with Hysteresis Characteristics}
도1은 본 발명의 바람직한 실시예에 따른 히스테리시스 특성을 가지는 비교기를 나타내는 회로도.
도2는 도1의 비교기의 파형도.
* 도면의 주요 부분에 대한 부호 설명
100 : 기준전압 발생부
200 : 전류미러 차동증폭기
300 : 크로스 커플 차동증폭기
본 발명은 비교기에 관한 것으로서, 특히 히스테리시스 특성을 갖는 비교기에 관한 것이다.
비교기는 입력 전압과 기준 전압을 비교하고 그 차를 증폭하여 '하이' 또는 '로우'을 출력한다. 종래의 비교기는 출력에 노이즈 보상 기능이 없어서 별도의 아날로그 또는 디지털 보상회로를 추가하여 사용하였다.
노이즈 문제를 해결하기 위한 회로로 히스테리시스 특성을 가지는 슈미터 트리거(Schmitt Trigger) 회로를 비교기에 추가하였으나, 슈미터 트리거회로는 그 특성상 양의 문턱전압(Positive Threshold Voltage, Vth+) 및 음의 문턱전압(Negative Threshold Voltage, Vth-)을 결정하는데 있어서, 공정의 변화에 민감하다는 단점을 가지고 있다.
따라서 요즘은 비교기 자체에 히스테리시스 특정을 가지도록 설계하고 있다.
히스테리시스특성을 가지는 비교기는 입력되는 두신호의 차가 '0' 포인트에서 출력이 '하이'를 유지한 상태에서 입력 전압이 감소하면 출력에 아무런 변화도 일어나지 않는다. 계속해서 감소하여 입력 전압이 하위 기준 전압에 도달하면 출력은 '하이'에서 '로우'로 떨어지게 된다. 그 상태에서 입력 전압이 증가되면 '로우'를 그대로 유지하게 되지만 상위 기준 전압에 도달하게 되면 '로우'에서 '하이'로 천이하게 된다. 히스테리시스 특성이란 상기의 출력전압이 변하는 포인트가 두군데, 즉 상위 기준 전압과 하위 기준 전압을 가지는 것을 말한다.
노이즈에 강한 비교기를 구현하기 위해서 히스테리시스 특성을 가지도록 구현하기 때문에, 히스테리시스 특성이 공정에 따라 달라지게 되면 비교기 자체에서 오류가 발생하고 이는 반도체 전체 동작의 신뢰성에 문제를 가져오게 된다.
본 발명은 안정적인 히스테리시스 특성을 가지는 비교기를 제공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위해서 본 발명은 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부; 및 상기 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 상기 비교부의 출력신호에 따라 가변되는 기준전압을 출력하는 기준전압발생부를 구비하는 히스테리시스 특성을 가지는 비교기가 제공된다.
본 발명은 노이즈 제거회로등을 추가로 구비하지 않고 기준전압부에 히스테리 시스 특성을 추가함으로써 공정에 둔감하면서도 노이즈 문제를 해결한 히스테리시스 특성을 가지는 비교기에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 바람직한 실시에에 따른 히스테리시스 특성을 가지는 비교기를 나타내는 회로도이다.
도1을 참조하여 살펴보면, 본 발명의 실시예에 따른 히스테리시스 특성을 가지는 비교기는 기준전압(Vref)과 입력신호(Vin)를 비교하여 신호를 출력하는 비교 부(200)와, 비교부(200)의 출력신호(OUT)가 양의 문턱전압(Vt+)과 음의 문턱전압(Vt-)을 가지도록 비교부(200)의 출력신호(OUT)에 따라 가변되는 기준전압(Vref)을 출력하는 기준전압발생부(200)으로 구성된다.
기준전압발생부(100)는 일정한 전류량을 유지하기 위한 바이어스부(110)와, 바이어스부(110)의 일정한 전류량에 의해 제어되며, 전압분배에 의한 기준전압(Vref)을 비교부(200)의 출력신호(OUT)에 따라 가변시켜 출력하는 기준전압출력부(120)로 구성된다.
바이어스부(110)는 전원전압(VDD)과 직렬 연결되며 다이오드 접속된 피모스 트랜지스터(MP1, MP4)와, 전원전압(VDD)과 연결되며 피모스 트랜지스터(MP1)와 병렬로 연결되어 전류미러를 구성하는 피모스 트랜지스터(MP2)와, 피모스 트랜지스터(MP2)와 연결되며 피모스 트랜지스터(MP4)와 전류미러를 구성하는 피모스 트랜지스터(MP5)와, 다이오드 접속된 피모스 트랜지스터(MP4)와 노드(N1)을 연결하며 게이트가 피모스 트랜지스터(MP5)에 연결된 앤모스 트랜지스터(MN1)와, 피모스 트랜지스터(MP5)와 접지전원(VSS)을 연결하며 게이트가 노드(N1)와 연결된 앤모스 트랜지스터(MN2)와, 노드(N1)와 접지전원(VSS)을 연결하는 저항(R1)으로 구성된다.
기준전압출력부(120)는 전원전압(VDD)에 연결되며 피모스 트랜지스터(MP1)와 병렬로 연결되어 전류미러를 구성하는 피모스 트랜지스터(MP3)와, 피모스 트랜지스터(MP3)와 연결되며 피모스 트랜지스터(MP4)와 전류미러를 구성하는 피모스 트랜지스터(MP6)과, 피모스 트랜지스터(MP6)와 연결된 저항(R2)과, 저항(R2)과 접지전원(VSS)을 연결하며 게이트가 노드(N1)에 연결된 앤모스 트랜지스터(MN3)와, 피모스트랜지스터(MP3)과 저항(R2)와 연결하며 게이트로 비교기의 출력신호(OUT)를 입력받는 피모스 트랜지스터(MP7)와, 저항(R2)과 접지전원(VSS)를 연결하며 게이트로 비교기의 출력신호(OUT)를 입력받는 앤모스 트랜지스터(MN4)로 구성된다.
비교부(200)는 입력신호(Vin)가 기준전압(Vref)보다 큰 값일 때에 제1 신호(A)를, 적은 값일 때에 제2 신호(B)를 출력하는 전류미러형 차동증폭기(210)와, 제1 신호(A) 및 제2 신호(B)를 입력받아 증폭하여 출력부(230)로 출력하는 크로스커플형 차동증폭기(220)와, 크로스커플형 차동증폭기(220)의 출력에 따라 전원전압 또는 접지단을 출력단과 연결하는 출력부(230)로 구성된다.
전류미러형 차동증폭기(210)는 기준전압(Vref)보다 입력신호(Vin)가 클 때에 인에이블되어 제1 신호(A)를 출력하는 제1 전류미러형 차동증폭기(211)와, 입력신호(Vin)보다 기준전압(Vref)이 클 때에 인에이블되어 제2 신호(B)를 출력하는 제2 전류미러형 차동증폭기(212)와, 제1 및 제2 전류미러형 차동증폭기(211,212)에 옵셋전류를 흘려주는 전류원(213)으로 구성된다.
제1 전류미러형 차동증폭기(211)은 전원전압(VDD)에 연결되며 다이오드 접속된 피모스트랜지스트(MP9)와, 피모스트랜지스트(MP9)와 전류미러를 형성하는 피모스트랜지스터(MP8)와, 입력전압(Vin)과 기준전압(Vref)를 각각 게이트로 입력받으며 피모스트랜지스터(MP8,MP9)와 각각 연결된 앤모스트랜지스터(MN5,MN6)로 구성된다.
제2 전류미러형 차동증폭기(212)은 전원전압(VDD)에 연결되며 다이오드 접속 된 피모스트랜지스트(MP10)와, 피모스트랜지스트(MP10)와 전류미러를 형성하는 피모스트랜지스터(MP11)와, 기준전압(Vref)과 입력전압(Vin)를 각각 게이트로 입력받으며 피모스트랜지스터(MP10,MP11)와 각각 연결된 앤모스트랜지스터(MN7,MN8)로 구성된다.
전류원(230)은 게이트로 바이어스 전압(Vbias)를 입력받으며 접지전원(VSS)과 앤모스트랜지스터(MN5,MN6,MN7,MN8)를 연결하는 앤모스트랜지스터(MN9)로 구성된다.
크로스커플형 차동증폭기(220)는 전원전압(VDD)과 연결되며 게이트가 크로스 커플된 피모스트랜지스터(MP12,MP13)와, 제1 및 제2 전류미러형 차동증폭기(211,212)에서 출력되는 제1,2 신호(A,B)를 게이트로 각각 입력받으며 피모스 트랜지스터(MP12,MP13)와 각각 연결된 앤모스트랜지스터(MN10,MN11)와, 앤모스트랜지스터(MN10,MN11)와 접지전원(VSS)을 연결하며 게이트로 바이어스 전압(Vbias)를 입력받는 앤모스트랜지스터(MN12)로 구성된다.
출력부(230)는 전원전압(VDD)과 출력단(OUT)을 연결하며 게이트가 피모스트랜지스터(MP13)의 드레인과 연결된 앤모스트랜지스터(MN13)와,출력단(OUT)와 접지전원(VSS)을 연결하며 게이트가 피모스트랜지스터(MP12)의 드레인과 연결된 앤모스트랜지스터(MN14)로 구성된다.
도2는 도1의 히스테리시스 특성을 가지는 비교기의 동작파형도이다.
이하 도1 내지 도2를 참조하여 전술한 실시예의 동작을 설명한다.
먼저 양의 문턱전압(Vt+)에 대한 설명을 하기 위해 이전 단계에 출력부(230) 의 출력신호(OUT)가 로우(Low) 상태인 것을 가정한다. 출력부(230)의 출력값이 로우이기 때문에 기준전압발생부(100)의 피모스트랜지스터(MP7)은 턴-온 되어 있고, 앤모스트랜지스터(MN4)는 턴-오프되어 있다.
따라서, 바이어스부(110)에 의해 일정한 전류량이 피모스트랜지스터(MP3), 피모스트랜지스터(MP6,MP7), 저항(R2), 앤모스트랜지스터(MN3)로 전류패스를 형성하면서 흐르게 된다. 이 때에 피모스트랜지스터(MP6,MP7)가 모두 턴온되어 있으므로 앤모스트랜지스터(MN3)보다 상태적으로 적은 전압이 피모스트랜지스터(MP6,MP7)에 유기되어 기준전압(Vref)은 양의 문턱전압(Vt+)를 전류미러형 차동증폭기(200)로 출력하게 된다. 이는 저항을 병렬로 추가하면 하나의 저항일 때보다 적은 전압이 유기되는 것과 같은 이치다.
전류미러형 차동증폭기(210)에서 입력되는 입력전압(Vin)이 기준전압(Vref)보다 큰 값을 가지게 되면 제1 전류미러 차동증폭기(211)가 동작하여 제1 신호(A)가 출력되고, 이 신호에 의해 커로스 커플형의 차동증폭기(220)의 앤모스트랜지스터(MN10)가 턴-온되며, 이는 피모스트랜지스터(MP13)을 턴-온시키게 된다. 이는 최종적으로 앤모스트랜지스터(MN13)을 턴온시켜 출력단(OUT)에 하이의 신호가 출력된다. 따라서 이 때에는 입력신호가(Vin)이 양의 문턱전압(Vth+)보다 큰 값일 때에야 비교기의 출력신호(OUT)가 하이로 변하게 된다. 즉 도2의 ①의 파형으로 출력신호(OUT)가 변하게 된다.
계속해서, 음의 문턱전압(Vt-)에 대해서 설명을 하기 위해 이전 단계에 출력부(230)의 출력신호가 하이인 상태를 가정한다.
출력단(230)의 출력신호(OUT)가 하이이기 때문에 기준전압발생부(100)의 피모스트랜지스터(MP7)은 턴-오프 되어 있고, 앤모스트랜지스터(MN4)는 턴-온되어 있다.
따라서 바이어스부(110)에 의해 일정한 전류량이 피모스트랜지스터(MP3), 피모스트랜지스터(MP6), 저항(R2), 앤모스트랜지스터(MN3,MN4)로 전류패스를 형성하면서 흐르게 된다. 이 때에 앤모스트랜지스터(MN3,MN4)가 모두 턴온되어 있으므로 피모스트랜지스터(MP6)보다 상태적으로 적은 전압이 앤모스트랜지스터(MN3,MN4)의 소스 드레인간에 유기되어 기준전압(Vref)은 전술한 양의 문턱전압(Vt+)보다 낮은 전압, 즉 음의 문턱전압(Vt-)이 전류미러형 차동증폭기(210)로 출력하게 되고, 이에 따라 비교기의 출력신호(OUT)는 입력신호(Vin)가 음의 문턱전압(Vt-)이하가 될 때에야 로우로 변하게 된다. 즉 도2의 ②의 파형으로 출력이 변하게 된다.
이 때에는 전류미러형 차동증폭기(200)에서 기준전압이 입력전압(Vin)보다 큰 값을 가지게 되면 제2 전류미러 차동증폭기(220)에서 신호가 출력되고, 이 신호에 의해 출력단의 앤모스트랜지스터(MN11)가 턴-온되어 피모스트랜지스터(MP12)를 턴-온시키게 되고 이는 앤모스트랜지스터(MN14)을 턴온시켜 출력단(OUT)에 로우의 신호가 출력된다.
따라서 기준전압(Vref)인 음의 문턱전압(Vt-)과 양의 문턱전압(Vt+)은 피모스트랜지스터(MP6,MP7)와 앤모스트랜지스터(MN3,MN4)의 게이트 W/L(Width/ Length)에 따라 정해지게 된다.
결국, 출력신호(OUT)의 상태에 따라 피모스트랜지스터(MP7)와 앤모스트랜지 스터(MN4)의 턴-온 또는 턴-오프가 결정되고, 이로 인하여 기준전압(Vref)이 달라져서 비교부(200)로 입력되기 때문에 히스테리시스 특성을 가지게 되고, 이에 따라 공정의 변화등에 둔감한 히스테리시스 특성을 가지는 비교기를 구현할 수 있는 것이다.
전술한 히스테리시스 특성을 가지는 비교기는 입력 노이즈에 민감한 회로에 적용하게 되면 집적회로의 신뢰성향상을 기대할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 면적 및 전류량을 증가시키기 않고도 히스테리스 특성이 일정하여 노이즈 특성이 강화된 비교기를 구성할 수 있어, 반도체 집적회로의 신뢰도 향상을 기대할 수 있다.

Claims (6)

  1. 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부; 및
    상기 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 상기 비교부의 출력신호에 따라 가변되는 기준전압을 출력하는 기준전압발생부를 구비하고,
    상기 기준전압발생부는,
    일정한 전류량을 유지하기 위한 바이어스부; 및
    상기 바이어스부의 일정한 전류량에 의해 제어되며, 전압분배에 의한 상기 기준전압을 상기 비교부의 출력신호에 따라 가변시켜 출력하는 기준전압출력부
    를 구비하는 히스테리시스 특성을 가지는 비교기.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 기준전압출력부는,
    상기 바이어스부의 제어를 게이트로 입력받는 제1 피모스 트랜지스터;
    게이트로 상기 비교부의 출력신호를 입력받고, 상기 제1 피모스 트랜지스터와 병렬로 연결된 제2 피모스 트랜지스터;
    상기 바이어스부의 제어를 게이트로 입력받으며, 상기 제1 및 제2 피모스트랜지스터와 직렬로 연결된 제1 앤모스 트랜지스터; 및
    게이트로 상기 비교부의 출력신호를 입력받고, 상기 제1 앤모스 트랜지스터와 병렬로 연결된 제2 앤모스 트랜지스터를 구비하며,
    상기 제1 및 제2 앤모스 트랜지스터 및 상기 제1 및 제2 피모스 트랜지스터의 공통노드에서 상기 기준전압을 출력하는 것을 특징으로 하는 히스테리시스 특성을 가진 비교기.
  4. 제 1 항에 있어서,
    상기 비교부는,
    상기 입력신호가 상기 기준전압보다 큰 값일 때에 제1 신호를, 적은 값일 때에 제2 신호를 출력하는 전류미러형 차동증폭기;
    상기 제1 신호 및 상기 제2 신호를 입력받아 증폭하여 출력부로 출력하는 크로스커플형 차동증폭기; 및
    상기 크로스커플형 차동증폭기의 출력에 따라 전원전압 또는 접지단을 출력단과 연결하는 상기 출력부를 구비하는 것을 특징으로 하는 히스테리시스 특성을 가지는 비교기.
  5. 제 4 항에 있어서,
    상기 전류미러형 차동증폭기는,
    상기 기준전압보다 상기 입력신호가 클 때에 인에이블되어 상기 제1 신호를 출력하는 제1 전류미러형 차동증폭기
    상기 입력신호보다 상기 기준전압이 클 때에 인에이블되어 상기 제2 신호를 출력하는 제2 전류미러형 차동증폭기; 및
    상기 제1 및 제2 전류미러형 차동증폭기에 옵셋전류를 흘려주는 전류원을 구비하는 것을 특징으로 하는 히스테리시스 특성을 가지는 비교기.
  6. 제 5 항에 있어서,
    상기 출력부는,
    상기 크로스커플형 차동증폭기가 상기 제1 신호를 증폭하여 출력할 때에 상기 출력단을 상기 전원전압과 연결하는 제1 스위치; 및
    상기 크로스커플형 차동증폭기가 상기 제2 신호를 증폭하여 출력할 때에 상기 출력단을 상기 접지단과 연결하는 제2 스위치를 구비하는 것을 특징으로 하는 히스테리시스 특성을 가지는 비교기.
KR1020020010198A 2002-02-26 2002-02-26 히스테리시스 특성을 가지는 비교기 KR100873287B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020010198A KR100873287B1 (ko) 2002-02-26 2002-02-26 히스테리시스 특성을 가지는 비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020010198A KR100873287B1 (ko) 2002-02-26 2002-02-26 히스테리시스 특성을 가지는 비교기

Publications (2)

Publication Number Publication Date
KR20030070694A KR20030070694A (ko) 2003-09-02
KR100873287B1 true KR100873287B1 (ko) 2008-12-11

Family

ID=32222633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020010198A KR100873287B1 (ko) 2002-02-26 2002-02-26 히스테리시스 특성을 가지는 비교기

Country Status (1)

Country Link
KR (1) KR100873287B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610034B1 (ko) * 2014-01-16 2016-04-07 주식회사 에이디텍 노이즈 영향을 감소시킬 수 있는 비교기 회로

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609485B1 (ko) * 2004-05-06 2006-08-08 어보브반도체 주식회사 히스테리시스 특성을 갖는 비교장치
KR100559406B1 (ko) * 2004-10-15 2006-03-10 삼성전자주식회사 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법
KR100735495B1 (ko) * 2005-08-02 2007-07-04 삼성전기주식회사 히스테리시스 특성을 갖는 전압비교회로
JP4181587B2 (ja) 2005-08-02 2008-11-19 三星電機株式会社 ヒステリシス特性を有する電圧比較回路
JP4937865B2 (ja) 2007-09-11 2012-05-23 株式会社リコー 定電圧回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166550A (en) * 1989-12-28 1992-11-24 Fujitsu Limited Comparator circuit with variable hysteresis characteristic
KR980012898A (ko) * 1996-07-09 1998-04-30 김광호 양방향 히스테리시스를 가진 비교기
KR0177997B1 (ko) * 1995-12-21 1999-04-01 김광호 히스테리시스의 크기를 제어할 수 있는 비교기 회로
KR100380571B1 (ko) * 1995-10-19 2003-07-18 페어차일드코리아반도체 주식회사 히스테리시스특성을갖는비교회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166550A (en) * 1989-12-28 1992-11-24 Fujitsu Limited Comparator circuit with variable hysteresis characteristic
KR100380571B1 (ko) * 1995-10-19 2003-07-18 페어차일드코리아반도체 주식회사 히스테리시스특성을갖는비교회로
KR0177997B1 (ko) * 1995-12-21 1999-04-01 김광호 히스테리시스의 크기를 제어할 수 있는 비교기 회로
KR980012898A (ko) * 1996-07-09 1998-04-30 김광호 양방향 히스테리시스를 가진 비교기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610034B1 (ko) * 2014-01-16 2016-04-07 주식회사 에이디텍 노이즈 영향을 감소시킬 수 있는 비교기 회로

Also Published As

Publication number Publication date
KR20030070694A (ko) 2003-09-02

Similar Documents

Publication Publication Date Title
KR100372633B1 (ko) 오프셋 전압을 갖는 비교기
US6504404B2 (en) Semiconductor integrated circuit
KR920005257B1 (ko) 정전류원 회로
US6285246B1 (en) Low drop-out regulator capable of functioning in linear and saturated regions of output driver
KR100614645B1 (ko) 파워-온 리셋회로
JP5690469B2 (ja) 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法
US4598215A (en) Wide common mode range analog CMOS voltage comparator
JP4920219B2 (ja) 演算増幅器
JP4070533B2 (ja) 半導体集積回路装置
KR100313821B1 (ko) 차동증폭회로및op앰프회로
US6924702B2 (en) Low supply voltage and self-biased high speed receiver
KR100411308B1 (ko) 스켈치회로
KR100873287B1 (ko) 히스테리시스 특성을 가지는 비교기
KR100559406B1 (ko) 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법
KR20060056419A (ko) Ａｍ 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로
EP0523380A2 (en) Comparator circuit including at least one differential amplifier
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
KR100560260B1 (ko) 바이어스 전압 발생 회로 및 차동 증폭 회로
JP4724670B2 (ja) 半導体集積回路装置
US6888384B2 (en) Power-on detector, and power-on reset circuit using the same
KR100577566B1 (ko) 입력버퍼회로
US20070146063A1 (en) Differential amplifier circuit operable with wide range of input voltages
KR100743004B1 (ko) 증폭 회로
US7091754B2 (en) CMOS LvPECL driver with output level control
JP4819583B2 (ja) Ｏｔａ回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 12