JP2007011340A - 液晶表示装置とその製造方法 - Google Patents

Abstract

【課題】工程の単純化を可能にする液晶表示装置とその製造方法を得る。
【解決手段】基板上でゲートラインと交差して画素領域を定義するデータラインと、ゲートライン及びデータラインの間に形成された絶縁膜と、ゲート電極、ドレイン電極及びソース電極を含み、ゲートライン及びデータラインと接続された薄膜トランジスタと、画素領域それぞれで薄膜トランジスタと接続された複数の画素電極と、画素領域それぞれで画素電極と実質的に並べて形成された複数の共通電極と、共通電極と接続された共通ラインと、ゲートライン、データライン、共通ラインの中の少なくとも何れか一つと接続されたパッドとを備え、ゲートライン、ゲート電極、画素電極、共通電極、共通ライン及びパッドを有する第１のパターン群は、透明導電層を含む階段状の複層の電導層を備えている。
【選択図】図３

Description

本発明は、液晶表示装置に関し、特に、工程の単純化を可能にする液晶表示装置とその製造方法に関する。

液晶表示装置は電界を用いて誘電異方性を有する液晶の光透過率を調節することによって画像を示す。このために、液晶表示装置は液晶セルマトリクスを通じて画像を示す液晶表示パネル（以下、液晶パネル）と、その液晶パネルを駆動する駆動回路とを備える。

図１を参照すると、従来の液晶パネルは液晶２４を介して接合されるカラーフィルター基板１０と薄膜トランジスタ基板２０とに構成される。

カラーフィルター基板１０は上部ガラス基板２上に順次形成されたブラックマトリクス４とカラーフィルター６及び共通電極８を備える。ブラックマトリクス４は上部ガラス基板２にマトリクス状に形成される。このようなブラックマトリクス４は上部ガラス基板２の領域をカラーフィルター６が形成される複数のセル領域に分け、隣接したセル間の光干渉及び外部光の反射を防ぐ。カラーフィルター６はブラックマトリクス４により区分されたセル領域に赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分けて形成され、赤、緑、青色の光をそれぞれ透過させる。共通電極８はカラーフィルター６上に全面塗布された透明導電層に液晶２４の駆動の際に基準となる共通電圧（Ｖｃｏｍ）を与える。そして、カラーフィルター６の平坦化のためにカラーフィルター６と共通電極８間にはオーバーコート層（Ｏｖｅｒｃｏａｔ Ｌａｙｅｒ）（図示せず）が更に形成されることもある。

薄膜トランジスタ基板２０は、下部ガラス基板１２でゲートライン１４とデータライン１６との交差に定義されたセル領域毎に形成された薄膜トランジスタ１８と画素電極２２とを備える。薄膜トランジスタ１８はゲートライン１４からのゲート信号に応じて、データライン１６からのデータ信号を画素電極２２に与える。透明導電層からなる画素電極２２は、薄膜トランジスタ１８からのデータ信号を与え、液晶２４を駆動させる。

誘電異方性を有する液晶２４は、画素電極２２のデータ信号と共通電極８の共通電圧（Ｖｃｏｍ）とにより形成された電界に従って回転し、光透過率を調節することによって階調を具現させる。

そして、液晶パネルは、液晶２４の初期配向のための配向膜と、カラーフィルター基板１０と薄膜トランジスタ基板２０とのセルギャップを一定に維持させるためのスペーサー（図示せず）とを更に備える。

このような液晶パネルのカラーフィルター基板１０及び薄膜トランジスタ基板２０は複数のマスク工程を用いて形成される。一つのマスク工程は、薄膜蒸着（コーティング）工程、洗浄工程、フォトリソグラピ工程（以下、フォト工程）、エッチング工程、フォトレジスト剥離工程、検査工程等のような複数の工程を含む。

特に、薄膜トランジスタ基板は半導体工程を含むと共に、複数のマスク工程を必要とすることによって製造工程が複雑になるため、液晶パネルの製造単価の上昇の主な原因となっている。これに従って、薄膜トランジスタ基板は標準マスク工程であった５マスク工程から、マスク工程数を減らす方向に発展しつつある。

一方、液晶表示装置は、液晶を駆動させる電界方向により、垂直電界型と水平電界型とに大別される。

垂直電界液晶表示装置は、上下部基板に対向して配置された画素電極と共通電極との間に形成される垂直電界によりＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｓｔｉｃ）モードの液晶を駆動する。垂直電界液晶表示装置は開口率が大きいという利点を有する反面、視野角が９０度程に狭いという問題点を有する。

水平電界液晶表示装置は、下部基板に並べて配置された画素電極と共通電極との間の水平電界により、イン・プレイン・スイッチング（Ｉｎ ＰｌａｎｅＳｗｉｔｃｈｉｎｇ：ＩＰＳ）モードの液晶を駆動させる。水平電界液晶表示装置は視野角が１６０度程に広いという利点を有する。

このような水平電界液晶表示装置の薄膜トランジスタ基板も半導体工程を含む複数のマスク工程を必要とするため、製造工程が複雑になる問題点がある。従って、製造原価の節減のため、マスク工程数を減らす必要がある。

従って、本発明は、かかる問題点を解決するためになされたものであり、工程の単純化を可能にする液晶表示装置とその製造方法を提供することを目的としている。

前記目的の達成のために、本発明の実施の形態に係る液晶表示装置は、基板上でゲートラインと交差して画素領域を定義するデータラインと、前記ゲートライン及びデータラインの間に形成された絶縁膜と、ゲート電極、ドレイン電極及びソース電極を含み、前記ゲートライン及びデータラインと接続された薄膜トランジスタと、前記画素領域それぞれで前記薄膜トランジスタと接続された複数の画素電極と、前記画素領域それぞれで前記画素電極と実質的に並べて形成された複数の共通電極と、前記共通電極と接続された共通ラインと、前記ゲートライン、前記データライン、前記共通ラインの中の少なくとも何れか一つと接続されたパッドとを備え、前記ゲートライン、前記ゲート電極、前記画素電極、前記共通電極、前記共通ライン及び前記パッドを有する第１のパターン群は、透明導電層を含む複層の電導層に成され、段差を有する。

本発明は、第１のマスク工程で階段状の複層の導電層構造を有する第１のマスクパターンを形成してコントラスト比を改善し、第２のマスク工程で半導体層及びゲート絶縁膜を貫通する複数のコンタクトホールを形成した後、第３のマスク工程で第３のマスクパターン群及び半導体パターンを形成した後、半導体パターンの活性層を露出させ、その表面を酸化させることにより、ＴＦＴチャンネルの信頼性を確保することができると共に、三つのマスク工程のみで工程を単純化することができることにより、材料費及び設備投資費等を節減すると共に、収率を向上させることが可能になる。

本発明の特徴は添付した図面を参照した実施の形態についての説明を通じて明らかに表れる。

以下、本発明の好ましい実施の形態を図２〜図８Ｄを参照して詳細に説明する。

図２は、本発明の実施の形態に係る水平電界液晶表示装置の薄膜トランジスタ基板を示す平面図であり、図３は、図２に示す薄膜トランジスタ基板を、それぞれ、Ｉ-Ｉ’、II-II'、III-III'、ＩＶ-ＩＶ'線に沿って切断して示す断面図である。

図２及び図３に示す薄膜トランジスタ基板は、下部基板１５０上に互いにゲート絶縁膜１５４を介して交差して、画素領域を定義するゲートライン１０２及びデータライン１０４と、ゲートライン１０２及びデータライン１０４と画素電極１１８とに接続された薄膜トランジスタ（ＴＦＴ）と、画素領域において水平電界を形成するための画素電極１１８及び共通電極１２２と、共通電極１２２に接続された共通ライン１２０と、画素電極１１８に接続されたストレージキャパシタ（Ｃｓｔ）とを備える。そして、薄膜トランジスタ基板は、ゲートライン１０２に接続されたゲートパッド１２４と、データライン１０４に接続されたデータパッド１３２と、共通ライン１２０に接続された共通パッド（図示せず）とを更に備える。

ゲートライン１０２はゲートドライバ（図示せず）からのスキャン信号を、データライン１０４はデータドライバ（図示せず）からのビデオ信号を与える。このようなゲートライン１０２及びデータライン１０４は、ゲート絶縁膜１５４を介して交差して各画素領域を定義する。

薄膜トランジスタ（ＴＦＴ）は、ゲートライン１０２のスキャン信号に応じてデータライン１０４上のビデオ信号が画素電極１１８に充電され維持されるようにする。このために、薄膜トランジスタ（ＴＦＴ）は、ゲートライン１０２と接続されたゲート電極１０８と、データライン１０４と接続されたソース電極１１０と、ソース電極１１０と対向するドレイン電極１１２と、ドレイン電極１１２から伸張され、画素電極１１８に電気的に接続された画素連結ライン１１８ａと、ゲート絶縁膜１５４を介してゲート電極１０８と重畳されソース電極１１０とドレイン電極１１２の間にチャンネルを形成する活性層１１４と、活性層１１４とソース電極１１０及びドレイン電極１１２とのオーミック接触のためのオーミックコンタクト層１１６を備える。

活性層１１４及びオーミックコンタクト層１１６を含む半導体パターン１１５はデータライン１０４及びストレージ上部電極１３０とも重畳される。

共通ライン１２０は、共通電極１２２を通じて液晶駆動のための基準電圧、即ち、共通電圧を各画素に与える。複数の共通電極１２２は共通ライン１２０から画素領域内に突出され、画素電極１１８と並べて形成される。例えば、共通電極１２２及び画素電極１１８は、図２に示すように、データライン１０４と共にジグザグ状に形成される。また、共通電極１２２及び画素電極１１８はデータライン１０４と共に直線形に形成されることができ、その外にも多様な形状に形成されることができる。前記共通電極１２２及び画素電極１１８はジグザグ状に形成し、前記データライン１０４は直線形に形成することもできる。

複数の画素電極１１８は画素領域内で複数の共通電極１２２と並べて形成され、第１のコンタクトホール１２６を通じてドレイン電極１１２と接続される。画素電極１１８に薄膜トランジスタ（ＴＦＴ）を通じてビデオ信号が与えられると、画素電極１１８と共通電圧が与えられた共通電極１２２の間には水平電界が形成される。このような水平電界により、薄膜トランジスタ基板とカラーフィルター基板との間で水平方向に配列された液晶分子が誘電異方性により回転される。そして、液晶分子の回転程度によって画素領域を透過する光透過率が異になることにより、階調を具現するようになる。

ストレージキャパシタ（Ｃｓｔ）は画素電極１１８と並列接続された第１及び第２のストレージキャパシタ（Ｃｓｔ１、Ｃｓｔ２）を備える。第１のストレージキャパシタ（Ｃｓｔ１）は、ゲート絶縁膜１５４及び半導体パターン１１５を介して共通ライン１２０と画素連結ライン１１８ａとが重畳された部分に形成される。画素連結ライン１１８ａはドレイン電極１１２から伸張され、画素電極１１８と重畳されるように一部分が突出され、ゲート絶縁膜１５４を貫通する第１のコンタクトホール１２６を通じて画素電極１１８と接続される。

第２のストレージキャパシタ（Ｃｓｔ２）は、ゲート絶縁膜１５４及び半導体パターン１１５を介して前段ゲートライン１０２とストレージ上部電極１３０とが重畳され形成される。前段ゲートライン１０２と重畳されたストレージ上部電極１３０は画素電極１１８と重畳されるように突出され、ゲート絶縁膜１５４を貫通する第２のコンタクトホール１３４を通じて画素電極１１８と接続される。このような第１及び第２のストレージキャパシタ（Ｃｓｔ１、Ｃｓｔ２）の並列接続により全体容量が増加されることにより、ストレージキャパシタ（Ｃｓｔ）は画素電極１１８に充電されたビデオ信号が次の信号が充電される際まで安定的に維持されるようになる。

前記ゲートライン１０２、ゲート電極１０８、共通ライン１２０、共通電極１２２、画素電極１１８は、基板１５０上に透明導電層を含む少なくとも２重導電層が積層された複層構造に形成される。例えば、図３に示すように、透明導電層を用いた第１の導電層１０１と、不透明な金属を用いた第２の導電層１０３とが積層された２重構造に形成される。この場合、透明な第１の導電層１０１は不透明な第２の導電層１０３の外郭に沿って一定に露出されるように、第１及び第２の導電層１０１、１０３は階段状に形成される。これに従って、共通電極１２２及び画素電極１１８から露出された第１の導電層１０１は光の透過率を増加させ輝度を向上させるようになる。更に、共通電極１２２及び画素電極１１８の第２の導電層１０３は、光漏れを防ぎ、ブラック輝度を低減させることにより、コントラスト比の向上を可能にする。

ゲートライン１０２はゲートパッド１２４を通じてゲートドライバ（図示せず）と接続される。ゲートパッド１２４はゲートライン１０２から延長され、少なくとも第１及び第２の導電層１０１、１０３が積層された複層構造を有するようになる。また、ゲートパッド１２４は、ゲート絶縁膜１５４及び第２の導電層１０３を貫通する第３のコンタクトホール１２８を通じて透明な第１の導電層１０１が露出される構造を有するようになる。

データライン１０４はデータパッド１３２を通じてデータドライバ（図示せず）と接続される。データパッド１３２はゲートパッド１２４と同一に、少なくとも第１及び第２の導電層１０１、１０３が積層された複層構造を有するようになる。そして、データパッド１３２は、ゲート絶縁膜１５４及び第２の導電層１０３を貫通する第４のコンタクトホール１３６を通じて透明な第１の導電層１０１が露出される構造を有するようになる。また、データパッド１３２はゲート絶縁膜１５４を貫通する第５のコンタクトホール１３８を通じてデータライン１０４と接続される。

共通ライン１２０に共通電圧源（図示せず）からの共通電圧を供給する共通パッド（図示せず）は、前記ゲートパッド１２４と同一な構造に形成される。

このような本発明の薄膜トランジスタ基板には別途の保護膜が形成されない。しかし、データライン１０４は薄膜トランジスタ（ＴＦＴ）及びストレージ上部電極１３０と共に、その上に塗布される配向膜（図示せず）により保護されるようになる。特に、ソース電極１１０及びドレイン電極１１２の間に露出された活性層１１４は、プラズマ表面処理を通じてＳｉＯ_２に酸化された表面層により更に保護されることにより、保護膜なしにもチャンネルの信頼性を維持することが可能になる。

このように、保護膜のない本発明の水平電界薄膜トランジスタ基板は、次のように３マスク工程に形成される。

図４Ａ及び図４Ｂは、本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第１のマスク工程を説明するための平面図及び断面図であり、図５Ａないし図５Ｃは、第１のマスク工程を具体的に説明するための断面図である。

第１のマスク工程で、下部基板１５０上にゲートライン１０２、ゲート電極１０８、共通ライン１２０、共通電極１２２、画素電極１１８、ゲートパッド１２４、データパッド１３２を含む第１のパターン群が形成される。第１のパターン群は、少なくとも第１及び第２の導電層１０１、１０３が積層される複層構造に形成される。ここで、透明な第１の導電層１０１は不透明な第２の導電層１０３の外郭に沿って一定に露出される。

具体的に言うと、図５Ａに示すように、下部基板１５０上にスパッタリング方法等の蒸着方法を通じて第１及び第２の導電層１０１、１０３が積層され、フォトリソグラピ工程で第２の導電層１０３上にフォトレジストパターン１６０が形成される。そして、フォトレジストパターン１６０をマスクに用いたエッチング工程で第１及び第２の導電層１０１、１０３がパターニングされることにより、複層構造のゲートライン１０２、ゲート電極１０８、共通ライン１２０、共通電極１２２、画素電極１１８、ゲートパッド１２４、データパッド１３２を含む第１のパターン群が形成される。第１の導電層１０１としては、ＩＴＯ、ＴＯ、ＩＺＯ、ＩＴＺＯ等のような透明導電物質が、第２の導電層１０３としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように、金属物質が単一層または２重層以上に積層され用いられる。

図５Ｂを参照すると、アッシング工程でフォトレジストパターン１６０をアッシングすることにより、フォトレジストパターン１６０の厚さ及び幅が減少される。そして、アッシングされたフォトレジストパターン１６０をマスクに露出された第２の導電層１０３をもう一度エッチングすることにより、第１の導電層１０１が第２の導電層１０３の外郭に沿って露出されるように、第１及び第２の導電層１０１、１０３は一定な段差を有するようになる。ここで、第１の導電層１０１は透明導電材料からなり、第２の導電層１０３は実質的に不透明な導電材料からなる。前記アッシング工程を適用すると、前記第１の導電層１０１の内側に第２の導電層１０３を形成することが可能になり、輝度の低減なしにコントラスト比を向上させることが可能になる。即ち、前記第１の導電層１０１は輝度を向上させることができ、前記第２の導電層１０３はブラック輝度を低減させることができる。前記アッシング工程は適用しないこともある。

図５Ｃを参照すると、図５Ｂにおいて、第１のマスクパターン群が第２の導電層１０３上に残存するフォトレジストパターン１６０がストリップ工程で除去される。

図６Ａ及び図６Ｂは、本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第２のマスク工程を説明するための平面図及び断面図である。

第１のパターン群が形成された下部基板１５０上に第２のマスク工程で複数のコンタクトホール１２６、１３４、１２８、１３６、１３８を含むゲート絶縁膜１５４と、半導体層１０５、１０７が形成される。

具体的に言うと、第１のパターン群が形成された下部基板１５０上にＰＥＣＶＤ等の蒸着方法で、ゲート絶縁膜１５４、非晶質シリコン層１０５、不純物（ｎ＋またはｐ＋）がドーピングされた非晶質シリコン層１０７が順次形成される。ゲート絶縁膜１５４としては、ＳｉＯｘ、ＳｉＮｘ等のような無機絶縁物質が用いられる。続いて、フォトリソグラピ工程及びエッチング工程で、ゲート絶縁膜１５４まで貫通する第１ないし第５のコンタクトホール１２６、１３４、１２８、１３６、１３８を形成する。第１及び第２のコンタクトホール１２６、１３４は画素電極１１８を、第３のコンタクトホール１２８はゲートパッド１２４を、第４及び第５のコンタクトホール１３６、１３８はデータパッド１３２を露出させる。

図７Ａ及び図７Ｂは、本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第３のマスク工程を説明するための平面図及び断面図であり、図８Ａないし図８Ｄは、本発明の第３のマスク工程を具体的に説明するための断面図である。

第３のマスク工程で、不純物がドーピングされた非晶質シリコン層１０７上に、データライン１０４、ソース電極１１０、ドレイン電極１１２、画素連結ライン１１８ａ、ストレージ上部電極１３０を含む第２のパターン群が形成され、第３及び第４のコンタクトホール１２８、１３６を通じてゲートパッド１２４及びデータパッド１３２の第２の導電層１０９が露出される。また、第２のパターン群と重畳された半導体パターン１１５が形成され、ソース電極１１０及びドレイン電極１１２の間に、その表面が酸化された活性層１１５が露出される。

具体的に言うと、図８Ａに示すように、不純物がドーピングされた非晶質シリコン層１０７上に第３の導電層１０９がスパッタリング等の蒸着方法を通じて形成され、第３の導電層１０９上にハーフトーンマスクまたは回折露光マスクを用いたフォトリソグラピ工程で、厚さの異なるフォトレジストパターン１７０が形成される。フォトレジストパターン１７０は互いに異なる厚さを有する第１及び第２のフォトレジストパターン１７０Ａ、１７０Ｂを有するようになる。第３の導電層２０５としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように、金属物質が単一層または２重層以上に積層され用いられる。

図８Ｂを参照すると、フォトレジストパターン１７０をマスクに用いるエッチング工程で第３の導電層１０９がパターニングされることにより、データライン１０４、ソース電極１１０と一体化されたドレイン電極１１２、ドレイン電極１１２と連結された画素連結ライン１１８ａ及びストレージ上部電極１３０を含む第２のパターン群が形成される。

第３及び第４のコンタクトホール１２８、１３６を通じて露出されたゲートパッド１２４及びデータパッド１３２の第２の導電層１０３と共にエッチングされることにより、透明な第１の導電層１０１が露出される。そして、第２のパターン群に従って不純物がドーピングされた非晶質シリコン層１０７及び非晶質シリコン層１０５がパターニングされることにより、第２のパターン群と重畳されたオーミックコンタクト層１１６及び活性層１１４を含む半導体パターン１１５が形成される。このように半導体パターン１１５は第２のパターン群に従って重畳されるが、前述の第２のマスク工程において、ゲート絶縁膜１５４まで貫通するように形成された第１、第２、第５のコンタクトホール１２６、１３４、１３８内には存在しない。従って、ドレイン電極１１２から伸張された画素連結ライン１１８ａとストレージ上部電極１３０は、第１及び第２のコンタクトホール１２６、１３４それぞれを通じて画素電極１１８と接続され、データライン１０４は第５のコンタクトホール１３８を通じてデータパッド１３２と接続される。

図８Ｃを参照すると、アッシング工程で第１のフォトレジストパターン１７０Ａの厚さは薄くなり、第２のフォトレジストパターン１７０Ｂは除去される。続いて、第１のフォトレジストパターン１７０Ａをマスクに用いたエッチング工程でソース電極１１０及びドレイン電極１１２が分離され、その下のオーミックコンタクト層１１６が除去されることにより、活性層１１４が露出される。そして、露出された活性層１１４の表面を酸素プラズマを用いた表面処理を通じてＳｉＯ_２に酸化させることにより、保護膜なしにもチャンネルの信頼性を確保することが可能になる。

図８Ｄを参照すると、図８Ｃにおいて、第３のマスクパターン群上に存在する第１のフォトレジストパターン１７０Ａがストリップ工程で除去される。

このように、本発明の第３の実施の形態に係る水平電界薄膜トランジスタ基板の製造方法は、３マスク工程に単純化される。

前述のように、本発明に係る液晶表示装置の薄膜トランジスタ基板及びその製造方法は、第１のマスク工程で階段状の複層の導電層構造を有する第１のマスクパターンを形成する。これに従って、共通電極及び画素電極から露出された透明導電層は輝度に寄与することができ、上部の不透明な導電層は光漏れを防ぎ、ブラック輝度を低減することによりコントラスト比を改善させることが可能になる。

また、本発明に係る液晶表示装置の薄膜トランジスタ基板及びその製造方法は、第２のマスク工程で半導体層及びゲート絶縁膜を貫通する複数のコンタクトホールを形成する。

また、本発明に係る液晶表示装置の薄膜トランジスタ基板及びその製造方法は、第３のマスク工程で第３のマスクパターン群及び半導体パターンを形成した後、半導体パターンの活性層を露出させ、その表面を酸化させる。これに従って、チャンネルの信頼性の確保が可能になると共に、第３のマスクパターン群はその上に塗布される配向膜により保護されるため、別途の保護膜が要らなくなる。

この結果、本発明に係る液晶表示装置の薄膜トランジスタ基板及びその製造方法は、３マスク工程に工程を単純化することにより、材料費及び設備投資費等を節減すると共に、収率を向上させることが可能になる。

以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。

一方、本発明に係る水平電界液晶表示装置の薄膜トランジスタ基板及びその製造方法は、前述の実施の形態の水平電界方式に限らず、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような液晶表示装置にも適用可能であると共に、プラズマディスプレイパネルにも適用することができる。

従来の液晶パネル構造を概略的に示す斜視図である。 本発明の実施の形態に係る液晶表示装置の薄膜トランジスタ基板を示す平面図である。 図２に示す薄膜トランジスタ基板をＩ-Ｉ’、II-II'、III-III'、ＩＶ-ＩＶ'線に沿って切断して示す断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第１のマスク工程を説明するための平面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第１のマスク工程を説明するための断面図である。 本発明の実施の形態に係る第１のマスク工程を具体的に説明するための断面図である。 本発明の実施の形態に係る第１のマスク工程を具体的に説明するための断面図である。 本発明の実施の形態に係る第１のマスク工程を具体的に説明するための断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第２のマスク工程を説明するための平面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第２のマスク工程を説明するための断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第３のマスク工程を説明するための平面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法における、第３のマスク工程を説明するための断面図である。 本発明の実施の形態に係る第３のマスク工程を具体的に説明するための断面図である。 本発明の実施の形態に係る第３のマスク工程を具体的に説明するための断面図である。 本発明の実施の形態に係る第３のマスク工程を具体的に説明するための断面図である。 本発明の実施の形態に係る第３のマスク工程を具体的に説明するための断面図である。

符号の説明

２ 上部ガラス基板、４ ブラックマトリクス、６ カラーフィルター、８ 共通電極、１０ カラーフィルター基板、１２ 下部ガラス基板、１４，１０２ ゲートライン、１６，１０４ データライン、１８ 薄膜トランジスタ（ＴＦＴ）、２０ 薄膜トランジスタ基板、２２，１１８ 画素電極、２４ 液晶、１０１ 第１の導電層、１０３ 第２の導電層、１０５ 非晶質シリコン層、１０７ 不純物がドーピングされた非晶質シリコン層、１０８ ゲート電極、１１０ ソース電極、１１２ ドレイン電極、１１４ 活性層、１１５ 半導体パターン、１１６ オーミック接触層、１１８ａ 画素連結ライン、１２０ 共通ライン、１２２ 共通電極、１２６，１３４，１２８，１３６，１３８ コンタクトホール、１３０ ストレージ電極、１２４ ゲートパッド、１３２ データパッド、１５０ 基板、１５４ ゲート絶縁膜、１６０，１７０ フォトレジストパターン。

Claims (31)

1. 基板上で互いに交差して画素領域を定義するゲートライン及びデータラインと、
   前記ゲートライン及びデータラインの間に形成された絶縁膜と、
   ゲート電極、ドレイン電極及びソース電極を含み、前記ゲートライン及びデータラインと接続された薄膜トランジスタと、
   前記画素領域それぞれにおいて、前記薄膜トランジスタと接続された複数の画素電極と、
   前記画素領域それぞれにおいて、前記画素電極と実質的に並べて形成された複数の共通電極と、
   前記共通電極と接続された共通ラインと、
   前記ゲートライン、前記データライン、前記共通ラインの中の少なくとも何れか一つと接続されたパッドと
   を備え、
   前記ゲートライン、前記ゲート電極、前記画素電極、前記共通電極、前記共通ライン及び前記パッドを有する第１のパターン群は、透明導電層を含む階段状の複層の電導層を備えていることを特徴とする液晶表示装置。
2. 前記第１のパターン群は、前記透明電導層上に形成された実質的に不透明な導電層を有することを特徴とする請求項１に記載の液晶表示装置。
3. 前記透明電導層は、前記実質的に不透明な導電層の縁部に沿って一定に露出されることを特徴とする請求項２に記載の液晶表示装置。
4. 前記パッドの透明導電層はコンタクトホールを通じて露出されることを特徴とする請求項１に記載の液晶表示装置。
5. 前記ドレイン電極から伸張された画素連結ラインが前記絶縁膜を介して前記共通ラインの一部と重畳して形成された第１のストレージキャパシタを更に備えることを特徴とする請求項１に記載の液晶表示装置。
6. 前記画素電極と接続されたストレージ上部電極が前記絶縁膜を介して前記ゲートラインの一部と重畳して形成された第２のストレージキャパシタを更に備えることを特徴とする請求項１または請求項５に記載の液晶表示装置。
7. 前記画素連結ラインは前記絶縁膜を貫通する第１のコンタクトホールを通じて前記画素電極と接続され、前記ストレージ上部電極は前記絶縁膜を貫通する第２のコンタクトホールを通じて前記画素電極と接続されることを特徴とする請求項６に記載の液晶表示装置。
8. 前記画素連結ライン及び前記ストレージ上部電極と重畳された半導体パターンを更に備えることを特徴とする請求項７に記載の液晶表示装置。
9. 前記半導体パターンは前記コンタクトホール内には存在しないことを特徴とする請求項８に記載の液晶表示装置。
10. 前記薄膜トランジスタのソース及びドレイン電極の間に露出されたチャンネルは、その表面が酸化されることを特徴とする請求項１に記載の液晶表示装置。
11. 前記データラインは前記絶縁膜を貫通するコンタクトホールを通じて前記パッドと接続されることを特徴とする請求項１に記載の液晶表示装置。
12. 前記薄膜トランジスタはチャンネルを形成する半導体パターンを含み、
    前記半導体パターンは前記データラインと重畳されることを特徴とする請求項１に記載の液晶表示装置。
13. 電界を印加する一対の電極及び前記電極は上部及び下部を含み、
    前記下部の幅が前記上部より広いことを特徴とする請求項１に記載の液晶表示装置。
14. 前記電極の上部は実質的に不透明であり、
    前記電極の下部は実質的に透明であることを特徴とする請求項１３に記載の液晶表示装置。
15. ゲートライン、前記ゲートラインに連結された薄膜トランジスタのゲート電極、共通ライン、前記共通ラインに連結された複数の共通電極、画素電極及びパッドを含む第１のパターン群が、透明導電層を含む階段状の複層の導電層構造を有するように、基板上に形成する第１のマスク工程と、
    前記第１のパターン群上に、複数のコンタクトホールを含む絶縁膜と半導体層とを形成する第２のマスク工程と、
    データライン、前記薄膜トランジスタのソース電極及びドレイン電極、前記ドレイン電極から伸張された画素連結ラインを含む第２のパターン群を、前記半導体層上に形成すると共に、前記半導体層をパターニングし、前記ソース電極及びドレイン電極の間に前記半導体層に含まれた活性層を露出させる第３のマスク工程と
    を含むことを特徴とする液晶表示装置の製造方法。
16. 前記第１のパターン群は、前記透明導電層と実質的に不透明な導電層とが積層された複層構造に形成されたことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
17. 前記透明導電層は前記実質的に不透明な導電層の縁部に沿って一定に露出されることを特徴とする請求項１６に記載の液晶表示装置の製造方法。
18. 前記第１のマスク工程は、
    前記基板上に前記透明導電層及び実質的に不透明な導電層を積層する段階と、
    前記実質的に不透明な導電層上にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをマスクに用いて前記透明導電層及び実質的に不透明な導電層をパターニングする段階と
    を含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
19. 前記第１のマスク工程は、
    前記フォトレジストパターンをアッシングする段階と、
    前記アッシングされたフォトレジストパターンを通じて露出された前記実質的に不透明な導電層をエッチングする段階と
    を更に含むことを特徴とする請求項１８に記載の液晶表示装置の製造方法。
20. 前記パッドは前記コンタクトホールを通じて前記透明導電層を露出させることを特徴とする請求項１５に記載の液晶表示装置の製造方法。
21. 前記第３のマスク工程は、
    前記半導体層上に導電層を形成する段階と、
    前記導電層上に厚さの異なるフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをマスクに用いて前記導電層をパターニングし、前記データライン、前記ソース電極、前記ソース電極と一体化された前記ドレイン電極、前記ドレイン電極から伸張された前記画素連結ラインを形成する段階と、
    前記フォトレジストパターンをマスクに用いて前記半導体層をパターニングする段階と、
    前記ソース電極及びドレイン電極の間に前記半導体層の活性層を露出させる段階と
    を含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
22. 前記第３のマスク工程は、前記露出された活性層の表面をプラズマ表面処理で酸化させる段階を更に含むことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
23. 前記プラズマ表面処理は、前記フォトレジストパターンが存在する状態で行うことを特徴とする請求項２２に記載の液晶表示装置の製造方法。
24. 前記ドレイン電極から伸張された前記画素連結ラインが前記絶縁膜を介して前記共通ラインの一部と重畳されるようにして第１のストレージキャパシタを形成する段階を更に含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
25. 前記第３のマスク工程は、前記画素電極と接続され、前記絶縁膜を介して前記ゲートラインの一部と重畳されたストレージ上部電極を前記第２のパターン群と共に形成する段階を更に含むことを特徴とする請求項１５または請求項２４に記載の液晶表示装置の製造方法。
26. 前記画素連結ラインは、前記絶縁膜まで貫通する第１のコンタクトホールを通じて前記画素電極と接続され、前記ストレージ上部電極は、前記絶縁膜まで貫通する第２のコンタクトホールを通じて前記画素電極と接続されることを特徴とする請求項２５に記載の液晶表示装置の製造方法。
27. 前記半導体層は、前記画素連結ライン及び前記ストレージ上部電極に沿って重畳され、前記コンタクトホール内に存在しないことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
28. 前記データラインは、前記絶縁膜まで貫通するコンタクトホールを通じて前記パッドと接続されることを特徴とする請求項１５に記載の液晶表示装置の製造方法。
29. 前記半導体層は、前記データラインに沿って重畳され、前記コンタクトホール内に存在しないことを特徴とする請求項２８に記載の液晶表示装置の製造方法。
30. 前記第３のマスク工程は、前記コンタクトホールを通じて前記パッドの透明導電層を露出させる段階を更に含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
31. 前記第３のマスク工程は、ハーフトーンマスクまたは回折露光マスクを用いることを特徴とする請求項１５に記載の液晶表示装置の製造方法。
    

Images