JP5539765B2 - トランジスタの作製方法 - Google Patents

トランジスタの作製方法 Download PDF

Info

Publication number
JP5539765B2
JP5539765B2 JP2010068657A JP2010068657A JP5539765B2 JP 5539765 B2 JP5539765 B2 JP 5539765B2 JP 2010068657 A JP2010068657 A JP 2010068657A JP 2010068657 A JP2010068657 A JP 2010068657A JP 5539765 B2 JP5539765 B2 JP 5539765B2
Authority
JP
Japan
Prior art keywords
film
etching
semiconductor film
resist mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010068657A
Other languages
English (en)
Other versions
JP2010251733A5 (ja
JP2010251733A (ja
Inventor
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010068657A priority Critical patent/JP5539765B2/ja
Publication of JP2010251733A publication Critical patent/JP2010251733A/ja
Publication of JP2010251733A5 publication Critical patent/JP2010251733A5/ja
Application granted granted Critical
Publication of JP5539765B2 publication Critical patent/JP5539765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

薄膜トランジスタと表示装置の作製方法に関する。
近年、ガラス基板などの絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成される薄膜トランジスタが注目されている。薄膜トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイスに広く応用されている。薄膜トランジスタは、特に液晶表示装置またはＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などに代表される、画像表示装置のスイッチング素子として開発が急がれている。
多結晶半導体膜を用いると、高移動度の薄膜トランジスタを得ることができる。多結晶半導体膜を形成する方法として、例えば、非晶質半導体膜にレーザー光を照射することによって比較的低温で結晶化させる方法、非晶質半導体膜を加熱することによってレーザー光を照射する方法と比較して高温で結晶化させる方法などが挙げられる。このような比較的低温で結晶化させた結晶性半導体はＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）と呼ばれ、比較的高温で結晶化させた結晶性半導体はＨＴＰＳ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）と呼ばれる。特に、ＬＴＰＳは比較的低温で多結晶半導体膜を作製することができるため、ガラス基板を用いることが可能であり、様々な技術開発がなされている。
上述した薄膜トランジスタの作製方法においては、高い生産性及び生産コストの低減が求められている。生産性を高め、生産コストを低減させる方法の一として、工程の簡略化が挙げられる。フォトリソグラフィ法に用いるフォトマスクの枚数を削減することは、工程の簡略化のために重要である。例えばフォトマスクが一枚増加すると、レジスト塗布、プリベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、洗浄及び乾燥工程などが必要になる。そのため、使用するフォトマスクが一枚増加するだけで、工程数が大幅に増加する。そこで、フォトマスクの枚数を削減するために、数多くの技術開発がなされている（例えば、特許文献１及び特許文献２）。
特開２００３−１７９０６９号公報 特開２００７−２２７４４０号公報
本発明の一態様は、薄膜トランジスタの作製に用いるフォトマスクの枚数を削減することを課題とする。
本発明の一態様は、第１の導電膜、絶縁膜、第１の半導体膜を順に積層して形成し、前記第１の半導体膜を結晶化して第２の半導体膜を形成し、前記第２の半導体膜上に不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、少なくとも前記絶縁膜、前記第２の半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行い、前記第１の導電膜にサイドエッチングを伴う第２のエッチングを行って第１の配線層を形成し、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記第２の半導体膜に第３のエッチングを行って第２の配線層、不純物半導体層並びに上部がエッチングされた前記第２の半導体膜を形成することを特徴とする薄膜トランジスタの作製方法である。
なお、本明細書中において、「結晶化」は、非晶質が結晶になる場合と、非晶質と結晶の双方が混在した構造における結晶性が高くなる場合と、を含む。従って、単に結晶性を高める場合であっても「結晶化」、「結晶化工程」、またはこれらに準じる記載を用いるものとする。
本発明の一態様は、第１の導電膜、絶縁膜、第１の半導体膜を順に積層して形成し、前記第１の半導体膜を結晶化して第２の半導体膜を形成し、前記第２の半導体膜上に不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、少なくとも前記絶縁膜、前記第２の半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行い、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第１の導電膜にサイドエッチングを伴う第２のエッチングを行って第１の配線層を形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記第２の半導体膜に第３のエッチングを行って第２の配線層、不純物半導体層並びに上部がエッチングされた前記第２の半導体膜を形成することを特徴とする薄膜トランジスタの作製方法である。
上記構成の本発明の一態様において、前記第１のレジストマスクは多階調マスクを用いて形成すればよい。
本発明の一態様は、第１の導電膜、絶縁膜及び第１の半導体膜を順に積層して形成し、前記第１の半導体膜を結晶化して第２の半導体膜を形成し、前記第２の半導体膜上に第１のレジストマスクを形成し、前記第１のレジストマスクに覆われていない領域に一導電型を付与する不純物元素を選択的に導入し、前記第１のレジストマスクを除去した後、第２の半導体膜の不純物元素の活性化を行い、前記第２の半導体膜上に第２の導電膜を形成し、前記第２の導電膜上に凹部を有する第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、少なくとも前記絶縁膜、前記第２の半導体膜、前記第２の導電膜に第１のエッチングを行い、前記第１の導電膜にサイドエッチングを伴う第２のエッチングを行って第１の配線層を形成し、前記第２の導電膜上に第３のレジストマスクを形成し、前記第３のレジストマスクを用いて前記第２の導電膜及び前記第２の半導体膜に第３のエッチングを行って第２の配線層、並びにソース領域及びドレイン領域を有する半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
上記構成の本発明の一態様においては、前記第１のエッチングによって薄膜積層体を形成し、前記第２のエッチングによって前記薄膜積層体の側面から概ね等しい距離だけ内側に前記第１の配線層の側面を形成することが好ましい。
上記構成の本発明の一態様において、前記第１の導電膜は基板上に下地絶縁膜を介して形成され、前記第１のエッチングにより前記下地絶縁膜の上部もエッチングされることが好ましい。
ここで、第１のエッチングとしては、ドライエッチングまたはウエットエッチングを用いればよい。なお、第１のエッチングをドライエッチングにより行う場合には、一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には、複数の工程により第１のエッチングを行ってもよい。そして、第２のエッチングとしても、ドライエッチングまたはウエットエッチングを用いればよい。しかし、上記の通り、第２のエッチングでは、第１の導電膜がサイドエッチングされる必要があり、第２のエッチングとしては、ウエットエッチングを用いることが好ましい。
ここで、第２の半導体膜の形成は、第１の半導体膜を熱結晶化法により加熱し、または第１の半導体膜に対してレーザー光を照射することによって行われることが好ましい。
ここで、第２のエッチングは第１の導電膜のサイドエッチングを伴う条件により行うため、第１の導電膜は前記パターン形成された薄膜積層体よりも内側に後退するようにエッチングされる。従って、第２のエッチング後に第１の導電膜から形成される第１の配線層の側面は、パターン形成された薄膜積層体の側面よりも内側に存在する。更には、パターン形成された第１の配線層の側面と、パターン形成された薄膜積層体の側面との間隔は概ね等しいものとなる。
なお、本明細書中において、第１の配線層の「パターン」とは、例えば、ゲート電極及びゲート配線並びに容量電極及び容量配線を形成する金属配線の上面レイアウトをいう。
なお、本明細書中において、サイドエッチングとは、被エッチング膜の厚さ方向（基板面または被エッチング膜の下地膜の面に垂直な方向）のみならず、厚さ方向に対して垂直な方向（基板面方向または被エッチング膜の下地膜の面方向）にも被エッチング膜が削られるエッチングをいう。
なお、上記した本発明の一態様である薄膜トランジスタの作製方法において、凹部を有するレジストマスクは多階調マスクを用いて形成することが好ましい。
なお、上記した本発明の一態様である薄膜トランジスタの作製方法を適用し、薄膜トランジスタの第２の配線層に接続して画素電極を選択的に形成することで、表示装置を作製することができる。
なお、エッチングは、「意図しないエッチング」が極力生じにくい条件により行うことが好ましい。
なお、本明細書中において、任意の膜が「耐熱性を有する」とは、後の工程における温度によって当該膜が膜としての形態を保ち、且つ当該膜に求められる機能及び特性を保つことができることをいう。
なお、本明細書中において、「ゲート配線」とは、薄膜トランジスタのゲート電極に接続される配線をいう。ゲート配線は、第１の配線層により形成される。ゲート配線は走査線と呼ばれることがある。
なお、本明細書中において、「ソース配線」とは、薄膜トランジスタのソース電極及びドレイン電極に接続される配線をいう。ソース配線は、第２の配線層により形成される。ソース配線は信号線と呼ばれることがある。
本発明の一態様により、薄膜トランジスタの作製工程数を大幅に削減することができる。更には、本発明の一態様により作製した薄膜トランジスタは表示装置に適用できるため、表示装置の作製工程数を大幅に削減することもできる。より具体的には、本発明の一態様により、第１の配線層のエッチングにサイドエッチングを用いることによって、第１の配線層をエッチングするためのマスクが不要となるため、エッチングに用いるフォトマスクの枚数を減らすことができる。一のフォトマスク（多階調マスク）を用いて薄膜トランジスタのエッチングを行うことも可能である。従って、薄膜トランジスタまたは表示装置の作製工程数を大幅に削減することができる。更には、エッチングにおけるフォトマスクの位置合わせの際にずれが発生することを防止することができる。
本発明の一態様により、薄膜トランジスタが第１の配線層端部に接して空洞を有するため、ゲート電極とドレイン電極の間に生じるリーク電流が小さいものとなる。
薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置とその作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の一例を説明する図。 アクティブマトリクス基板の接続部の一例を説明する図。 アクティブマトリクス基板の接続部の一例を説明する図。 アクティブマトリクス基板の接続部の一例を説明する図。 多階調マスクの一例を説明する図。 薄膜トランジスタを含む表示装置の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 薄膜トランジスタを含む表示装置の作製方法の一例を説明する図。 表示装置を用いた電子機器を説明する図。 表示装置を用いた電子機器を説明する図。 表示装置を用いた電子機器を説明する図。
以下では、実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いることがある。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
（実施の形態１）
本実施の形態では、薄膜トランジスタを含む表示装置の作製方法の一例について、図１乃至図２３を参照して説明する。
なお、図１８乃至図２２には本実施の形態に係る薄膜トランジスタの上面図を示し、図２２は画素電極まで形成した完成図である。図２乃至図４は、図１８乃至図２２に示すＡ１−Ａ２における断面図である。図５乃至図７は、図１８乃至図２２に示すＢ１−Ｂ２における断面図である。図８乃至図１０は、図１８乃至図２２に示すＣ１−Ｃ２における断面図である。図１１乃至図１３は、図１８乃至図２２に示すＤ１−Ｄ２における断面図である。図１４乃至図１６は、図１８乃至図２２に示すＥ１−Ｅ２における断面図である。
図１は、基板１００上に第２の半導体膜１０６を形成する方法を説明する図である。
まず、基板１００上に、第１の絶縁膜１０１、第１の導電膜１０２、第２の絶縁膜１０４及び第１の半導体膜１０５をこの順に形成する（図１（Ａ））。これらの膜のそれぞれは、単層で形成してもよいし、複数の膜を積層した積層膜であってもよい。
基板１００は、絶縁性基板である。表示装置に適用する場合には、基板１００として、例えばガラス基板または石英基板を用いることができる。ここでは、ガラス基板を用いる。
第１の絶縁膜１０１は、絶縁性材料により形成する。第１の絶縁膜１０１は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンなどを用いて形成することができる。ただし、後の工程（第２の絶縁膜１０４の形成など）に耐えうる程度の耐熱性は必要である。更には、後の工程（第２の導電膜１１０のエッチングなど）で食刻または腐食されない材料を選択する。
基板１００としてガラス基板を用いる場合には、第１の絶縁膜１０１には窒化シリコン膜または窒化酸化シリコン膜を用いることが好ましい。第１の絶縁膜１０１が窒素を含むことで、ガラス基板１００中のＮａなどが半導体膜に侵入することを効果的に防ぐことができるためである。更には、第１の絶縁膜１０１がハロゲン（フッ素、塩素または臭素）を含むことが好ましい。第１の絶縁膜１０１にハロゲンを含ませることで、ガラス基板１００中の不純物金属元素が半導体膜に侵入することをより効果的に防ぐことができるためである。第１の絶縁膜１０１にハロゲンを含ませるには、形成に用いるガスに、ハロゲンガスまたはハロゲン化合物からなるガスを含ませればよい。
なお、第１の絶縁膜１０１は、例えばＣＶＤ法（熱ＣＶＤ法またはプラズマＣＶＤ法などを含む）またはスパッタリング法などにより形成することができるが、特定の方法に限定されるものではない。第１の絶縁膜１０１は、単層で形成してもよいし、複数の層を積層して形成してもよい。なお、第１の絶縁膜１０１は、下地膜または下地絶縁膜とも呼ぶことができる。
第１の導電膜１０２は、導電性材料により形成する。第１の導電膜１０２は、例えばＴｉ、Ｍｏ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｎｂ若しくはＳｃなどの金属材料またはこれらを主成分とする合金材料などの導電性材料を用いて形成することができる。ただし、後の工程（第２の絶縁膜１０４の形成など）に耐えうる程度の耐熱性は必要であり、後の工程（第２の導電膜１１０のエッチングなど）で食刻または腐食されない材料を選択することを要する。この限りにおいて、第１の導電膜１０２は特定の材料に限定されるものではない。
なお、第１の導電膜１０２は、例えばスパッタリング法またはＣＶＤ法（熱ＣＶＤ法またはプラズマＣＶＤ法などを含む）などにより形成することができる。ただし、特定の方法に限定されるものではない。
第２の絶縁膜１０４は、絶縁性材料により形成する。第２の絶縁膜１０４は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンなどを用いて形成することができる。ただし、第１の導電膜１０２と同様に耐熱性が必要であり、後の工程で食刻または腐食されない材料を選択することを要する。この限りにおいて、第２の絶縁膜１０４は特定の材料に限定されるものではない。
なお、第２の絶縁膜１０４は、例えばＣＶＤ法（熱ＣＶＤ法またはプラズマＣＶＤ法などを含む）またはスパッタリング法などにより形成することができるが、特定の方法に限定されるものではない。なお、第２の絶縁膜１０４は、ゲート絶縁膜として機能するものである。
第１の半導体膜１０５は、半導体材料により形成する。第１の半導体膜１０５は、例えば、シランガスにより形成される非晶質シリコンなどを用いて形成することができる。または、ゲルマニウムなどを用いてもよい。なお、結晶性についても限定されるものではなく、非晶質シリコンに代えて微結晶シリコンなどを用いてもよい。なお、第１の導電膜１０２などと同様に、耐熱性が必要であり、後の工程で食刻または腐食されない材料を選択することを要し、この限りにおいて、第１の半導体膜１０５は特定の材料に限定されるものではない。
なお、第１の半導体膜１０５は、例えばＣＶＤ法（熱ＣＶＤ法またはプラズマＣＶＤ法などを含む）またはスパッタリング法などにより形成することができる。ただし、特定の方法に限定されるものではない。
次に、第１の半導体膜１０５を加熱して水素を脱離させ、第１の半導体膜１０５にレーザー光１５０を照射し、第１の半導体膜１０５の結晶化を行なう（図１（Ｂ））。なお、ここで水素を脱離させる工程は、基板１００を電気炉などに搬入し、４５０℃〜５５０℃で０．５〜４時間の加熱を行えばよい。例えば、５００℃、１時間程度の加熱を行えばよい。
または、基板１００を加熱しつつレーザー光１５０を照射してもよい。なお、レーザー光１５０は線状であることが好ましい。このときの加熱温度としては３００〜５００℃程度であることが好ましい。
なお、レーザー光を用いた結晶化の工程には、例えば、パルス発振レーザー、連続発振のレーザー（ＣＷレーザー）、擬似的なＣＷレーザー（発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザー）などを用いることができる。
ここで、レーザー光１５０の生成に用いることのできるレーザーを例示的に列挙する。用いることのできるレーザーとして、例えば、ＫｒＦレーザーなどのエキシマレーザー、Ａｒレーザー若しくはＫｒレーザーなどの気体レーザーが挙げられる。または、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザーなどの固体レーザーが挙げられる。なお、エキシマレーザーはパルス発振レーザーであるが、ＹＡＧレーザーなどの固体レーザーには、連続発振レーザーにも、疑似連続発振レーザーにも、パルス発振レーザーにもなるものがある。なお、固体レーザーにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。
または、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰなどの半導体レーザーも用いることができる。
なお、連続発振が可能な固体レーザーを用いる場合には、基本波の第２高調波乃至第４高調波を照射することで、大粒径の結晶を得ることができる。例えば、好ましくは、ＹＡＧレーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。パワー密度は０．０１ＭＷ／ｃｍ２以上１００ＭＷ／ｃｍ２以下（好ましくは０．１ＭＷ／ｃｍ２以上１０ＭＷ／ｃｍ２以下）とすればよい。
ここでは、例えばパルス発振レーザーであるエキシマレーザーを用いる。エキシマレーザーを用いる場合には、パルス発振周波数１Ｈｚ以上１０ＭＨｚ未満、好ましくは１００Ｈｚ〜１０ｋＨｚとし、レーザーエネルギーを０．２〜０．４５Ｊ／ｃｍ２、好ましくは０．２〜０．３５Ｊ／ｃｍ２、更に好ましくは０．２〜０．３Ｊ／ｃｍ２とする。エキシマレーザーを用いることによって、第１の導電膜１０２への熱の拡散を抑制することができる。パルス発振レーザーを用いることで、連続発振レーザーと比較して半導体膜を結晶化させる際の体積変動に起因する半導体膜の膜剥がれを防止することができる。
上記した第１の半導体膜１０５へのレーザー光の照射により、結晶性が高められた第２の半導体膜１０６が形成される（図１（Ｃ））。なお、結晶性が高められた半導体膜は、多結晶半導体膜であることが好ましい。
なお、本実施の形態では、基板１００としてガラス基板を用い、第１の半導体膜１０５の結晶化にレーザーを用いる場合を示したが、第１の半導体膜１０５の水素を脱離させる工程の後、瞬間熱アニール（ＲＴＡ）またはファーネスアニール炉を用いる熱結晶化法により第１の半導体膜１０５を結晶化させてもよい。なお、熱結晶化工程を行った後に、第１の半導体膜１０５にレーザー光１５０を照射してもよい。
または、レーザー光を照射する前に第１の半導体膜１０５に半導体膜の結晶化を助長することができる触媒元素（例えば、ニッケルなど）を添加してもよい。
一般的な逆スタガ型ボトムゲート構造の薄膜トランジスタは、ゲート電極のパターンを形成し、このゲート電極を覆ってゲート絶縁膜を形成し、このゲート絶縁膜上に非晶質半導体膜または微結晶半導体膜を形成し、該半導体膜に対してレーザー光を照射して結晶化し、または結晶性を高めて、結晶性半導体膜を形成する。レーザー結晶化法では、レーザー光を線状または矩形状に成形し、線状または矩形状のビームを半導体膜上に走査して照射することで半導体膜を結晶化し、または結晶性を高める。このとき、従来の逆スタガ型ボトムゲート構造の薄膜トランジスタではゲート電極のパターンが形成されているため、レーザー光の被照射面である半導体膜の表面における熱伝導率が不均一である。そのため、形成された結晶粒の粒径にばらつきが生じ、電気的特性にばらつきが生じる。更には、ゲート電極にパターンが形成されて段差を有していることで、半導体層側面近傍における半導体層とゲート電極の間にリーク電流が生じうる。または、ゲート電極にパターンが形成されて段差を有することで、半導体膜の形成時に、被形成面に良好に被覆させることが難しい場合もある。
一方、本実施の形態の薄膜トランジスタは、ゲート電極にパターンが形成されていない状態でレーザー光を照射するため、熱伝導率の均一性が高く、電気的特性のばらつきを抑えることが可能である。または、多結晶半導体膜を直接成膜する場合においても、半導体膜を成膜する際にゲート電極にパターンが形成されていないため、半導体層とゲート電極の間に生じるリーク電流を抑え、半導体膜の形成時に被形成面に良好に被覆させることが容易になる。
次に、第２の半導体膜１０６上に不純物半導体膜１０８及び第２の導電膜１１０をこの順に積層して形成する。これらの膜は、単層であってもよいし、複数の膜を積層した積層膜であってもよい。
不純物半導体膜１０８は、一導電性を付与する不純物元素を含む半導体膜であり、一導電性を付与する不純物元素が添加された半導体形成のための材料ガスなどにより形成される。例えば、フォスフィン（化学式：ＰＨ３）またはジボラン（化学式：Ｂ２Ｈ６）を含むシランガスにより形成される、リンまたはボロンを含むシリコン膜である。ただし、第１の導電膜１０２などと同様に、耐熱性が必要であり、後の工程で食刻または腐食されない材料を選択することを要する。この限りにおいて、不純物半導体膜１０８は、特定の材料に限定されるものではない。なお、不純物半導体膜１０８の結晶性については特に限定されるものではないが、好ましくは結晶性半導体膜により形成する。なお、不純物半導体膜１０８を結晶性半導体により形成する場合には、酸素または窒素に代表される結晶化を阻害する成分を低減させ、シランなどの堆積性ガスの流量に対する水素などの希釈ガスの流量を小さくすることで形成することができる。不純物半導体膜１０８を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよいが、結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。このように形成することで、所謂、微結晶半導体膜が形成される。
なお、不純物半導体膜１０８は、例えばＣＶＤ法（熱ＣＶＤ法またはプラズマＣＶＤ法などを含む）などにより形成することができる。ただし、特定の方法に限定されるものではない。
なお、第２の半導体膜１０６と不純物半導体膜１０８との間に、不純物半導体膜１０８と同じ導電型の不純物元素を不純物半導体膜１０８よりも低濃度に含む膜を形成することが好ましい。この低濃度に不純物元素を含む膜を形成することによって、第２の半導体膜１０６と不純物半導体膜１０８の間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成され、ホットキャリア劣化が抑制される。なお、低濃度に不純物元素を含む膜は、必ずしも膜として形成されなくてもよく、低濃度に不純物元素を含む領域を存在せしめるだけでもよい。
第２の導電膜１１０は、導電性材料（第１の導電膜１０２として列挙した材料など）であって、第１の導電膜１０２とは異なる材料により形成する。ここで、「異なる材料」とは、主成分が異なる材料をいう。具体的には、後に説明する第２のエッチングによりエッチングされにくい材料を選択すればよい。なお、第２の導電膜１１０は、第１の導電膜１０２などと同様に、耐熱性が必要であり、後の工程で食刻または腐食されない材料を選択することを要する。従って、この限りにおいて、第２の導電膜１１０は特定の材料に限定されるものではない。
なお、第２の導電膜１１０は、例えばスパッタリング法またはＣＶＤ法（熱ＣＶＤ法またはプラズマＣＶＤ法などを含む）などにより形成することができる。ただし、特定の方法に限定されるものではない。
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図２（Ａ）、図５（Ａ）、図８（Ａ）、図１１（Ａ）、図１４（Ａ））。第１のレジストマスク１１２は凹部または凸部を有するレジストマスクである。換言すると、厚さの異なる複数の領域（ここでは、二の領域）からなるレジストマスクともいうことができる。なお、第１のレジストマスク１１２において、厚い領域を第１のレジストマスク１１２の凸部と呼び、薄い領域を第１のレジストマスク１１２の凹部と呼ぶこととする。
第１のレジストマスク１１２において、後に第２の配線層１２０が形成される領域には凸部が形成され、第２の配線層１２０を有さず半導体膜が露出して形成される領域には凹部が形成される。
第１のレジストマスク１１２は、多階調マスクを用いることで形成することができる。ここで、多階調マスクについて図２７を参照して以下に説明する。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、例えば、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行うものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（例えば、二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
図２７（Ａ−１）及び図２７（Ｂ−１）は、多階調マスクの断面図の例を示す。図２７（Ａ−１）にはグレートーンマスク１４０を示し、図２７（Ｂ−１）にはハーフトーンマスク１４５を示す。
図２７（Ａ−１）に示すグレートーンマスク１４０は、透光性を有する基板１４１上に遮光膜により形成された遮光部１４２、及び遮光膜のパターンにより設けられた回折格子部１４３で構成されている。
回折格子部１４３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュなどを有することで、光の透過率を調整する。なお、回折格子部１４３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
透光性を有する基板１４１としては、石英などを用いることができる。遮光部１４２及び回折格子部１４３を構成する遮光膜は、金属膜を用いて形成すればよく、好ましくはＣｒまたは酸化クロムなどにより設けられる。
グレートーンマスク１４０に露光するための光を照射した場合、図２７（Ａ−２）に示すように、遮光部１４２に重畳する領域における透光率は０％となり、遮光部１４２または回折格子部１４３が設けられていない領域における透光率は１００％となる。なお、回折格子部１４３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュなどの間隔により調整可能である。
図２７（Ｂ−１）に示すハーフトーンマスク１４５は、透光性を有する基板１４６上に半透光膜により形成された半透光部１４７、及び遮光膜により形成された遮光部１４８で構成されている。
半透光部１４７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮまたはＣｒＳｉなどの膜を用いて形成することができる。遮光部１４８は、グレートーンマスクの遮光膜と同様の金属膜を用いて形成すればよく、好ましくはＣｒまたは酸化クロムなどにより設けられる。
ハーフトーンマスク１４５に露光するための光を照射した場合、図２７（Ｂ−２）に示すように、遮光部１４８に重畳する領域における透光率は０％となり、遮光部１４８または半透光部１４７が設けられていない領域における透光率は１００％となる。なお、半透光部１４７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する膜厚などにより、調整可能である。
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有する第１のレジストマスク１１２を形成することができる。
ただし、これに限定されず、多階調マスクを用いることなく第１のレジストマスクを形成してもよい。または、上記したように、第１のレジストマスクが凹部または凸部を有さないレジストマスクであってもよい。
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第２の絶縁膜１０４、第２の半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングによりパターニングし、薄膜積層体１１４及びエッチングされた第１の導電膜１１３を形成する。このとき、第１の絶縁膜１０１の上部もエッチングされ、エッチングされた第１の絶縁膜１１５が形成されることが多い（図２（Ｂ）、図５（Ｂ）、図８（Ｂ）、図１１（Ｂ）、図１４（Ｂ）、図１８）。このエッチング工程を第１のエッチングとよぶ。第１のエッチングとしては、ドライエッチングまたはウエットエッチングを用いればよいが、異方性の高いエッチング法（物理的エッチング）により行うことが好ましい。第１のエッチングに異方性の高いエッチング法を用いることで、パターンの加工精度を向上させることができる。なお、第１のエッチングをドライエッチングにより行う場合には一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には複数の工程により第１のエッチングを行うとよい。ウエットエッチングでは、被エッチング膜の種類によってエッチングレートが異なり、全ての膜を一の工程にてエッチングすることが困難だからである。ここでは、第１のエッチングを一の工程により行う場合にはドライエッチングを用い、複数の工程により行う場合には少なくとも第１の導電膜１０２のエッチングにドライエッチングを用いるとよい。すなわち、少なくとも第１の導電膜１０２はドライエッチングで加工し、エッチングされた第１の導電膜１１３を形成するとよい。
下地絶縁膜として機能する、エッチングされた第１の絶縁膜１１５を有することで、第１のエッチングにおいて基板１００への「意図しないエッチング」を防ぐことができる。そのため、基板１００中に含まれる不純物金属元素の半導体膜への付着及び半導体膜内部への侵入を防ぐことができる。
なお、第１のエッチングは、例えば３段階のドライエッチングにより行えばよい。まず、Ｃｌ２ガスとＣＦ４ガスとＯ２ガスの混合ガス中でエッチングを行い、次に、Ｃｌ２ガスのみを用いてエッチングを行い、最後に、ＣＨＦ３ガスのみを用いてエッチングを行えばよい。
次に、第１のレジストマスク１１２を用いて第２のエッチングを行う。すなわち、エッチングされた第１の導電膜１１３をさらにエッチングによりパターニングし、第１の配線層１１６を形成する（図２（Ｃ）、図５（Ｃ）、図８（Ｃ）、図１１（Ｃ）、図１４（Ｃ）、図１９）。このエッチング工程を第２のエッチングとよぶ。
なお、第１の配線層１１６は、薄膜トランジスタのゲート電極、ゲート配線、容量素子の一方の電極、容量配線及び支持部を構成している。第１の配線層１１６Ａと表記する場合には、ゲート配線と薄膜トランジスタのゲート電極を構成する第１の配線層を指す。第１の配線層１１６Ｂまたは第１の配線層１１６Ｄと表記する場合には支持部を構成する第１の配線層を指す。第１の配線層１１６Ｃと表記する場合には容量配線と容量素子の一方の電極を構成する第１の配線層を指す。そして、これらを総括して「第１の配線層１１６」と呼ぶ。
第２のエッチングは、第１の導電膜１０２により形成される第１の配線層１１６の側面が、薄膜積層体１１４の側面より内側に形成されるエッチング条件により行う。換言すると、第１の配線層１１６の側面が、薄膜積層体１１４の底面に接して形成されるようにエッチングを行う（図１９乃至図２２におけるＡ１−Ａ２断面において第１の配線層１１６の幅が薄膜積層体１１４の幅より小さくなるようにエッチングを行う）。更には、第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件により行う。換言すると、第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件により行う。このような条件により第２のエッチングを行うことで、第１の配線層１１６を形成することができる。
なお、第１の配線層１１６の側面の形状は特に限定されない。例えば、テーパ形状であってもよい。第１の配線層１１６の側面の形状は、第２のエッチングにおいて用いる薬液などの条件によって決められるものである。
ここで、「第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件」、または「第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件」とは、以下の第１の要件及び第２の要件を満たすものをいう。
第１の要件は、第１の配線層１１６が必要な箇所に残存することである。第１の配線層１１６の必要な箇所とは、図１９乃至図２２に点線で示される領域をいう。すなわち、第２のエッチング後に、第１の配線層１１６がゲート配線（ゲート電極を含む）、容量配線及び支持部を構成するように残存することが必要である。第１の配線層がゲート配線及び容量配線を構成するためには、これらの配線が断線しないように第２のエッチングを行う必要がある。図２及び図２２に示されるように、薄膜積層体１１４の側面から間隔ｄ１だけ内側に第１の配線層１１６の側面が形成されることが好ましく、間隔ｄ１は実施者がレイアウトに従って適宜設定すればよい。
第２の要件は、第１の配線層１１６により構成されるゲート配線及び容量配線の最小幅ｄ３、並びに第２の配線層１２０Ａにより構成されるソース配線の最小幅ｄ２が適切なものとなることである（図２２）。第２のエッチングにより第２の配線層１２０Ａがエッチングされるとソース配線の最小幅ｄ２が小さくなり、ソース配線の電流密度が過大となり、電気的特性が低下するためである。そのため、第２のエッチングは、第１の導電膜１０２のエッチングレートが過大にならず、且つ第２の導電膜１１０のエッチングレートが可能な限り小さい条件で行う。
なお、ソース配線の最小幅ｄ２は大きくすることが困難である。ソース配線の最小幅ｄ２はソース配線と重畳する半導体膜の最小幅ｄ４により決まり、ソース配線の最小幅ｄ２を大きくするためには半導体膜の最小幅ｄ４を大きくせねばならず、隣接するゲート配線と容量配線とを絶縁させることが困難になるためである。従って、半導体膜の最小幅ｄ４は、前記した間隔ｄ１の概ね２倍よりも小さくする。換言すると、間隔ｄ１は半導体膜の最小幅ｄ４の約半分よりも大きくする。
なお、ソース配線と重畳する半導体膜の幅を最小幅ｄ４とする部分は、ゲート配線と、該ゲート配線と互いに隣接する容量配線との間に少なくとも一箇所あればよい。好ましくは、図２２に示すように、ゲート配線に隣接する領域及び容量配線に隣接する領域の半導体膜の幅を最小幅ｄ４とすればよい。
なお、第２の配線層により形成される、画素電極層と接続される部分の電極の幅はソース配線の最小幅ｄ２とすることが好ましい。
上記説明したように、サイドエッチングを伴う条件により第２のエッチングを行うことは非常に重要である。第２のエッチングが第１の導電膜１０２のサイドエッチングを伴うことによって、第１の配線層１１６により構成される、隣接するゲート配線と容量配線とを絶縁させることができるためである（図１９）。
ここで、第２のエッチングは、サイドエッチングを伴うエッチングであるため、エッチングは概略等方的に進行する。上記説明したように、第１のエッチングにより第１の導電膜１０２を加工してエッチングされた第１の導電膜１１３を形成し、第２のエッチングにより第１の配線層１１６を形成することで、前記間隔ｄ１を第１の導電膜１０２の厚さより小さくすることが可能になる。すなわち、前記間隔ｄ１を第１の導電膜１０２の厚さに対して独立に設計することができ、画素構造のレイアウト設計の自由度が向上する。
ここで、サイドエッチングとは、被エッチング膜の厚さ方向（基板面に垂直な方向または下地膜の面に垂直な方向）のみならず、厚さ方向に対して垂直な方向（基板面に平行な方向または下地膜の面に平行な方向）にも被エッチング膜が削られるエッチングをいう。サイドエッチングされた被エッチング膜の端部は、被エッチング膜に対するエッチングガスまたはエッチングに用いる薬液のエッチングレートによって様々な形状となるように形成されるが、端部が曲面となるように形成されることが多い。
なお、図１９に示すように、第１のエッチングにより形成される薄膜積層体１１４は、第１の配線層１１６Ｂ及び第１の配線層１１６Ｄにより構成される支持部に接する部分では細くなるように設計される（図１９において両矢印のみで示す部分を参照）。このような構造とすることで、第２のエッチングにより第１の配線層１１６Ａと、第１の配線層１１６Ｂまたは第１の配線層１１６Ｄとを分断して絶縁させることができる。
なお、図１９に示す第１の配線層１１６Ｂ及び第１の配線層１１６Ｄは、薄膜積層体１１４を支える支持部として機能する。支持部を有することで、第１の配線層１１６より上に形成される第２の絶縁膜１０４などの膜剥がれを防止することができる。更には支持部を設けることで、第２のエッチングにより第１の配線層１１６に接して形成される、空洞の領域が必要以上に広くなることを防止することができる。なお、支持部を設けることで、薄膜積層体１１４が自重によって破壊され、または破損することをも防止することができ、歩留まりが向上するため好ましい。ただし、本実施の形態は支持部を有する形態に限定されず、支持部を設けなくともよい。支持部を有しない形態の上面図（図２２に対応）の一例を図２３に示す。
以上説明したように、第２のエッチングは、ウエットエッチングにより行うことが好ましい。
第２のエッチングをウエットエッチングによって行う場合、第１の導電膜１０２をＡｌまたはＭｏにより形成し、第２の導電膜１１０をＴｉまたはＷにより形成し、エッチングには硝酸、酢酸及びリン酸を含む薬液を用いればよい。または、第１の導電膜１０２をＭｏにより形成し、第２の導電膜１１０をＴｉ、ＡｌまたはＷにより形成し、エッチングには過酸化水素水を含む薬液を用いればよい。
第２のエッチングをウエットエッチングによって行う場合、最も好ましくは、第１の導電膜１０２としてＮｄを添加したＡｌ上にＭｏを形成した積層膜を形成し、第２の導電膜１１０をＷにより形成し、エッチングには硝酸を２％、酢酸を１０％、リン酸を７２％含む薬液を用いる。このような組成の薬液を用いることで、第２の導電膜１１０がエッチングされることなく、エッチングされた第１の導電膜１１３がさらにエッチングされる。なお、第１の導電膜１０２に添加したＮｄは、耐熱性を向上させ、Ａｌのヒロックの発生防止を目的として添加されたものである。
なお、図１９に示すように、上面から見た第１の配線層１１６は角（例えば、角１５１）を有する。これは、第１の配線層１１６を形成する第２のエッチングが概略等方的であるため、第１の配線層１１６の側面と薄膜積層体１１４の側面との間隔ｄ１が概略等しくなるようにエッチングされるためである。なお、この角を有することによって寄生容量が生じる恐れがある。更には、角が長く形成されてしまうことで、隣り合う配線間の絶縁が不完全なものとなり、短絡が生じる恐れがある。そのため、第１の配線層１１６の角が生じる領域に開口部（図示しない）を形成し、該開口部により角の形成を防止してもよい。具体的には、第１の配線層１１６の角が生じる領域の上部に設けられた第１のレジストマスク１１２にあらかじめ開口部を形成し、該開口部と重畳する部分において第１の導電膜１０２を露出させた状態で第２のエッチングを行えばよい。それにより、角を生じさせず、または角を小さくすることが可能である。
次に、第１のレジストマスク１１２を縮小（後退）させる。例えば、第１のレジストマスク１１２を薄くする。そして、第２の導電膜１１０を露出させつつ、第２のレジストマスク１１８を形成する。第１のレジストマスク１１２を縮小（後退）させて、第２のレジストマスク１１８を形成する手段としては、例えば酸素プラズマを用いたアッシングが挙げられる。しかし、第１のレジストマスク１１２を縮小（後退）させて第２のレジストマスク１１８を形成する手段はこれに限定されるものではない。なお、ここでは第２のエッチングの後に第２のレジストマスク１１８を形成する場合について説明したが、第２のレジストマスク１１８を形成した後に第２のエッチングを行ってもよい。
次に、第２のレジストマスク１１８を用いて、薄膜積層体１１４における第２の導電膜１１０をエッチングし、第２の配線層１２０を形成する（図３（Ａ）、図６（Ａ）、図９（Ａ）、図１２（Ａ）、図１５（Ａ）及び図２０）。ここでエッチング条件は、第２の導電膜１１０以外の膜に対する食刻及び腐食が生じず、または生じ難い条件を選択する。特に、第１の配線層１１６の食刻及び腐食が生じず、または生じ難い条件により行うことが重要である。
なお、第２の配線層１２０は、薄膜トランジスタのソース電極若しくはドレイン電極、ソース配線若しくはドレイン配線、薄膜トランジスタと画素電極とを接続する電極、及び容量素子の他方の電極を構成している。「第２の配線層１２０Ａ」または「第２の配線層１２０Ｃ」と表記する場合には、薄膜トランジスタのソース電極及びドレイン電極の一方、ソース配線並びにドレイン配線を構成する電極層を指す。「第２の配線層１２０Ｂ」と表記する場合には、薄膜トランジスタのソース電極及びドレイン電極の他方、及び薄膜トランジスタと画素電極とを接続する電極を構成する電極層を指す。「第２の配線層１２０Ｄ」と表記する場合には、容量素子の他方の電極を構成する電極層を指す。そして、これらを総括して「第２の配線層１２０」と呼ぶ。
なお、薄膜積層体１１４における第２の導電膜１１０のエッチングは、ウエットエッチングまたはドライエッチングのどちらを用いてもよい。
続いて、薄膜積層体１１４における不純物半導体膜１０８及び第２の半導体膜１０６の上部（バックチャネル部）をエッチングして、不純物半導体層１２２とエッチングされた第２の半導体膜１２４を形成する（図３（Ｂ）、図６（Ｂ）、図９（Ｂ）、図１２（Ｂ）、図１５（Ｂ）及び図２１）。ここでエッチング条件は、不純物半導体膜１０８及び第２の半導体膜１０６以外の膜に対する食刻及び腐食が生じず、または生じ難い条件を選択する。特に、第１の配線層１１６の食刻及び腐食が生じず、または生じ難い条件により行うことが重要である。
なお、ここで、不純物半導体層１２２Ａは、第２の配線層１２０Ａと重畳する部分に設けられる。不純物半導体層１２２Ｂは、第２の配線層１２０Ｂと重畳する部分に設けられる。不純物半導体層１２２Ｃは、第２の配線層１２０Ｃと重畳する部分に設けられる。不純物半導体層１２２Ｄは、第２の配線層１２０Ｄと重畳する部分に設けられる。これらを総括して「不純物半導体層１２２」と呼ぶ。
なお、薄膜積層体１１４における不純物半導体膜１０８及び第２の半導体膜１０６の上部（バックチャネル部）のエッチングはドライエッチングまたはウエットエッチングにより行うことができる。
その後、第２のレジストマスク１１８を除去し（図３（Ｃ）、図６（Ｃ）、図９（Ｃ）、図１２（Ｃ）、図１５（Ｃ））、薄膜トランジスタが完成する（図３（Ｃ））。上記説明したように、薄膜トランジスタを１枚のフォトマスク（多階調マスク）により作製することができる。
なお、上記の図３（Ａ）及び図３（Ｂ）を参照して説明した工程を一括して第３のエッチングとよぶ。第３のエッチングは、上記説明したように、複数の段階に分けて行ってもよいし、一括して行ってもよい。
なお、図１７に示すように、第２の半導体膜１０６と不純物半導体膜１０８との間にはバッファ層を設けることが好ましい。バッファ層は、非晶質構造及び微小結晶粒を有する層（以下、ＩＬ層とよぶ。）により形成することが好ましい。なお、バッファ層１０９となる膜を第２の半導体膜１０６上に形成し、バッファ層１０９となる膜上に不純物半導体膜１０８を形成する工程と、第３のエッチングに係る工程以外は、上述した工程と同様に行えばよいため、ここでは説明を省略する。なお、バッファ層１０９を設けた場合の第３のエッチング工程では、バッファ層１０９の上部がエッチングされ、第２の半導体膜１０６の上部はエッチングされない。なお、バッファ層１０９を設けた場合の代表例としてＡ１−Ａ２の断面を図示したが、バッファ層１０９は第２の半導体膜１０６と重畳して存在するため、ここでは上面図は省略する。
バッファ層１０９となるＩＬ層は、従来の非晶質半導体層と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない。ＩＬ層は、従来の非晶質半導体層と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層である。なお、低温フォトルミネッセンス分光により取得したバッファ層１０９のスペクトルのピーク領域は、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶半導体層、好ましくは微結晶シリコン層を低温フォトルミネッセンス分光によるスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下である。
バッファ層１０９となる膜は、結晶核の生成を抑制する不純物元素により結晶核の生成を抑制しつつ微結晶半導体膜の形成条件により半導体膜を形成することで形成される。ここで、結晶核の生成を抑制する不純物元素としてはキャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンの配位数を減らし、ダングリングボンドを生成する不純物元素（例えば、酸素）の濃度は低減させる。従って、窒素濃度を低減させずして酸素濃度を低減させるとよい。具体的には、酸素については二次イオン質量分析法によって計測される濃度を５×１０１８ｃｍ−３以下とするとよい。
なお、酸素濃度を低く抑えて、窒素濃度を酸素濃度よりも高くして形成する手段としては、以下に示すものが挙げられる。
酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする手段の一は、バッファ層１０９となる膜の被形成面となる層を、高濃度に窒素を含む材料により形成することである。
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、バッファ層１０９となる膜の形成前に、被形成面に多量の窒素を存在させることである。バッファ層１０９となる膜の被形成面に多量の窒素を存在させるためには、バッファ層１０９となる膜の形成前に、被形成面に対して窒素を含むガスによって生成されるプラズマにより処理を行えばよい。ここで、窒素を含むガスとしては、例えばアンモニアが挙げられる。
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、バッファ層１０９となる膜の形成に用いる処理室（チャンバー）の内壁を、高濃度に窒素を含む膜により覆うことである。高濃度に窒素を含む膜として、例えば窒化シリコン膜が挙げられる。なお、処理室（チャンバー）の内壁を覆う高濃度に窒素を含む膜は、第２の絶縁膜１０４と同時に形成してもよく、同時に形成すると工程の簡略化ができるため好ましい。
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、バッファ層１０９となる膜の形成に用いるガスに含まれる酸素の濃度を低く抑え、窒素の濃度を高くすることである。このとき、窒素はバッファ層１０９の形成初期に用いるガスにのみ導入し、または導入する窒素の量を徐々に減少させていけばよい。
なお、ここでは上記手段のいずれか一を用いてもよいし、これらを組み合わせて用いてもよい。
なお、バッファ層１０９は、ＮＨ基またはＮＨ２基を含むことが好ましい。バッファ層１０９にＮＨ基を含ませることで、バッファ層１０９中のダングリングボンドを架橋することができ、ＮＨ２基を含ませることで、バッファ層１０９中のダングリングボンドを終端することができる。
バッファ層１０９を有する構成にすることによって、バッファ層１０９を有さない構成と比較して、オン電流を高めつつオフ電流を下げることができるため、ドレイン電流のオンオフ比が高い薄膜トランジスタを得ることが可能である。
なお、ここで、ドレイン電流とは、ソースとドレインの間に流れる電流をいう。
以上のように形成した薄膜トランジスタを覆って第３の絶縁膜を形成する。ここで、第３の絶縁膜は、第１の保護膜１２６のみで形成してもよいが、好ましくは第１の保護膜１２６と第２の保護膜１２８を積層して形成する（図４（Ａ）、図７（Ａ）、図１０（Ａ）、図１３（Ａ）、図１６（Ａ））。第１の保護膜１２６は、第２の絶縁膜１０４と同様に形成すればよい。なお、本実施の形態において第１の保護膜１２６は第１の配線層１１６の側面に形成される空洞の近傍には形成されていない場合を図示したが、第１の配線層１１６の側面に形成される空洞の近傍にも第１の保護膜１２６が形成される場合もある。なお、第１の保護膜１２６の膜厚が十分厚いものであれば、第１の配線層１１６の側面に形成される空洞の近傍にも第１の保護膜を形成することは可能であり、形成されることが好ましい。
第２の保護膜１２８は、表面が概略平坦になる方法により形成する。第２の保護膜１２８の表面を概略平坦にすることで、第２の保護膜１２８上に後に形成される画素電極層１３２の断切れなどを防止することができるためである。従って、ここで「概略平坦」とは、上記目的を達成しうる程度のものであればよく、高い平坦性が要求されるわけではない。
なお、第２の保護膜１２８は、例えば、感光性ポリイミド、アクリルまたはエポキシ樹脂などを用いて、スピンコーティング法などにより形成することができる。ただし、これらの材料または形成方法に限定されるものではない。
次に、第３の絶縁膜に第１の開口部１３０及び第２の開口部１３１を形成する（図４（Ｂ）、図７（Ｂ）、図１０（Ｂ）、図１３（Ｂ）、図１６（Ｂ））。第１の開口部１３０及び第２の開口部１３１は、第２の配線層１２０の少なくとも表面に達するように形成する。第１の開口部１３０及び第２の開口部１３１の形成方法は特定の方法に限定されず、第１の開口部１３０の径などに応じて実施者が適宜選択すればよい。例えば、フォトリソグラフィ法によりドライエッチングを行うことで第１の開口部１３０及び第２の開口部１３１を形成することができる。
なお、フォトリソグラフィ法によって開口部を形成することで、フォトマスクを１枚使用することになる。
次に、第３の絶縁膜上に画素電極層１３２を形成する（図４（Ｃ）、図７（Ｃ）、図１０（Ｃ）、図１３（Ｃ）、図１６（Ｃ）、図２２）。画素電極層１３２は、開口部を介して第２の配線層１２０に接続されるように形成する。具体的には、画素電極層１３２は、第１の開口部１３０を介して第２の配線層１２０Ｂに接続され、第２の開口部１３１を介して第２の配線層１２０Ｄに接続されるように形成される。画素電極層１３２は、透光性を有する導電性材料により形成することが好ましい。ここで、透光性を有する導電性材料としては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物などが挙げられる。透光性を有する導電性材料の膜の形成はスパッタリング法またはＣＶＤ法などにより行えばよいが、特定の方法に限定されるものではない。なお、画素電極層１３２についても単層で形成してもよいし、複数の層を積層して形成してもよい。
なお、本実施の形態においては、画素電極層１３２のみに透光性を有する導電性材料を用いたが、本実施の形態はこれに限定されない。第１の導電膜１０２及び第２の導電膜１１０の材料として、透光性を有する導電性材料を用いることもできる。
なお、フォトリソグラフィ法によって画素電極層１３２を形成することで、フォトマスクを１枚使用することになる。
以上説明したように、本実施の形態に係るアクティブマトリクス基板の作製（所謂アレイ工程）が完了する。本実施の形態にて説明したように、サイドエッチングを利用して第１の配線層１１６を形成し、更には多階調マスクを用いて第２の配線層１２０を形成することで、１枚のマスクによる薄膜トランジスタの作製が可能となる。
上記のように作製した薄膜トランジスタは、第１の配線層１１６の側面に接して空洞を有するため、第１の配線層１１６端部におけるリーク電流の小さいものとなる。更には、下地絶縁膜として機能する第１の絶縁膜１０１を有することで、基板１００としてガラス基板を用いる場合に、ガラス基板中のＮａなどが第２の半導体膜１０６中に侵入することを防ぐことができる。そのため、電気的特性が良好（例えば、オフ電流が低い）であり、基板面内における電気的特性のばらつきが小さい。
ここで、上記の工程により作製したアクティブマトリクス基板の端子接続部について図２４乃至図２６を参照して説明する。
図２４乃至図２６は、上記工程により作製した、アクティブマトリクス基板におけるゲート配線側の端子接続部及びソース配線側の端子接続部の上面図と断面図を示す。
図２４は、ゲート配線側の端子接続部及びソース配線側の端子接続部における、画素部から延伸したゲート配線及びソース配線の上面図を示す。
図２５は、図２４のＸ１−Ｘ２における断面図を示す。すなわち、図２５は、ゲート配線側の端子接続部における断面図を示す。図２５では、第１の配線層１１６が露出されている。この第１の配線層１１６が露出された領域に、端子部が接続される。
図２６は、ソース配線側の端子接続部における断面図を示す。図２６において、第１の配線層１１６と、第２の配線層１２０は画素電極層１３２を介して接続されている。図２６には第１の配線層１１６と、第２の配線層１２０の様々な接続形態を示している。本実施の形態の表示装置における端子接続部には、これらのいずれを用いてもよいし、図２６に示すもの以外の接続形態を用いてもよい。第２の配線層１２０を第１の配線層１１６に接続させることで、端子の接続部の高さを概ね等しくすることができる。
図２６（Ａ）では、第１の保護膜１２６と第２の保護膜１２８の端部がエッチングなどにより除去され、第１の配線層１１６と第２の配線層１２０が露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現することができる。図２６（Ａ）は、図２４のＹ１−Ｙ２における断面図に相当する。
なお、第１の配線層１１６と第２の配線層１２０が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
図２６（Ｂ）では、第１の保護膜１２６と第２の保護膜１２８に第３の開口部１６０Ａが設けられ、第１の保護膜１２６と第２の保護膜１２８の端部がエッチングなどにより除去されることで、第１の配線層１１６と第２の配線層１２０が露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。
なお、第３の開口部１６０Ａの形成、及び第１の配線層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
図２６（Ｃ）では、第１の保護膜１２６と第２の保護膜１２８に第３の開口部１６０Ｂと第４の開口部１６１が設けられることで、第１の配線層１１６と第２の配線層１２０が露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。ここで、図２６（Ａ）及び図２６（Ｂ）と同様に、第１の保護膜１２６と第２の保護膜１２８の端部はエッチングなどにより除去されているが、この領域は端子の接続部として用いられる。
なお、第３の開口部１６０Ｂと第４の開口部１６１の形成、並びに第１の配線層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
なお、開口部の数は図２６に示す開口部の数に特に限定されない。一の端子に対して一の開口部を設けるのみならず、一の端子に対して複数の開口部を設けてもよい。一の端子に対して複数の開口部を設けることで、開口部を形成するエッチング工程が不十分であるなどの理由で開口部が良好に形成されなかったとしても、他の開口部により電気的接続を実現することができる。更には、全ての開口部が問題なく形成された場合であっても、接触面積を広くすることができるため、コンタクト抵抗を低減することができ、好ましい。
次に、上記で説明した工程により作製した、表示装置のアクティブマトリクス基板を用いて液晶表示装置を作製する方法について説明する。すなわち、セル工程及びモジュール工程について説明する。ただし、本実施の形態に係る表示装置の作製方法において、セル工程及びモジュール工程は以下の説明に限定されない。
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）と、を貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。なお、特に説明しない場合であっても、対向基板上に形成する膜は単層でもよいし、積層して形成してもよい。
まず、基板上に遮光層を形成し、遮光層上に赤、緑、青のカラーフィルター層を形成し、カラーフィルター層上に画素電極層を選択的に形成し、画素電極層上にリブを形成する。
遮光層としては、遮光性を有する材料の膜を選択的に形成する。遮光性を有する材料としては、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂を用いることができる。または、Ｃｒを主成分とする材料膜の積層膜を用いてもよい。Ｃｒを主成分とする材料膜とは、クロム膜、酸化クロム膜または窒化クロム膜をいう。遮光層に用いる材料は遮光性を有するものであれば特に限定されない。遮光性を有する材料の膜を選択的に形成するには、フォトリソグラフィ法などを用いる。
カラーフィルター層は、バックライトから白色光が照射されると、赤、緑、青のいずれかの光のみを透過させることができる有機樹脂膜により選択的に形成すればよい。カラーフィルター層は、形成時に塗り分けを行うことで、選択的に形成することができる。カラーフィルターの配列は、ストライプ配列、デルタ配列または正方配列を用いればよい。
対向基板の画素電極層は、アクティブマトリクス基板が有する画素電極層１３２と同様に形成することができる。ただし、選択的に形成する必要がないため、対向基板の全面に形成すればよい。
画素電極上に形成するリブは、視野角を拡げることを目的として形成される、パターン形成された有機樹脂膜である。特に必要のない場合には形成しなくてもよい。
なお、対向基板の作製方法としては、他にも様々な態様が考えられる。例えば、カラーフィルター層を形成後、画素電極層の形成前にオーバーコート層を形成してもよい。オーバーコート層を形成することで画素電極の被形成面の平坦性を向上させることができるため、歩留まりが向上する。更には、カラーフィルター層に含まれる材料の一部が液晶材料中に侵入することを防ぐことができる。オーバーコート層には、アクリル樹脂またはエポキシ樹脂をベースとした熱硬化性材料が用いられる。
なお、リブの形成前または形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成してもよい。ポストスペーサとは、アクティブマトリクス基板と対向基板との間のギャップを一定に保つことを目的として、対向基板上に一定の間隔で形成する構造物をいう。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくてもよい。
次に、配向膜をアクティブマトリクス基板及び対向基板に形成する。配向膜の形成は、例えば、ポリイミド樹脂などを有機溶剤に溶かし、これを印刷法またはスピンコーティング法などにより塗布し、有機溶媒を溜去した後基板を焼成することにより行う。形成される配向膜の膜厚は、一般に、５０ｎｍ以上１００ｎｍ以下程度とする。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施す。ラビング処理は、例えば、ベルベットなどの毛足の長い布により配向膜を擦ることで行う。
次に、アクティブマトリクス基板と対向基板を、シール材料により貼り合わせる。対向基板にポストスペーサが設けられていない場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
次に、貼り合わせられたアクティブマトリクス基板と対向基板の間に、液晶材料を注入する。液晶材料を注入した後、注入口を紫外線硬化樹脂などで封止する。または、液晶材料をアクティブマトリクス基板と対向基板のいずれかの上に滴下した後に、これらの基板を貼り合わせてもよい。
次に、アクティブマトリクス基板と対向基板を貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
次に、モジュール工程として、端子部の入力端子（図２６において、第１の配線層１１６の露出された領域）にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ。以下、ＡＣＰという）を介して入力端子と接続される。ＡＣＰは接着剤として機能するペーストと、金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子と、により構成される。ペースト中に混入された粒子が入力端子上の導電層と、ＦＰＣに形成された配線に接続された端子上の導電層と、に接触することで、電気的な接続を実現する。なお、ＦＰＣの接続後にアクティブマトリクス基板と対向基板に偏光板を貼り付けてもよい。以上のように、表示装置に用いる液晶パネルを作製することができる。
以上のように、表示装置に用いる画素トランジスタを有するアクティブマトリクス基板を３枚のフォトマスクにより作製することができる。
従って、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。具体的には、上記説明したように、１枚のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することができる。そして、３枚のフォトマスクを用いて画素トランジスタを有するアクティブマトリクス基板を作製することができる。従って、用いるフォトマスクの枚数が低減されることから、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。
更には、裏面露光、レジストリフロー及びリフトオフ法などの複雑な工程を経ることなく、薄膜トランジスタの作製工程数を大幅に削減することができる。そのため、複雑な工程を経ることなく、表示装置の作製工程数を大幅に削減することができる。従って、歩留まりを低下させることなく、表示装置の作製工程数を大幅に削減することができる。
本発明の一態様により、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程を大幅に削減することができる。
更には、上記効果により、作製コストを大幅に削減することができる。
なお、第１のエッチングにより第１の導電膜１０２を加工するため、薄膜積層体１１４の側面と第１の配線層１１６の側面との間隔ｄ１は第１の導電膜１０２の厚さに対して独立に設計することができ、画素構造のレイアウト設計の自由度が高い。
なお、基板としてＮａなどの不純物金属元素を含むガラス基板を用いる場合であっても、Ｎａなどが半導体膜に付着し、半導体膜内部へ侵入して薄膜トランジスタの電気的特性を低下させること（オフ電流が高くなることなど）を防ぐことができる。そのため、電気的特性が良好な薄膜トランジスタを作製することができる。更には、作製される薄膜トランジスタの基板面内における特性のばらつきも小さくすることができる。そのため、表示装置の表示むらを小さくすることができる。
なお、本実施の形態の作製方法を適用して作製した薄膜トランジスタは、第１の配線層上にゲート絶縁膜を有し、前記ゲート絶縁膜上にチャネル形成領域、ソース領域及びドレイン領域を有する第２の半導体膜を有し、前記第２の半導体膜上にソース電極及びドレイン電極を有し、前記第１の配線層の側面に接して空洞を有する構造となる。第１の配線層の側面に接して空洞を有するように形成することで、第１の配線層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
なお、第１の配線層端部に生じるリーク電流が小さい薄膜トランジスタを作製することができるため、コントラスト比が高く、表示品質が良好な表示装置を得ることができる。
なお、本実施の形態は、上記説明した画素構造に限定されず、様々な液晶表示装置に適用することができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる薄膜トランジスタの作製方法及び該薄膜トランジスタがマトリクス状に配置されたＥＬ表示装置の作製方法の一例について、図２８乃至図４５を参照して説明する。本実施の形態では、異なる導電型を有する薄膜トランジスタを同一基板上に形成する例を示す。
なお、実施の形態１において詳細な説明がなされており、本実施の形態においても同様な作製方法を用いる部分については、詳細な説明を一部省略する。
本実施の形態では、単純な画素回路の一例を、図２８に示し、この画素回路を適用したＥＬ表示装置の作製方法について説明する。ただし、本発明の一態様であるＥＬ表示装置の画素回路は、図２８に示す構成に限定されるものではない。
図２８に示すＥＬ表示装置の画素において、画素２００は、第１のトランジスタ２０１、第２のトランジスタ２０２、容量素子２０３及び発光素子２０４を有する。第１のトランジスタ２０１はｎ型トランジスタであり、第２のトランジスタ２０２はｐ型トランジスタである。第１のトランジスタ２０１のゲート電極は、ゲート配線２０６に接続され、ソース電極及びドレイン電極の一方（第１の電極とする。）は、ソース配線２０７に接続され、ソース電極及びドレイン電極の他方（第２の電極とする。）は、第２のトランジスタ２０２のゲート電極及び容量素子２０３の一方の電極（第１の電極とする。）に接続されている。容量素子２０３の他方の電極（第２の電極とする。）は、電源線２０５に接続されている。第２のトランジスタ２０２のソース電極及びドレイン電極の一方（第１の電極とする。）は、発光素子２０４の一方の電極（第１の電極とする。）に接続され、ソース電極及びドレイン電極の他方（第２の電極とする。）は、電源線２０５に接続されている。発光素子２０４の他方の電極（第２の電極とする。）は、共通電極２０８に接続されている。
画素２００の動作について説明する。ゲート配線２０６の信号によって第１のトランジスタ２０１がオンすると、第２のトランジスタ２０２の第１の電極及び容量素子２０３の第１の電極の電位が、ソース配線２０７の電位（Ｖ３７）と等しくなる。第２のトランジスタ２０２のゲート電極の電位が電源線２０５の電位よりも低く、且つその電位差が第２のトランジスタ２０２のしきい値以上であれば、第２のトランジスタ２０２はオンし、発光素子２０４が発光する。
従って、第２のトランジスタ２０２を線形領域で動作させるときには、ソース配線２０７の電位（Ｖ３７）を変化させること（例えば、２値）で、第２のトランジスタ２０２のオンとオフとを制御することができる。つまり、発光素子２０４が有するＥＬ層に、電圧を印加するかしないかを制御することができる。
なお、第２のトランジスタ２０２を飽和領域で動作させるときには、ソース配線２０７の電位（Ｖ３７）を変化させることで、第２のトランジスタ２０２のゲート電極とソース電極の間の電圧を制御し、発光素子２０４に流れる電流量を制御することができる。
以上のようにして、第２のトランジスタ２０２を線形領域で動作させる場合には、発光素子２０４に電圧を印加するかしないかを制御することができ、発光素子２０４の発光状態と非発光状態とを制御することができる。このような駆動方法は、例えば、デジタル時間階調駆動に用いることができる。デジタル時間階調駆動は、１フレームを複数のサブフレームに分割し、各サブフレームにおいて発光素子２０４の発光状態と非発光状態とを制御する駆動方法である。
なお、第２のトランジスタ２０２を飽和領域で動作させる場合には、発光素子２０４に流れる電流量を制御することができ、発光素子の輝度を調整することができる。
次に、図２８に示す画素回路を適用したＥＬ表示装置と、その作製方法について以下に説明する。
なお、図２９乃至図３３には本実施の形態に係る薄膜トランジスタの作製方法の上面図を示し、図３３は画素電極まで形成した完成図である。図３４乃至図３７は、図２９乃至図３３に示すＡ１−Ａ２における断面図である。図３８乃至図４１は、図２９乃至３３に示すＢ１−Ｂ２における断面図である。図４２乃至図４５は、図２９乃至図３３に示すＣ１−Ｃ２における断面図である。
まず、実施の形態１と同様に、基板１００上に第１の絶縁膜１０１、第１の導電膜１０２、第２の絶縁膜１０４、第２の半導体膜２０９を形成する。なお、基板１００、第１の絶縁膜１０１、第１の導電膜１０２、第２の絶縁膜１０４、第２の半導体膜２０９の積層構造については、実施の形態１で示した作製方法及び材料を適宜選択して用いればよい。なお、第２の半導体膜２０９は、実施の形態１における第２の半導体膜１０６と同様の材料により同様に形成すればよい。
次に、第２の半導体膜２０９上に選択的に第１のレジストマスク２１１を設け、第１のレジストマスク２１１をマスクとして、第２の半導体膜２０９に一導電型を付与する不純物元素を導入することによって、第２の半導体膜２０９の第１のレジストマスク２１１により覆われていない領域に不純物領域２０９Ａ及び不純物領域２０９Ｂを形成する（図３４（Ａ）、図３８（Ａ）及び図４２（Ａ））。ここでは、一導電型を付与する不純物元素として、リン（Ｐ）が不純物領域２０９Ａ及び不純物領域２０９Ｂ中に１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように第２の半導体膜２０９に導入する。
続いて、第１のレジストマスク２１１を除去した後、不純物領域２０９Ａ及び不純物領域２０９Ｂが設けられた第２の半導体膜２０９上に、選択的に第２のレジストマスク２１２を設ける。この第２のレジストマスク２１２をマスクとして、第２の半導体膜２０９に不純物領域２０９Ａ及び不純物領域２０９Ｂを形成する際に導入した不純物元素とは異なる導電型を付与する不純物元素を導入することによって、第２の半導体膜２０９の第２のレジストマスク２１２により覆われていない領域に不純物領域２０９Ｃ及び不純物領域２０９Ｄを形成する。なお、第１のレジストマスク２１１に覆われた後、第２のレジストマスク２１２に覆われた箇所には、不純物元素が導入されない領域２０９Ｅが形成される（図２９、図３４（Ｂ）、図３８（Ｂ）及び図４２（Ｂ））。ここでは、一導電型を付与する不純物元素として、ボロン（Ｂ）が不純物領域２０９Ｃ及び不純物領域２０９Ｄ中に１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように第２の半導体膜２０９に導入する。
なお、第２の半導体膜２０９の少なくとも第２の導電膜によって後に形成される配線及び電極の下部領域には、一導電型を付与する不純物元素を導入することが好ましい。
なお、ここでは図示していないが、不純物領域２０９Ａ〜２０９Ｄと、不純物元素を導入しない領域２０９Ｅの間に不純物領域２０９Ａ〜２０９Ｄよりも低濃度に不純物元素が含まれる低濃度不純物領域（ＬＤＤ領域）を形成することが好ましい。ＬＤＤ領域は、不純物領域２０９Ａ〜２０９Ｄと、不純物元素を導入しない領域２０９Ｅとの間に、それぞれ不純物領域２０９Ａ〜２０９Ｄと同じ導電型を有する不純物元素を不純物領域２０９Ａ〜２０９Ｄよりも低濃度に導入して形成することができる。以下に、ＬＤＤ領域を形成する具体的な方法を述べる。
まず、第１の形成方法としては、第１のレジストマスク２１１及び第２のレジストマスク２１２とは異なるＬＤＤ領域形成用のマスクを新たに形成し、不純物領域２０９Ａ〜２０９Ｄよりも低濃度に不純物元素を導入する。第２の形成方法としては、第１のレジストマスク２１１及び第２のレジストマスク２１２をアッシングなどにより縮小（後退）させることによって、ＬＤＤ領域形成用のマスクを形成し、不純物元素を導入する方法などなどが挙げられる。
なお、上述した第２の形成方法では、新たなレジストマスクを形成せずに、既存のレジストマスクを縮小（後退）させることによって所望の形状を有するＬＤＤ形成用のレジストマスクを形成するため、レジストマスクの数を増加させることなくＬＤＤ領域を形成することができ、好ましい。更には、第２の形成方法では、新たなレジストマスクを形成しないため、マスクの位置合わせの際に発生するマスクずれを防止することができる。
その後、第２のレジストマスク２１２を除去し、加熱処理を行って不純物元素の活性化を行う。なお、ＬＤＤ領域を形成する場合には、ＬＤＤ領域と不純物領域を形成した後、ＬＤＤ領域形成用のマスクと第２のレジストマスク２１２を第２の半導体膜上から除去した後に加熱処理を行えばよい。
続いて、第２のレジストマスク２１２を除去した後、第２の半導体膜２０９上に第２の導電膜２１０を形成する。第２の導電膜２１０の材料及び形成方法については、実施の形態１と同様の材料及び形成方法を用いることができる。ここでは、例えばＭｏを用いる。
次に、第２の導電膜２１０上に第３のレジストマスク２１３を形成する（図３０、図３４（Ｃ）、図３８（Ｃ）、図４２（Ｃ））。ここで、第３のレジストマスク２１３は実施の形態１において上述した第２のレジストマスク２１２と同様に凹部または凸部を有するレジストマスクであることが好ましい。ただし、これに限定されるものではなく、凹部または凸部を有さないレジストマスクを用いてもよい。
なお、本実施の形態で示す第３のレジストマスク２１３には、後に第２の配線層が形成される領域には凸部が形成され、第２の配線層を有さず半導体膜が露出される領域には凹部が形成されている。第３のレジストマスク２１３は、実施の形態１で説明した多階調マスクを用いることで形成することができる。
次に、第３のレジストマスク２１３を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第２の絶縁膜１０４、第２の半導体膜２０９及び第２の導電膜２１０をエッチングによりパターニングし、薄膜積層体２１４を形成する（図３５（Ａ）、図３９（Ａ）、図４３（Ａ））。このとき、少なくとも第１の導電膜１０２の表面を露出させることが好ましい。本実施の形態において、このエッチング工程を第１のエッチングとよぶ。第１のエッチングには、ドライエッチングまたはウエットエッチングを用いればよく、実施の形態１と同様に行うことができる。
次に、第３のレジストマスク２１３を用いて第２のエッチングを行う。すなわち、第１の導電膜１０２をエッチングによりパターニングし、第１の配線層２１６を形成する（図３１、図３５（Ｂ）、図３９（Ｂ）、図４３（Ｂ））。
なお、第１の配線層２１６は、薄膜トランジスタのゲート電極、ゲート配線、容量素子の一方の電極及び支持部を構成している。第１の配線層２１６Ａと表記する場合には、ゲート配線及び第１のトランジスタ２０１のゲート電極を構成する電極層を指す。第１の配線層２１６Ｂと表記する場合には、第２のトランジスタ２０２のゲート電極及び容量素子２０３の一方の電極を構成する電極層を指す。第１の配線層２１６Ｃと表記する場合には、支持部を構成する電極層を指す。そして、これらを総括して「第１の配線層２１６」と呼ぶ。
第２のエッチングは、実施の形態１と同様に第１の導電膜１０２により形成される第１の配線層２１６の側面が、薄膜積層体２１４の側面より内側に形成されるエッチング条件により行う。
なお、実施の形態１において説明したように、サイドエッチングを伴う条件により第２のエッチングを行うことは非常に重要である。第２のエッチングが第１の導電膜１０２のサイドエッチングを伴うことによって、第１の配線層２１６により構成される、隣接するゲート配線間のみならず、画素回路内の素子の接続を所望のものとするようにパターンの形成をすることができるためである。
なお、図３１に示す第１の配線層２１６Ｃは、薄膜積層体２１４の第１の配線層２１６Ｃより上の部分を支える支持部として機能する。支持部を有することで、第１の配線層２１６より上に形成されるゲート絶縁膜などの膜剥がれを防止することができる。更には支持部を設けることで、第２のエッチングにより第１の配線層２１６に接して形成される、空洞の領域が必要以上に広くなることを防止することができる。なお、支持部を設けることで、薄膜積層体２１４が自重によって破壊され、または破損することをも防止することができ、歩留まりが向上するため好ましい。ただし、これに限定されず、支持部を設けなくともよい。
なお、上面から見た第１の配線層２１６は角を有するように形成される（図３１）。実施の形態１と同様に、この角が形成されないように第１の配線層２１６を形成してもよい。
次に、第３のレジストマスク２１３を縮小（後退）させて、第２の導電膜２１０を露出させつつ、第４のレジストマスク２１８を形成する。第４のレジストマスク２１８が形成される領域は、第３のレジストマスク２１３の凸部の領域と概略一致する。なお、ここでは第２のエッチングの後に第４のレジストマスク２１８を形成する場合について説明したが、これに限定されるものではなく、第４のレジストマスク２１８を形成した後に第２のエッチングを行ってもよい。
なお、第３のレジストマスク２１３の形成に多階調マスクを用いない場合には、異なるフォトマスクを用いて第４のレジストマスク２１８を別途形成すればよい。
次に、第４のレジストマスク２１８を用いて、薄膜積層体２１４における第２の導電膜２１０をエッチングし、第２の配線層２２０を形成する（図３２、図３５（Ｃ）、図３９（Ｃ）、図４３（Ｃ））。ここでエッチング条件は、第２の導電膜２１０以外の膜に対する食刻及び腐食が生じず、または生じ難い条件を選択する。特に、第１の配線層２１６の食刻及び腐食が生じず、または生じ難い条件により行うことが重要である。なお、上記の図３５（Ｃ）、図３９（Ｃ）、図４３（Ｃ）を参照して説明した工程を第３のエッチングとよぶ。
なお、第２の配線層２２０は、薄膜トランジスタのソース電極若しくはドレイン電極、ソース配線、電源線、容量素子の他方の電極、及び薄膜トランジスタと発光素子の一の電極とを接続する電極を構成している。第２の配線層２２０Ａと表記する場合には、第１のトランジスタ２０１のソース電極及びドレイン電極の一方と、ソース配線２０７と、を構成する電極層を指す。第２の配線層２２０Ｂと表記する場合には、第１のトランジスタ２０１のソース電極及びドレイン電極の他方を構成する電極層を指す。第２の配線層２２０Ｃと表記する場合には、第２のトランジスタ２０２のソース電極及びドレイン電極の一方と、電源線２０５と、容量素子２０３の一方の電極と、を構成する電極層を指す。第２の配線層２２０Ｄと表記する場合には、第２のトランジスタ２０２のソース電極及びドレイン電極の他方と、発光素子２０４の一の電極に接続される電極と、を構成する電極層を指す。これらを総括して「第２の配線層２２０」と呼ぶ。
なお、第４のレジストマスク２１８Ａは、第２の配線層２２０Ａと重畳するものを指し、第４のレジストマスク２１８Ｂは、第２の配線層２２０Ｂと重畳するものを指し、第４のレジストマスク２１８Ｃは、第２の配線層２２０Ｃと重畳するものを指し、第４のレジストマスク２１８Ｄは、第２の配線層２２０Ｄと重畳するものを指す。
なお、薄膜積層体２１４における第２の導電膜２１０のエッチングは、ウエットエッチングまたはドライエッチングのどちらを用いてもよい。
その後、第４のレジストマスク２１８を除去し、薄膜トランジスタが完成する（図３６（Ａ）、図４０（Ａ）、図４４（Ａ））。上記説明したように、同一基板上に異なる導電型を有する複数の薄膜トランジスタを三枚のフォトマスク（多階調マスク）により作製することができる。特に、薄膜トランジスタのエッチングによるパターニング工程を１枚のフォトマスク（多階調マスク）で行うことができる。
以上のように形成した薄膜トランジスタを覆って第３の絶縁膜を形成する。ここで、第３の絶縁膜は、第１の保護膜２２６のみで形成してもよいが、本実施の形態では第１の保護膜２２６と第２の保護膜２２８により形成する（図３６（Ｂ）、図４０（Ｂ）、図４４（Ｂ））。第１の保護膜２２６は、水素を含有する窒化シリコンまたは水素を含有する窒化酸化シリコンにより形成し、半導体膜にＮａなどが侵入して拡散し、汚染されることを防止する。なお、第１の保護膜２２６の形成方法としては、例えばＣＶＤ法またはスパッタリング法などが挙げられるが、これらに限定されるものではない。なお、ＣＶＤ法などを用いて第１の保護膜２２６の膜厚が第１の配線層２１６の膜厚と比較して極端に薄く形成した場合、図３６（Ｂ）、図４０（Ｂ）、図４４（Ｂ）に示されるように第１の配線層２１６の側面に形成される空洞の近傍には形成されにくい。しかしながら、第１の保護膜２２６の膜厚が十分あれば、第１の配線層２１６の側面に形成される空洞の近傍にも第１の保護膜２２６を形成することは可能であり、第１の配線層２１６の側面に形成される空洞の近傍にも第１の保護膜２２６が形成されるように第１の保護膜２２６を、例えば第１の導電膜１０２よりも厚く形成することが好ましい。
第２の保護膜２２８は、表面が概略平坦になる方法により形成する。第２の保護膜２２８の表面を概略平坦にすることで、第２の保護膜２２８上に形成される第１の画素電極層２３２の断切れなどを防止することができるためである。従って、ここで「概略平坦」とは、上記目的を達成しうる程度のものであればよく、高い平坦性が要求されるわけではない。
なお、第２の保護膜２２８は、例えば、感光性ポリイミド、アクリルまたはエポキシ樹脂などを用いて、スピンコーティング法などにより形成することができる。ただし、これらの材料または形成方法に限定されるものではない。
なお、第２の保護膜２２８は、表面が概略平坦になる方法により形成した上記の保護膜と、これを覆って水分の侵入及び放出を防止する保護膜を積層して形成したものであることが好ましい。特に、第２の保護膜２２８として有機化合物を用いた場合は、水分の侵入及び放出を防止する保護膜を積層して形成することが好ましい。この水分の侵入及び放出を防止する保護膜を設けることによって、水分の侵入及び放出を防止する保護膜を設けない場合と比較して、後の工程で形成する発光素子の劣化を防止することができる。水分の侵入及び放出を防止する保護膜は、具体的には、窒化シリコン、窒化酸化シリコン、酸化窒化アルミニウムまたは窒化アルミニウムなどにより形成されていることが好ましい。なお、形成方法としてはスパッタリング法を用いることが好ましい。
次に、第３の絶縁膜に第１の開口部２３０及び第２の開口部２３１を形成する（図３６（Ｃ）、図４０（Ｃ）、図４４（Ｃ））。第１の開口部２３０は、第２の配線層の少なくとも表面に達するように形成する。第２の開口部２３１は、第１の配線層の少なくとも表面に達するように形成する。第１の開口部２３０及び第２の開口部２３１の形成方法は、特定の方法に限定されず、第１の開口部２３０の径などに応じて実施者が適宜選択すればよい。例えば、フォトリソグラフィ法によりドライエッチングを行うことで第１の開口部２３０及び第２の開口部２３１を形成することができる。なお、ここでは第１の開口部２３０と重畳する部分には空洞になる箇所が設けられた構成を示したが、力学的なバランス、歩留まり及び信頼性などの観点から、第１の開口部２３０と重畳する部分には第１の配線層２１６からなる支持部（図示しない）を設けることが好ましい。なお、第２の開口部２３１を形成する工程において、第２の配線層２２０Ａと第２の配線層２２０Ｃとの間の領域にある半導体膜の一部を除去することによって半導体膜を切断してもよい（図３３）。
第１の開口部２３０は、第２の配線層２２０に達するように設けられるものであり、図３３に示すように必要な箇所に複数個設ける。第１の開口部２３０Ａは第２の配線層２２０Ｂ上に設けられ、第１の開口部２３０Ｂは第２の配線層２２０Ｄ上に設けられるものである。
第２の開口部２３１は、第１の配線層２１６に達するように設けられるものである。すなわち、第２の開口部２３１は第３の絶縁膜のみならず、第２の絶縁膜１０４及び第２の半導体膜２０９の所望の箇所も除去して設けられるものである。
なお、フォトリソグラフィ法によって開口部を形成することで、フォトマスクを一枚使用することになる。
次に、第３の絶縁膜上に第１の画素電極層２３２を形成する（図３３、図３７（Ａ）、図４１（Ａ）、図４５（Ａ））。第１の画素電極層２３２は、第１の開口部２３０または第２の開口部２３１を介して第２の配線層２２０または第１の配線層２１６に接続されるように形成する。具体的には、第１の画素電極層２３２Ａは、第１の開口部２３０Ｂを介して第２の配線層２２０Ｄに接続されるように形成される。そして、第１の画素電極層２３２Ｂは、第１の開口部２３０Ａを介して第２の配線層２２０Ｂに接続され、第２の開口部２３１を介して第１の配線層２１６Ｂに接続されるように形成される。なお、第１の画素電極層２３２は、単層で形成してもよいし、複数の層を積層して形成してもよい。
なお、フォトリソグラフィ法によって第１の画素電極層２３２を形成することで、フォトマスクを一枚使用する。
第１の画素電極層２３２Ａと接続する薄膜トランジスタがｐ型の薄膜トランジスタであるため、第１の画素電極層２３２は、陽極となる材料により形成することが好ましい。ここで、陽極となる材料としては、仕事関数が大きい材料を用いることが好ましい。また、第１の画素電極層２３２は、遮光性を有する材料により形成してもよい。第１の画素電極層２３２を形成する材料として、例えば、Ａｌ、Ｔｉ、窒化チタン、Ｔａ、窒化タンタルまたはＡｇなどが挙げられ、積層構造とすることが好ましい。
次に、第１の画素電極層２３２Ａの側面（端部）及び第３の絶縁膜上に隔壁２４０を形成する（図３７（Ｂ）、図４１（Ｂ）、図４５（Ｂ））。隔壁２４０は開口部２４１を有し、開口部２４１において第１の画素電極層２３２Ａが露出されるように形成する。なお、隔壁２４０は実施の形態１において説明した、後に形成するＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）が接続される領域には形成されないことが好ましい。そのため、隔壁２４０はスパッタリング法で形成する場合にはスパッタリングマスクを用いて選択的に形成することが好ましい。なお、スパッタリングマスクとは、被形成基板とスパッタリングターゲットの間に配されることで、エッチングなどの加工を行わなくてもパターニングされた層を形成可能とするマスクをいう。隔壁２４０は、有機樹脂材料、無機絶縁材料または有機ポリシロキサンを用いて形成する。なお、隔壁２４０を有機樹脂材料により形成する場合、後の工程で形成する発光素子の劣化を防止するために、有機樹脂材料からの水分の侵入及び放出を防止する保護膜を上層に設けた積層構造であることが好ましい。具体的には、一層目としてポリイミド、ポリアミド、ポリイミドアミド、アクリル、ベンゾシクロブテンを用いて形成し、その上に窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムまたは窒化アルミニウムなどを用いて形成すればよい。特に感光性の材料を用いて、第１の画素電極層２３２Ａ上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成し、その上面及び側面を覆って傾斜面を有するように水分の侵入及び放出を防止する保護膜を形成することが好ましい。
次に、隔壁２４０の開口部において第１の画素電極層２３２Ａと接するように、ＥＬ層２４２を形成する。ＥＬ層２４２は、単層で構成されていても、複数の層が積層されて構成されていてもよい。ＥＬ層２４２は、少なくとも発光層を有する。
そして、ＥＬ層２４２を覆うように、陰極となる材料により第２の画素電極層２４３を形成する。第２の画素電極層２４３は図２８における共通電極２０８に相当する。第２の画素電極層２４３は、仕事関数が小さい導電性材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば５〜２０ｎｍの膜厚を有するＡｌまたはＡｇＭｇなどを用いることができる。なお、単層で構成されていても、複数の層が積層されて構成されていてもよい。なお、第２の画素電極層の形成方法はスパッタリング法またはＣＶＤ法などにより行えばよいが、特定の方法に限定されるものではない。
なお、ＥＬ層２４２は、印刷法またはインクジェット法などを用いて選択的に形成することが好ましい。これらの方法を用いることで、薄膜トランジスタなどに起因する凹凸（ソース配線に係る凹凸）を利用してＥＬ層２４２の塗り分けを行うことができるため、ＥＬ層２４２の形成に係る精度が向上する。すなわち、特別な構成を採用することなく、ＥＬ層２４２の形成における精度を向上し、発光装置の作製方法における生産性を向上させることができる。
隔壁２４０の開口部において、第１の画素電極層２３２ＡとＥＬ層２４２と第２の画素電極層２４３が重なり合うことで、発光素子が形成される。発光素子は、図２８における発光素子２０４に相当する。この後、発光素子に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の画素電極層２４３及び隔壁２４０上に第３の保護膜２４４を形成することが好ましい（図３７（Ｃ）、図４１（Ｃ）、図４５（Ｃ））。第３の保護膜２４４は、第２の保護膜２２８と同様に材料により水分の侵入及び放出を防止する機能を有するものを選択する。窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムまたは窒化アルミニウムなどにより形成されていることが好ましい。更に、第３の保護膜２４４を覆って窒化シリコン膜またはＤＬＣ膜などを有することが好ましい。
そして、ここでは図示していないが、外気に曝されないように、保護フィルム（貼り合わせフィルム若しくは紫外線硬化樹脂フィルムなど）またはカバー材によって、更なるパッケージング（封入）をすることが好ましい。保護フィルム及びカバー材は、気密性が高く、脱ガスの少ない材料により設けることが好ましい。
以上説明したように、上面射出構造（トップエミッション）型ＥＬ表示装置の発光素子まで形成することができる。しかし、本発明の一態様であるＥＬ表示装置は、上記の説明に限定されず、下面射出構造（ボトムエミッション）型ＥＬ表示装置または両面射出構造（デュアルエミッション）型ＥＬ表示装置に適用することも可能である。下面射出構造及び両面射出構造では、第１の画素電極層２３２を、透光性を有する導電性材料により形成すればよい。
なお、上記で説明した保護膜などは上記した材料または形成方法に限定されず、ＥＬ層の発光を妨げず、劣化などを防止することができる膜であればよい。
または、上面射出構造において、画素回路が形成されている領域をも含むように第１の画素電極層２３２Ａを形成してもよい。この場合には、まず、第１の画素電極層２３２Ｂに相当する導電層のみを形成し、該導電層上に第１の開口部２３０を有する絶縁層を形成し、該第１の開口部を介して第２の配線層２２０Ｄに接続されるように第１の画素電極層２３２Ａを形成すればよい。画素回路が形成されている領域をも含むように第１の画素電極層２３２Ａを形成することで、発光領域を拡大することができ、より高精細な表示が可能となる。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を用いることも可能である。
以上のように、ＥＬ表示装置を作製することができる。
以上説明したように、薄膜トランジスタを形成する際に用いるフォトマスクの枚数が低減され、薄膜トランジスタ及びＥＬ表示装置の作製工程数を大幅に削減することができる。
なお、本実施の形態の作製方法を適用して作製した薄膜トランジスタは、第１の配線層上にゲート絶縁膜を有し、前記ゲート絶縁膜上にチャネル形成領域、ソース領域及びドレイン領域を有する第２の半導体膜を有し、前記第２の半導体膜上にソース電極及びドレイン電極を有し、前記第１の配線層の側面に接して空洞を有する構造となる。第１の配線層の側面に接して空洞を有するように形成することで、第１の配線層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
更には、レーザー光を照射する際にゲート電極にパターンが形成されていないため、熱電伝導率に差が発生せず、しきい値電圧のばらつきを抑えることが可能である。
また、裏面露光、レジストリフロー及びリフトオフ法などの複雑な工程を経ることなく、薄膜トランジスタの作製工程数を大幅に削減することができる。そのため、複雑な工程を経ることなく、ＥＬ表示装置の作製工程数を大幅に削減することができる。
なお、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程数を大幅に削減することができる。
なお、上記した薄膜トランジスタの作製方法によれば、一枚のフォトマスクにより薄膜トランジスタのパターニングを完了することができるため、エッチングにおけるフォトマスクの位置合わせの際にずれが発生することを防止することができる。
更には、ＥＬ表示装置の作製コストを大幅に削減することができる。
なお、本実施の形態にて説明した作製方法を適用して作製した薄膜トランジスタを液晶表示装置に適用してもよい。または、本実施の形態の作製方法に限定されず、実施の形態１にて説明した作製方法を適用して本実施の形態と同様のＥＬ表示装置を作製してもよい。
（実施の形態３）
本実施の形態は、実施の形態１または実施の形態２にて説明した作製方法により作製した表示装置を表示部として組み込んだ電子機器について図４６乃至図４８を参照して説明する。このような電子機器としては、例えば、ビデオカメラ若しくはデジタルカメラなどのカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍など）が挙げられる。それらの一例を図４６に示す。
図４６（Ａ）はテレビジョン装置を示す。実施の形態１または実施の形態２にて説明した作製方法を適用して作製した表示装置を筐体に組み込むことで、図４６（Ａ）に示すテレビジョン装置を完成させることができる。実施の形態１または実施の形態２にて説明した作製方法を適用した表示装置により主画面３２３が形成され、その他付属設備としてスピーカ部３２９、操作スイッチなどが備えられている。
図４６（Ａ）に示すように、筐体３２１に実施の形態１または実施の形態２にて説明した作製方法を適用した表示用パネル３２２が組み込まれ、受信機３２５により一般のテレビ放送の受信をはじめ、モデム３２４を介して有線または無線による通信ネットワークに接続することにより一方向（送信者から受信者）または双方向（送信者と受信者間、または受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチまたはリモコン操作機３２６により行うことが可能であり、このリモコン操作機３２６にも、出力する情報を表示する表示部３２７が設けられていてもよい。
そして、テレビジョン装置にも、主画面３２３の他にサブ画面３２８を第２の表示パネルで形成し、チャネル及び音量などを表示する構成が付加されていてもよい。
図４７は、テレビ装置の主要な構成を示すブロック図を示している。表示領域には、画素部３５１が形成されている。信号線駆動回路３５２と走査線駆動回路３５３は、表示パネルにＣＯＧ方式により実装されていてもよい。
その他の外部回路の構成として、映像信号の入力側では、チューナ３５４で受信した信号のうち、映像信号を増幅する映像信号増幅回路３５５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３５６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路３５７などを有している。コントロール回路３５７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路３５８を設け、入力デジタル信号を整数個に分割して供給する構成としてもよい。
チューナ３５４で受信した信号のうち、音声信号は、音声信号増幅回路３５９に送られ、その出力は音声信号処理回路３６０を経てスピーカ３６３に供給される。制御回路３６１は受信局（受信周波数）、音量の制御情報を入力部３６２から受け、チューナ３５４及び音声信号処理回路３６０に信号を送出する。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅及び空港などにおける情報表示盤、または街頭における広告表示盤などの大面積の表示媒体にも適用することができる。そのため、本発明を適用することで、これらの表示媒体の生産性を向上させることができる。
主画面３２３及びサブ画面３２８のいずれか一方または双方に、実施の形態１または実施の形態２で説明した表示装置の作製方法を適用した表示装置を用いることで、テレビ装置の生産性を高めることができる。
なお、図４６（Ｂ）に示す携帯型のコンピュータは、本体３３１及び表示部３３２などを有する。表示部３３２に、実施の形態１または実施の形態２で説明した作製方法を適用した表示装置を用いることで、コンピュータの生産性を高めることができる。
図４８は、本発明を適用した携帯電話の一例であり、図４８（Ａ）が正面図、図４８（Ｂ）が背面図、図４８（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話３００は、筐体３０１及び筐体３０２の二つの筐体で構成されている。携帯電話３００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話３００は、筐体３０１及び筐体３０２で構成されている。筐体３０１においては、表示部３０３、スピーカ３０４、マイクロフォン３０５、操作キー３０６、ポインティングデバイス３０７、表面カメラ用レンズ３０８、外部接続端子ジャック３０９及びイヤホン端子３１０などを備え、筐体３０２においては、キーボード３１１、外部メモリスロット３１２、裏面カメラ３１３、ライト３１４などにより構成されている。なお、アンテナは筐体３０１に内蔵されている。
そして、携帯電話３００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置などを内蔵していてもよい。
重なり合った筐体３０１と筐体３０２（図４８（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図４８（Ｃ）のように展開する。表示部３０３には、実施の形態１または実施の形態２にて説明した作製方法を適用した表示装置を組み込むことが可能である。表示部３０３と表面カメラ用レンズ３０８を同一の面に備えているため、テレビ電話としての使用が可能である。そして、表示部３０３をファインダーとして用いることで、裏面カメラ３１３及びライト３１４で静止画及び動画の撮影が可能である。
スピーカ３０４及びマイクロフォン３０５を用いることで、携帯電話３００は、音声記録装置（録音装置）または音声再生装置として使用することができる。なお、操作キー３０６により、電話の発着信操作、電子メールなどの簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択などを行うカーソルの移動操作などが可能である。
なお、書類の作成、携帯情報端末としての使用など、取り扱う情報が多い場合は、キーボード３１１を用いると便利である。更に、重なり合った筐体３０１と筐体３０２（図４８（Ａ））をスライドさせることで、図４８（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード３１１及びポインティングデバイス３０７を用いて、円滑な操作でカーソルの操作が可能である。外部接続端子ジャック３０９はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。そして、外部メモリスロット３１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体３０２の裏面（図４８（Ｂ））には、裏面カメラ３１３及びライト３１４を備え、表示部３０３をファインダーとして静止画及び動画の撮影が可能である。
更には、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップまたはイヤホンジャックなどを備えたものであってもよい。
本実施の形態にて説明した各種電子機器は、実施の形態１及び実施の形態２にて説明した薄膜トランジスタ及び表示装置の作製方法を適用して作製することができるため、本発明を適用することで、これらの電子機器の生産性を向上させることができる。
従って、本発明を適用することで、これらの電子機器の作製コストを大幅に削減することができる。
１００ 基板
１０１ 第１の絶縁膜
１０２ 第１の導電膜
１０４ 第２の絶縁膜
１０５ 第１の半導体膜
１０６ 第２の半導体膜
１０８ 不純物半導体膜
１０９ バッファ層
１１０ 第２の導電膜
１１２ 第１のレジストマスク
１１３ エッチングされた第１の導電膜
１１４ 薄膜積層体
１１５ エッチングされた第１の絶縁膜
１１６ 第１の配線層
１１６Ａ 第１の配線層
１１６Ｂ 第１の配線層
１１６Ｃ 第１の配線層
１１６Ｄ 第１の配線層
１１８ 第２のレジストマスク
１２０ 第２の配線層
１２０Ａ 第２の配線層
１２０Ｂ 第２の配線層
１２０Ｃ 第２の配線層
１２０Ｄ 第２の配線層
１２２ 不純物半導体層
１２２Ａ 不純物半導体層
１２２Ｂ 不純物半導体層
１２２Ｃ 不純物半導体層
１２２Ｄ 不純物半導体層
１２４ エッチングされた第２の半導体膜
１２６ 第１の保護膜
１２８ 第２の保護膜
１３０ 第１の開口部
１３１ 第２の開口部
１３２ 画素電極層
１４０ グレートーンマスク
１４１ 基板
１４２ 遮光部
１４３ 回折格子部
１４５ ハーフトーンマスク
１４６ 基板
１４７ 半透光部
１４８ 遮光部
１５０ レーザー光
１５１ 角
１６０Ａ 第３の開口部
１６０Ｂ 第３の開口部
１６１ 第４の開口部
２００ 画素
２０１ 第１のトランジスタ
２０２ 第２のトランジスタ
２０３ 容量素子
２０４ 発光素子
２０５ 電源線
２０６ ゲート配線
２０７ ソース配線
２０８ 共通電極
２０９ 第２の半導体膜
２０９Ａ 不純物領域
２０９Ｂ 不純物領域
２０９Ｃ 不純物領域
２０９Ｄ 不純物領域
２１０ 第２の導電膜
２１１ 第１のレジストマスク
２１２ 第２のレジストマスク
２１３ 第３のレジストマスク
２１４ 薄膜積層体
２１６ 第１の配線層
２１６Ａ 第１の配線層
２１６Ｂ 第１の配線層
２１６Ｃ 第１の配線層
２１８ 第４のレジストマスク
２１８Ａ 第４のレジストマスク
２１８Ｂ 第４のレジストマスク
２１８Ｃ 第４のレジストマスク
２１８Ｄ 第４のレジストマスク
２２０ 第２の配線層
２２０Ａ 第２の配線層
２２０Ｂ 第２の配線層
２２０Ｃ 第２の配線層
２２０Ｄ 第２の配線層
２２６ 第１の保護膜
２２８ 第２の保護膜
２３０ 第１の開口部
２３０Ａ 第１の開口部
２３０Ｂ 第１の開口部
２３１ 第２の開口部
２３２ 画素電極層
２３２Ａ 画素電極層
２３２Ｂ 画素電極層
２４０ 隔壁
２４１ 開口部
２４２ ＥＬ層
２４３ 画素電極層
２４４ 第３の保護膜
３００ 携帯電話
３０１ 筐体
３０２ 筐体
３０３ 表示部
３０４ スピーカ
３０５ マイクロフォン
３０６ 操作キー
３０７ ポインティングデバイス
３０８ 表面カメラ用レンズ
３０９ 外部接続端子ジャック
３１０ イヤホン端子
３１１ キーボード
３１２ 外部メモリスロット
３１３ 裏面カメラ
３１４ ライト
３２１ 筐体
３２２ 表示用パネル
３２３ 主画面
３２４ モデム
３２５ 受信機
３２６ リモコン操作機
３２７ 表示部
３２８ サブ画面
３２９ スピーカ部
３３１ 本体
３３２ 表示部
３５０ 表示パネル
３５１ 画素部
３５２ 信号線駆動回路
３５３ 走査線駆動回路
３５４ チューナ
３５５ 映像信号増幅回路
３５６ 映像信号処理回路
３５７ コントロール回路
３５８ 信号分割回路
３５９ 音声信号増幅回路
３６０ 音声信号処理回路
３６１ 制御回路
３６２ 入力部
３６３ スピーカ

Claims (3)

  1. 第１の導電膜、絶縁膜、第１の半導体膜を順に積層して形成し、
    前記第１の半導体膜を結晶化して第２の半導体膜を形成し、
    前記第２の半導体膜上に導電性を付与する元素を含む第３の半導体膜、第２の導電膜を順に積層して形成し、
    前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
    前記第１のレジストマスクを用いて、少なくとも前記絶縁膜、前記第２の半導体膜、前記第３の半導体膜及び前記第２の導電膜を有する積層体に第１のエッチングを行い、
    前記第１の導電膜にサイドエッチングを伴う第２のエッチングを行って、ゲート配線として機能する領域と、容量配線として機能する領域と、前記積層体の支持部として機能する領域とを有する第１の配線層を形成し、
    前記第１のレジストマスクを縮小させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
    前記第２のレジストマスクを用いて前記第２の導電膜、前記第３の半導体膜及び前記第２の半導体膜に第３のエッチングを行って第２の配線層、前記導電性を付与する元素を含む半導体層及び上部がエッチングされた前記第２の半導体膜を形成することを特徴とするトランジスタの作製方法。
  2. 第１の導電膜、絶縁膜、第１の半導体膜を順に積層して形成し、
    前記第１の半導体膜を結晶化して第２の半導体膜を形成し、
    前記第２の半導体膜上に導電性を付与する元素を含む第３の半導体膜、第２の導電膜を順に積層して形成し、
    前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
    前記第１のレジストマスクを用いて、少なくとも前記絶縁膜、前記第２の半導体膜、前記第３の半導体膜及び前記第２の導電膜を有する積層体に第１のエッチングを行い、
    前記第１のレジストマスクを縮小させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
    前記第１の導電膜にサイドエッチングを伴う第２のエッチングを行って、ゲート配線として機能する領域と、容量配線として機能する領域と、前記積層体の支持部として機能する領域とを有する第１の配線層を形成し、
    前記第２のレジストマスクを用いて前記第２の導電膜、前記第３の半導体膜及び前記第２の半導体膜に第３のエッチングを行って第２の配線層、前記導電性を付与する元素を含む半導体層及び上部がエッチングされた前記第２の半導体膜を形成することを特徴とするトランジスタの作製方法。
  3. 第１の導電膜、絶縁膜、第１の半導体膜を順に積層して形成し、
    前記第１の半導体膜を結晶化して第２の半導体膜を形成し、
    前記第２の半導体膜上に第１のレジストマスクを形成し、
    前記第１のレジストマスクに覆われていない領域に一導電型を付与する不純物元素を導入し、
    前記第１のレジストマスクを除去した後、第２の半導体膜の不純物元素の活性化を行い、
    前記第２の半導体膜上に第２の導電膜を形成し、
    前記第２の導電膜上に凹部を有する第２のレジストマスクを形成し、
    前記第２のレジストマスクを用いて、少なくとも前記絶縁膜、前記第２の半導体膜、前記第２の導電膜を有する積層体に第１のエッチングを行い、
    前記第１の導電膜にサイドエッチングを伴う第２のエッチングを行って、ゲート配線として機能する領域と、容量配線として機能する領域と、前記積層体の支持部として機能する領域とを有する第１の配線層を形成し、
    前記第２の導電膜上に第３のレジストマスクを形成し、
    前記第３のレジストマスクを用いて前記第２の導電膜及び前記第２の半導体膜に第３のエッチングを行って第２の配線層及び半導体層を形成することを特徴とするトランジスタの作製方法。
JP2010068657A 2009-03-26 2010-03-24 トランジスタの作製方法 Expired - Fee Related JP5539765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010068657A JP5539765B2 (ja) 2009-03-26 2010-03-24 トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009075573 2009-03-26
JP2009075573 2009-03-26
JP2010068657A JP5539765B2 (ja) 2009-03-26 2010-03-24 トランジスタの作製方法

Publications (3)

Publication Number Publication Date
JP2010251733A JP2010251733A (ja) 2010-11-04
JP2010251733A5 JP2010251733A5 (ja) 2013-03-28
JP5539765B2 true JP5539765B2 (ja) 2014-07-02

Family

ID=42784776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068657A Expired - Fee Related JP5539765B2 (ja) 2009-03-26 2010-03-24 トランジスタの作製方法

Country Status (2)

Country Link
US (1) US8372700B2 (ja)
JP (1) JP5539765B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
KR102373329B1 (ko) * 2015-04-30 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6353151B1 (ja) * 2017-11-15 2018-07-04 タイズ株式会社 無機ｅｌシートを具備したネームプレート

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6269680A (ja) * 1985-09-24 1987-03-30 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPS6484669A (en) * 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4152396B2 (ja) * 2005-04-04 2008-09-17 廣輝電子股▲ふん▼有限公司 薄膜トランジスタアレイの製造方法
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
CN102331638B (zh) * 2005-12-05 2015-11-25 株式会社半导体能源研究所 液晶显示器
JP2007227440A (ja) 2006-02-21 2007-09-06 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びその製造方法
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
WO2008099528A1 (ja) * 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2009107686A1 (en) * 2008-02-27 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof, and electronic device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) * 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US7985605B2 (en) * 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7989234B2 (en) * 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device

Also Published As

Publication number Publication date
US8372700B2 (en) 2013-02-12
JP2010251733A (ja) 2010-11-04
US20100248433A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP6666986B2 (ja) 表示装置
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP5396165B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5371487B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP5523853B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
US7883943B2 (en) Method for manufacturing thin film transistor and method for manufacturing display device
JP2009158941A (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5997725B2 (ja) 表示装置
JP5539765B2 (ja) トランジスタの作製方法
JP4986351B2 (ja) 半導体装置
JP5460096B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

R150 Certificate of patent or registration of utility model

Ref document number: 5539765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140501

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees