KR100744979B1 - 아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로적층된 ｓｉｐ 타입 패키지, 및 그 제조 방법 - Google Patents

아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로적층된 ｓｉｐ 타입 패키지, 및 그 제조 방법 Download PDF

Info

Publication number
KR100744979B1
KR100744979B1 KR1020060044762A KR20060044762A KR100744979B1 KR 100744979 B1 KR100744979 B1 KR 100744979B1 KR 1020060044762 A KR1020060044762 A KR 1020060044762A KR 20060044762 A KR20060044762 A KR 20060044762A KR 100744979 B1 KR100744979 B1 KR 100744979B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
analog
digital
layer
signal processing
Prior art date
Application number
KR1020060044762A
Other languages
English (en)
Other versions
KR20060120462A (ko
Inventor
기미히로 기쿠시마
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060120462A publication Critical patent/KR20060120462A/ko
Application granted granted Critical
Publication of KR100744979B1 publication Critical patent/KR100744979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

반도체 패키지에서, 그라운드 층 (423, 54) 을 가지는 배선 기판 (40) 이 내부에 형성된다. 아날로그 반도체 칩 (47, 53) 은 그라운드 층 상에 제공되고, 디지털 반도체 칩 (50) 이 아날로그 반도체 칩 상에 제공되어 디지털 반도체 칩의 기판 (50A) 은 아날로그 반도체 칩을 향한다.
SIP 타입 패키지, GPS-신호 수신 장치, 아날로그 반도체 패키지, 디지털 반도체 패키지

Description

아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로 적층된 ＳＩＰ 타입 패키지, 및 그 제조 방법{SIP TYPE PACKAGE CONTAINING ANALOG SEMICONDUCTOR CHIP AND DIGITAL SEMICONDUCTOR CHIP STACKED IN ORDER, AND METHOD FOR MANUFACTURING THE SAME}
도 1a 는 종래 기술 GPS-신호 수신 장치의 블록 회로도.
도 1b 는 도 1a 의 RF 신호 프로세싱 유닛의 블록 회로도.
도 2 는 종래 기술 반도체 패키지의 부분 횡단면도.
도 3a는 다른 종래 기술 반도체 패키지의 부분 횡단면도.
도 3b 는 도 3a의 부분 사시도.
도 4a 내지 도 8a 는 본 발명에 따른 SIP 타입 패키지에 따른 실시형태를 제조하는 방법을 설명하는 평면도.
도 4b 내지 도 8b 는 각각의 도 4a 내지 도 8a 의 B-B 선에 따른 횡단면도.
도 9 는 도 8a 및 도 8b 의 SIP 타입 패키지의 실시형태의 변형을 나타내는 횡단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : GPS 신호 수신 장치 10A, 10D : 대역 통과 여파기
10B : 임피던스 매칭 회로 유닛 (10B) 10C : RF 신호 프로세싱 유닛
10E : 기저대역 신호 프로세싱 유닛 10C1 : 증폭기
10C2 : 믹서 10C3 : 국부 발진기
10C4 : 저역 통과 필터 10C6 : 출력 회로
20 : 배선 기판 21 : 직사각형 오목부
22 : 금속 플러그 24 : 디지털 반도체 칩
25 : 접착층 261, 262 : 본딩 와이어
27 : 반도체 칩 30 : 탑재 플레이트
31 : 디지털 대역 신호 프로세싱 반도체 칩
31A, 33A : 전극 패드 32, 34 : 접착층
33, 53 : 아날로그 RF 신호 프로세싱 반도체 칩
37, 51 : 몰드 수지 봉합부 38 : 튜닝 배선
40 : 절연층 40D1 : 오목부
42 : 구리층 423 : 그라운드 층
43, 44 : 대역 통과 필터 유닛 45 : 임피던스 매칭 회로
45A, 45B, 46 : 수동 소자
47 : RF 신호 프로세싱 반도체 칩 47B : 활성층
482 : 본딩 와이어 49 : 스페이서 부재
50 : 대역 신호 프로세싱 반도체 칩 53C : 금속 범프
본 발명은, 예를 들어, GPS (global positioning system) 와 같이, 무선 주파수 (RF) 신호를 수신하고 프로세스하기 위해 이롭게 사용될 수 있는 아날로그 반도체 장치 및 디지털 반도체 장치를 포함하는 시스템-인-패키지 (SIP; system-in-package) 타입 패키지, 및 이러한 SIP 패키지의 제조 방법에 관한 것이다.
GPS-신호 수신 장치에서, 무선 주파수 (RF) 신호 프로세싱 유닛 및 기저대역 신호 프로세싱 유닛은 GPS 신호를 수신하고 프로세스하는 것이 요구된다. 즉, RF 신호 프로세싱 유닛에서, GPS 신호는 중간 주파수 신호로 다운-변환되고, 다음으로 중간 주파수 신호는 복조되어 아날로그 기저대역 신호를 생성한다. 아날로그 기저대역 신호는 디지털 기저대역 신호로 변환되고, 다음으로 디지털 기저대역 신호는 기저대역 프로세싱 유닛에 출력된다. 다음으로, 기저대역 신호 프로세싱 유닛에서, 디지털 기저대역 신호는 더 프로세스되어 GPS 위치 정보 신호를 생성한다.
RF 신호 프로세싱 유닛은 아날로그 반도체 패키지로서 형성되고, 기저대역 신호 프로세싱 유닛은 디지털 반도체 패키지로서 형성된다. 이러한 반도체 패키지는 GPS-신호 수신 장치의 배선 기판상에 탑재되고, 또한 다른 다양한 유닛도 배선 기판상에 탑재된다.
그러므로, GPS-신호 수신 장치는 대용량이고 부피가 크며, 이동전화 단말기, PDA 와 같은 전자기기의 작은 부품용으로는 부적합하다.
일본 특허 공개공보 제 2004-214249 호는 전술된 다른 반도체 칩에 배치된 것 중 하나인 2 개의 디지털 반도체 칩을 포함하는 종래 기술 반도체 패키지를 개시한다. 그러므로, 전술한 GPS-신호 수신 장치에서, RF 신호 프로세싱 유닛에 포함된 아날로그 반도체 칩 및 기저대역 신호 프로세싱 유닛에 포함된 디지털 반도체 칩은 하나의 패키지로써 구성되고, 이러한 패키지는 GPS-신호 수신 장치의 배선 기판의 소형화에 기여한다.
일본 특허 공개공보 제 2002-033439 호는 아날로그 RF 신호 프로세싱 반도체 칩 및 디지털 기저대역 신호 프로세싱 반도체 칩을 포함하는 다른 종래 기술 반도체 패키지를 앞서 기술한 마지막 패키지와 함께 개시한다. 또한, 이러한 패키지는 GPS-신호 수신 장치의 배선 기판의 소형화에 기여한다.
전술된 종래 기술은 이하 상술되는 설명으로 해결되는 문제를 가진다.
전술된 종래 기술은 대역 통과 필터 유닛, 임피던스 매칭 회로등과 같이, 다양한 유닛이 GPS-신호 수신 장치의 배선 기판상에 더 탑재되어야만 하므로, GPS-신호 수신 장치의 배선 기판의 소형화에 충분히 기여할 수 없다.
또한, 일본 특허 공개공보 제 2002-033439 호에 개시된 종래기술에서, 아날로그 RF 신호 프로세싱 반도체 칩은 특히, 디지털 기저대역 신호 프로세싱 반도체 칩에서 생성된 고주파 잡음에 영향을 받기 쉽다.
본 발명의 제 1 양태에 따르면, 내부에 형성된 그라운드 층을 가지는 배선 기판, 그라운드 층 상에 제공된 아날로그 반도체 칩, 및 아날로그 반도체 칩 상에 제공된 디지털 반도체 칩을 포함하고, 디지털 반도체 칩의 기판이 아날로그 반도체 칩을 향하는 반도체 패키지가 제공된다.
아날로그 반도체 칩은 무선 주파수 신호 프로세싱 반도체 칩으로서 형성될 수도 있고, 디지털 반도체 칩은 기저대역 신호 프로세싱 반도체 칩으로서 형성될 수도 있다. 그라운드 층은 아날로그 반도체 칩에 비해 동시 연장되는 것이 바람직하다.
이러한 반도체 패키지에서, 아날로그 반도체 칩의 활성층은 상부를 향하지만, 디지털 반도체 칩의 활성층은 상부를 향한다. 이러한 경우에, 아날로그 반도체 칩 및 디지털 반도체 칩은 복수의 도전성 와이어를 통해 배선 기판상에 형성된 배선 패턴층에 접속된다.
반면에, 아날로그 반도체 칩의 활성층은 하부를 향하지만, 디지털 반도체 칩의 활성층은 상부를 향한다. 이러한 경우에, 디지털 반도체 칩은 아날로그 반도체 칩의 기판상에 탑재된다. 또한, 아날로그 반도체 칩은 그 활성층 상에 제공된 복수의 금속 범프를 가지고, 금속 범프를 통해 배선 기판상에 형성된 배선 패턴층에 접속된다. 또한, 디지털 반도체 칩은 복수의 도전성 와이어를 통해 배선 패턴층에 접속된다.
디지털 반도체 칩은 아날로그 반도체 칩의 사이즈보다 큰 사이즈를 갖는 것을 특징으로 하는 것이 바람직하다.
반도체 패키지는 아날로그 반도체 칩 및 디지털 반도체 칩 사이에 제공된 스페이서 유닛을 더 포함할 수도 있다.
반도체 패키지는 아날로그 반도체에 대한 배선 기판상에 제공된 임피던스 매칭 회로, 아날로그 및 디지털 반도체 칩을 캡슐화하는 몰드 수지 봉합부, 및 임피던스 매칭 회로를 더 포함할 수도 있다.
반도체 패키지는 아날로그 반도체 칩에 대한 배선 기판상에 제공된 대역 통과 여파기, 및 아날로그 및 디지털 반도체 칩을 캡슐화하는 몰드 수지 봉합부, 및 대역 통과 여파기를 더 포함할 수도 있다.
반도체 패키지는 배선 기판의 하부 표면상에 형성된 각각의 전극 패드에 전극 단자로써 견고하게 접착된 복수의 금속볼을 더 포함할 수도 있다.
배선 기판은 바람직하게 적어도 최하부 절연층, 중간 절연층, 및 최상부 절연층을 포함하는 다층 배선 기판으로써 형성될 수도 있다.
반도체 패키지에서, 아날로그 반도체 칩의 활성층이 상부를 향하고, 디지털 반도체 칩의 활성층이 상부를 향하면, 그라운드 층은 최상부 절연층에 형성되어 아날로그 반도체 칩이 그라운드 층 상에 위치된다.
반면에, 아날로그 반도체 칩의 활성층이 하부를 향하고, 디지털 반도체 칩의 활성층이 상부를 향하면, 그라운드 층은 최상부 절연층의 바로 아래의 중간 절연층에 형성되어 아날로그 반도체 칩이 그라운드 층 상에 위치된다.
본 발명의 제 2 양태에 따르면: 배선 기판의 준비하는 단계; 배선 기판 내부에 그라운드 층을 형성하는 단계; 그라운드 층 상에 아날로그 반도체 칩을 제공하는 단계; 및 디지털 반도체 칩의 기판이 아날로그 반도체 칩을 향하도록 하여, 아날로그 반도체 칩 상에 디지털 반도체 칩을 제공하는 단계를 포함하는 반도체 패키 지를 제조하는 방법이 제공된다.
GPS 신호 수신 장치를 구비한 휴대 단말기기등과 같이 무선신호를 수신하고, 디지털 신호 처리를 행하는 전자기기는, 일단 소형 경량화가 요구된다. 종래의 GPS 신호 수신 반도체 장치의 사이즈에서는, 이러한 소형 경량화의 요구를 충족시키지 못하고 있으며, 이에 따라, 본 발명은 소형 경량화를 이루는데 있다.
본 발명의 바람직한 실시형태의 설명에 앞서, 본 발명의 보다 나은 이해를 위해, 종래 기술 GPS-신호 수신 장치는 도 1a 및 도 1b 를 참조하여 설명된다.
먼저, 도 1a 를 참조하면, 전반적으로 참조 번호 (10) 로 표시된 GPS-신호 수신 장치는 블록도에 도시된다. GPS-신호 수신 장치 (10) 는 대역 통과 필터 유닛 (10A), 임피던스 매칭 회로 유닛 (10B), RF 신호 프로세싱 유닛 (10C), 대역 통과 필터 유닛 (10D) 및 기저대역 신호 프로세싱 유닛 (10E) 을 포함한다. 이러한 유닛 (10A 내지 10E) 은 적당한 배선 기판상에 탑재된다 (미도시). 대역 통과 필터 유닛 (10A) 은 GPS 신호를 수신하기 위해 그 입력 단자가 GPS 안테나 (11) 에 접속된다. RF 신호 프로세싱 유닛 (10C) 은 아날로그 RF 신호 프로세싱 반도체 칩을 포함하는 아날로그 반도체 패키지로써 구성되고, 기저대역 신호 프로세싱 유닛 (10E) 은 디지털 기저대역 신호 프로세싱 반도체 칩을 포함하는 디지털 반도체 패키지로써 구성된다. 도 1a 에서, 임피던스 매칭 회로 유닛 (10B) 은 특징 임피던스 Z0 로 상징적으로 표현된다.
동작시, GPS 안테나 (11) 는 1575.42 MHz 의 주파수를 가진 GPS-신호를 수신하고, GPS 신호는 잡음이 GPS 신호 이외의 것으로 필터링 되는 대역 통과 필터 유닛 (10A) 에 전송되며, 다음으로 GPS 신호는 임피던스 매칭 회로 유닛 (10B) 을 통해 RF 신호 프로세싱 유닛 (10C) 에 입력된다. RF 신호 프로세싱 유닛 (10C) 에서, GPS 신호가 증폭되면, 증폭된 GPS 신호는 증폭된 잡음이 GPS 신호 이외의 것으로 필터링 되는 대역 통과 필터 유닛 (10D) 에 출력된다.
다음으로, GPS 신호는 GPS 신호 (1575.42 MHz) 가 수 MHz 에서 수십 MHz 범위 내에서 주파수 강하를 가지는 중간 주파수 신호로 다운-변환된 RF 신호 프로세싱 유닛 (10C) 에 다시 입력되고, 중간 주파수 신호는 아날로그 기저대역 신호로 복조된다. 다음으로, 아날로그 기저대역 신호는 기저대역 신호 프로세싱 유닛 (10E) 으로부터 출력된 클럭 신호 (CLK) 에 따라 디지털 기저대역 신호 (BBS) 로 변환된다. 다음으로, 디지털 기저대역 신호 (BBS) 는 RF 신호 프로세싱 유닛 (10C) 으로부터 기저대역 신호 프로세싱 유닛 (10E) 으로 출력된다.
디지털 반도체 패키지 또는 기저대역 신호 프로세싱 유닛 (10E) 에서, 기저대역 신호 BBS 는 적절히 프로세스되어 GPS 위치 정보 신호 PIS 를 생성하고, 신호 PIS 는 기저대역 신호 프로세싱 유닛 (10E) 으로부터 출력된다.
도 1b 에 도시된 바와 같이, 아날로그 반도체 패키지 또는 RF 신호 프로세싱 유닛 (10C) 은 증폭기 (10C1), 믹서 (10C2; mixer), 국부 발진기 (10C3), 저역 통과 필터 (10C4), 복조기 (10C5), 및 출력 회로 (10C6) 를 포함한다. 출력 회로 (10C6) 는 샘플 홀드 회로, 아날로그-디지털 변환기, 주파수 분배기등을 가지고, 기저대역 신호 프로세싱 유닛 (10E) 으로부터 출력된 클럭 신호 (CLK) 에 따라 작동된다.
RF 신호 프로세싱 유닛 (10C) 에서, 전술한 GPS 신호의 증폭은 증폭기 (10C1) 에 의해 수행된다. 믹서 (10C2) 및 국부 발진기 (10C3) 는 GPS 신호 (1575.42 MHz) 를 중간 주파수 신호 (수 MHz 에서 수십 MHz) 로 변환하기 위한 다운-컨버터로써 기능한다. 즉, 믹서 (10C2) 는 GPS 신호와 국부 발진기 (10C3) 로부터 출력된 국부 주파수 신호를 혼합하고, 그로 인해, 잡음이 중간 주파수 신호이외의 것으로 필터링된 저역 통과 필터 (10C4) 에 입력된 중간 주파수 신호를 생성한다.
다음으로, 전술한 중간 주파수의 아날로그 기저대역 신호로의 복조는, 복조기 (10C5) 에 의해 수행되고, 전술한 아날로그 기저대역 신호의 디지털 기저대역 신호로의 변환은, 출력 회로 (10C6) 에 의해 수행된다.
특히, 기저대역 신호 프로세싱 유닛 (10E) 으로부터 입력된 클럭 신호 (CLK) 는 주파수 분배 회로에 의해 클럭 신호 (CLK) 의 주파수보다 저주파수를 가진 클럭 신호로 분배된다. 아날로그 기저대역 신호는 저주파수를 가지는 클럭 신호를 따라 샘플 홀드 회로에 의해 샘플링되고, 샘플링된 신호는 클럭 펄스 (CLK) 에 따 라 디지털 기저대역 신호 BBS 로 변환된다.
전술한 GPS-신호 수신 장치는 다양한 유닛 (10A 내지 10E) 이 배선 기판상에 탑재된 대-용량 장치로써 구성되어, 이동 전화 단말기, PDA 등과 같은, 소형 전자기기용으로는 적합하지 않다. 특히, GPS-신호 수신 장치가 소형 전자 기기용 마더보드 상에 탑재될 때, GPS 신호 수신 장치의 배선 기판에 의해 점유되는 마더보드 상의 탑재 면적은 매우 크다.
또한, 도 1a 및 도 1b 의 종래 기술에서, 복수의 GPS-신호 수신 장치 (10) 가 제조되면, 임피던스 매칭 유닛 (10B) 을 개별적으로 조절할 필요가 있게 되어, GPS-신호 수신 장치 (10) 에 대한 제조 비용의 상승을 초래하게 된다.
도 2 를 참조하여, 종래 기술 반도체 패키지의 일부가 단면도에 도시되고, 이러한 종래 기술 반도체 패키지는 예를 들어, 일본 특허 공개공보 제 2004-214249 호에 개시된다.
반도체 패키지는 순서대로 적층된 복수의 절연층 (20A, 20B, 20C, 20D 및 20E) 을 가진 다층 배선 기판 (20) 을 포함한다. 각각의 절연층 (20A 내지 20E) 은 그 상부에 형성된 배선 패턴 층 (미도시) 을 가지고, 내부에 형성된 복수의 관통 홀 (through hole; 미도시) 을 가져서 2 개의 인접한 배선 패턴 층 사이에서 전기적인 접속을 설정한다.
다층 배선 기판 (20) 에서, 최하부 절연층 (20A) 은 열 방사층 (20A1) 으로써 기능하고 하부 표면상에 형성된 그라운드 층 (20A1) 을 가진다. 또한, 최하 부 절연층 (20A) 은 하부 표면상에 형성된 복수의 전극 패드 (20A2) 를 가진다. 도 2 에 도시된 바와 같이, 전극 단자 (22) 의 오직 하나만이 대표로 도시된다.
반면에, 최상부 절연층 (20E) 은 최상부 표면상에 형성된 복수의 전극 패드 (20E1) 및 복수의 전극 패드 (20E2) 를 가지고, 각각의 전극 패드는 최상부의 절연층 (20E) 의 상부 표면상에 형성된 배선 패턴층에 접속된다. 최상부 절연층 (20E) 상에 형성된 배선 패턴층은 관통 홀 및 그들 사이에 개재된 배선 패턴층을 매개로 하여 전극 패드 (20A2) 에 접속된다.
도 2 에 도시된 바와 같이, 다층 배선 기판 (20) 은 그라운드 층 또는 열 방사층 (20A1) 상의 절연층 (20D 및 20E) 내에 형성된 직사각형 오목부 (21) 를 가진다. 복수의 금속 플러그 (22) 는 열 방사층 (20A1) 에 도달하도록 직사각형 오목부 (21) 의 하부에서 절연층 (20A, 20B 및 20C) 내에 형성된다. 또한, 복수의 금속 플러그 (23) 는 열 방사층 (20A1) 에 도달하도록 절연층 (20A, 20B, 20C, 20D 및 20E) 내에 형성되고, 직사각형 오목부 (21) 를 둘러싸도록 배치된다.
또한 반도체 패키지는 접착층 (25) 에 의해 직사각형 오목부 (21) 의 하부에 탑재되고 접착된 디지털 반도체 칩 (24) 을 포함하고, 디지털 반도체 칩 (24) 은 본딩 와이어 (261) 를 통해 전극 패드 (20E1) 에 접속된다. 디지털 반도체 칩 (24) 은 금속 플러그 (22) 를 통해 열 방사층 (20A1) 에 열적으로 (thermally) 접속되어, 디지털 반도체 칩 (24) 으로부터 열의 복사의 촉진이 가능하다.
반도체 패키지는 금속 플러그 (23) 의 각각의 상부면에 고정된 복수의 금속 지지 볼 (28) 상에 탑재되고 고정된 디지털 반도체 칩 (27) 을 포함하고, 디지털 반도체 칩 (27) 은 본딩 와이어 (262) 를 통해 전극 패드 (20E2) 에 접속된다. 또한, 디지털 반도체 칩 (27) 은 금속 플러그 (26) 을 통해 열 방사층 (20A1) 에 열적으로 접속되고 디지털 반도체 칩 (27) 으로부터 열방사의 촉진이 가능하다.
반도체 칩 (24 및 27) 의 탑재가 완성된 후, 간략한 표현을 위해 도 2 에 도시된 점선으로 나타낸 형상인 몰드 수지 봉합부 (29; molded resin enveloper) 에 의해, 칩 (24, 25) 은 배선 패턴층, 전극 패드 (20E1 및 20E2) 및 본딩 와이어 (261 및 262) 와 함께 봉합된다.
도 2 에 도시된 바와 같이, 반도체 칩 (27) 은 몰드 수지 봉합부 (29) 내에서 반도체 칩 (24) 상에 배치된다. 그러므로, 반도체 패키지가 마더보드 상에 탑재될 때, GPS-신호 수신 장치의 배선 기판에 의해 점유된, 마더보드 상의 탑재 면적은 상대적으로 작다.
따라서, 도 1a 및 1b 의 종래 기술에서, RF 유닛 (10C) 에 포함된 아날로그 RF 신호 프로세싱 반도체 칩 및 기저대역 신호 프로세싱 유닛 (10E) 내에 포함된 디지털 반도체 칩이 도 2 에 도시된 바와 같이 하나의 패키지로써 구성되는 경우, 이러한 패키지는 GPS-신호 수신 장치 (10) 의 배선 기판의 소형화에 기여할 수도 있다.
도 3a 및 도 3b 를 참조하여, QFP (quad flat package) 타입인 다른 종래 기 술 반도체 패키지가 도시되고, QFP 타입 반도체 패키지는 예를 들어, 일본 특허 공개공보 제 2002-033439 호에 개시된다. 도 3a 는 QFP 타입 반도체 패키지의 단면도이고, 도 3b 는 도 3a 의 부분 사시도이다.
도 3a 를 참조하여, QFP 타입 반도체 패키지는 아일랜드 (island) 또는 탑재 플레이트 (30), 접착층 (32) 을 가진 탑재 플레이트 (30) 상에 접착되고 탑재된 디지털 기저대역 신호 프로세싱 반도체 칩 (31), 접착층 (34) 을 가진 디지털 기저대역 신호 프로세싱 반도체 칩 (31) 상에 접착되고 탑재된 아날로그 RF 신호 프로세싱 반도체 칩 (33), 본딩 와이어 (36) 를 접착함으로써 기저대역 신호 프로세싱 칩 (31) 및 RF 신호 프로세싱 반도체 칩 (33) 에 접속된 복수의 리드 (35), 및 탑재 플레이트 (30), 반도체 칩 (31 및 33), 본딩 와이어 (36), 및 정형화된 리드 (35) 의 내부를 봉합하고 캡슐화하는 몰드 수지 봉합부 (37) 를 포함한다. 도 3a 에서, 몰드 수지 봉합부 (37) 의 형상은 표현의 간략함을 위해 점선으로 표시된다.
도 3b 에 도시된 바와 같이, 디지털 기저대역 신호 프로세싱 반도체 칩 (31) 은 그 상부 표면상에 형성된 전극 패드 (31A) 를 가지고, 본딩 와이어 (36) 는 대응 전극 패드 (31A) 에서 기저대역 신호 프로세싱 반도체 칩 (31) 에 접속된다. 유사하게, 아날로그 RF 신호 프로세싱 반도체 칩 (33) 은 그 상부 표면상에 형성된 전극 패드 (33A) 를 가지고, 본딩 와이어 (36) 는 대응 전극 패드 (33A) 에서 RF 신호 프로세싱 반도체 칩 (33) 에 접속된다.
또한, 도 3a 에 도시된 바와 같이, 튜닝 배선 (38) 은 기저대역 신호 프로세싱 반도체 칩 (31) 의 리드 (35) 에서 인덕턴스 소자로써 적절하게 제공되어 고주 파수 신호 전송에 사용됨으로써, 관련된 리드 (35) 에서의 임피던스 특성을 개선한다.
전술한 도 1a 및 도 1b 의 GPS-신호 수신 장치 (10) 에서, 도 3a 및 도 3b 의 QFP 타입 반도체 패키지는 RF 신호 프로세싱 유닛 (10C) 및 기저대역 신호 프로세싱 유닛 (10E) 에 대용되고, 이러한 대용은 GPS-신호 수신 장치 (10) 의 배선 기판의 소형화에 기여할 수도 있다. 그러나, 이러한 소형화는 대역 통과 필터 유닛 (10A), 임피던스 매칭 회로 유닛 (10B) 및 대역 통과 필터 유닛 (10D) 이 배선 기판상에 개별적으로 분리되어 탑재되어야만 하므로 불충분하고, 따라서, GPS-신호 수신 장치 (10) 의 대형화 (bulkiness) 를 유발한다.
도 3a 및 도 3b 의 QFP 타입 반도체 패키지에서 RF 신호 프로세싱 반도체 칩 (33) 은 특히, 기저대역 신호 프로세싱 반도체 칩 (31) 으로부터 생성된 고주파 잡음에 의해 영향을 받기 쉬우며, 이것은 트랜지스터, 커패시터, 레지스터, 인덕터 등과 같이 다양한 소자가 형성되는 RF 신호 프로세싱 반도체 칩 (33) 의 활성층이 몰드 수지 봉합부 (37) 의 일부만이 커버되기 때문이다.
다음으로, 도 4a 내지 도 8a 및 도 4b 내지 도 8b 를 참조하여, GPS 수신 장치로써 사용된 본 발명에 따른 시스템-인-패키지 (SIP) 의 제 1 실시형태를 제조하는 방법이 이하에 설명된다.
도 4a 내지 도 8a 는 제조 방법을 설명하는 평면도이고, 도 4b 내지 도 8b 는 각각의 도 4a 내지 도 8a 의 B-B 선을 따른 단면도이다.
도 4a 및 4b 를 참조하여, 패키지 기판 또는 매개물 (interposer) 이라고 지 칭되는 다층 배선 기판 (40) 이 준비된다. 다층 배선 기판 (40) 은 4 개의 절연층: 순서대로 적층된 최하부 절연층 (40A), 중간 절연층 (40B), 중간 절연층 (40C), 및 최상부 절연층 (40D) 을 포함하고, 각각의 절연층 (40A, 40B, 40C 및 40D) 은 에폭시 수지와 같은 적당한 합성수지 재료로 구성될 수도 있다.
도 4b 에 도시되어 있지 않지만, 각각의 최하부 및 중간 절연층 (40A, 40B 및 40C) 은 그 상부 표면상에 형성된 배선 패턴층, 및 내부에 형성된 복수의 관통 홀을 가짐으로써, 2 개의 인접한 배선 패턴층 사이에 전기적인 접속을 확립한다. 배선 패턴층 및 관통 홀은 구리 (Cu) 와 같은 적당한 금속 재료로 구성될 수도 있고, 배선 패턴층 및 관통 홀의 형성은 포토리소그래피 및 에칭 프로세스를 사용함으로써 수행될 수도 있다.
도 4b 에 도시된 바와 같이, 최하부 절연층 (40A) 은 그 하부 표면에 형성된 복수의 전극 패드 (40A1) 를 가지고, 이러한 전극 패드 (40A1) 는 내부에 형성된 통과홀 (미도시) 을 매개로 하여, 최하부 절연층 (40A) 의 상부 표면상에 형성된 배선 패턴층에 적절하게 접속된다.
도 4a 및 4b 에 도시된 바와 같이, 오목부 (41) 는 최상부 절연층 (40D) 내에 형성되고, 복수의 관통 홀 (미도시) 은 포토리소그래피 및 에칭 프로세스를 사용함으로써 최상부 절연층 (40D) 내에 형성된다.
다음으로, 도 5a 및 도 5b 를 참조하면, 구리 도금 프로세스를 이용하여 최상부 절연층 (40D) 의 상부 표면에 구리층 (42; Cu layer) 이 형성되어, 오목부 (40D1) 가 구리로 충진된다. 도 5b 에서는, 비록 각각의 절연층 (40A, 40B, 40C 및 40D) 의 두께가 두껍게 도시되었지만, 실제로는 구리층 (42) 의 형성은 구리층 (42) 이 오목부 (41) 에서 침하되지 않고 실질적으로 고르게 되도록 매우 얇다.
다음으로, 도 6a 및 도 6b 를 참조하여, 구리층 (42; 도 5a 및 5b 참조) 은 포토리소그래피 및 에칭 프로세스를 사용함으로써 패턴화되어, 복수의 전극 패드 (421) 및 복수의 전극 패드 (422) 가 최상부 절연층 (40D) 의 상부 표면상에 형성되고, 구리층 섹션 (423) 은 직사각형 오목부 (41) 에 그라운드 층으로써 잔류한다. 도 6a 에 도시된 바와 같이, 전극 패드 (421) 는 구리층 부분 또는 직사각형 그라운드 층 (423) 을 둘러싸도록 배열되고, 전극 패드 (422) 는 전극 패드 (421) 의 배열의 외부 주변을 따라서 배열된다.
비록, 배선 패턴층은 전술한 포토리소그래피 및 에칭 프로세스에 의해서 최상부 절연층 (40D) 의 상부 표면상에 더 형성되지만, 표현의 복잡함을 회피하기 위해 도 6a 및 도 6b 에 도시하지 않는다.
또한, 최상부 절연층 (40D) 의 상부 표면상에 형성된 배선 패턴층은 내부에 형성된 전술한 관통 홀에 적절하게 접속되어, 최하부 절연층 (40A) 의 하부 표면상에 형성된 전극 패드 (40A1) 와 관련 배선 패턴 사이에 전기적인 접속을 확립한다.
전극 패드 (421 및 422) 는 관련 배선 패턴층에 적절하게 접속된다.
도 6a 에 도시된 바와 같이, 최상부 절연층 (40D) 상에서 배선 패턴층의 형 성이 완료된 후, 2 개의 대역 통과 필터 유닛 (43 및 44) 은 관련 배선 패턴층에 적절하게 접속되도록 최상부 절연층 (40D) 상에 탑재되고, 각각의 대역 통과 필터 유닛 (43 및 44) 은 SAW (surface acoustic wave) 타입 칩으로써 형성될 수도 있다. 대역 통과 필터 유닛 (43 및 44) 은 도 1a 및 도 1b 의 GPS-신호 수신 장치 (10) 의 대역 통과 필터 유닛 (10A 및 10D) 에 대응한다.
또한, 임피던스 매칭 회로 (45) 는 최상부 절연층 (40D) 상에 다양한 수동 소자 (45A 및 45B) 를 탑재하고 배치함으로써 구성되며, 최상부 절연층 (40D) 상의 배선 패턴층 (미도시) 에 적절하게 접속된다. 예를 들어, 각각의 수동 소자 (45A) 는 커패시터 칩으로써 형성되고, 각각의 수동 소자 (45B) 는 인덕터 칩으로써 형성된다. 임피던스 매칭 회로 (45) 는 도 1a 및 도 1b 의 GPS-신호 수신 장치 (10) 의 임피던스 매칭 회로 유닛 (10B) 에 대응한다.
또한, 참조 번호 (46) 로 대표적으로 도시된 다양한 수동 소자는 최상부 절연층 (40D) 상에 탑재되고 배치되며, 만약 필요하다면, 최상부 배선층 (40D) 상의 배선 패턴층 (미도시) 에 적절하게 접속된다. 수동 소자 (46) 의 일부는 레지스터 칩으로 표현될 수도 있고, 수동 소자의 다른 일부는 커패시터 칩으로 표현될 수도 있다. 예를 들어, 신호-강도 변환 회로는 몇몇 수동 소자 (46) 로 구성된다.
다음으로, 도 7a 및 도 7b 를 참조하면, 아날로그 직사각형 반도체 칩 (47) 은 적절한 접착제를 사용하여 직사각형 그라운드 층 (423) 상에 견고하게 탑재된다.
도 7b 에 도시된 바와 같이, RF 신호 프로세싱 반도체 칩 (47) 은 기판 (47A), 및 기판 (47A) 상에 형성된 활성층 (47B) 을 포함하고, 활성층 (47B) 은 내부에 형성된 트랜지스터, 커패시터, 레지스터등과 같은 다양한 소자를 포함한다. 다시 말해서, RF 신호 프로세싱 반도체 칩 (47) 이 활성층 (47B) 이 상부를 향하도록 그라운드 층 (423) 상에 탑재된다.
또한, 도 7a 에 도시된 바와 같이, 직사각형 RF 신호 프로세싱 반도체 칩 (47) 은 4 개의 단부를 따라서 배치되도록 활성층 (47B) 의 표면상에 형성된 복수의 전극 패드 (47C) 를 가진다.
그라운드 층 (423) 상에 RF 신호 프로세싱 반도체 칩 (47) 의 탑재가 완성된 후, 전극 패드 (47C) 는 와이어 본딩 장치 (미도시) 를 사용함으로써 본딩 와이어 (481) 를 통해 최상부 절연층 (40D) 상에 형성된 전극 패드 (421) 에 접속된다.
다음으로, 도 8a 및 도 8b 를 참조하여, 적절한 수지 재료로 이루어진 스페이서 부재 (49) 는 적절한 접착제를 사용함으로써 RF 신호 프로세싱 반도체 칩 (47) 상에 견고하게 탑재되고, RF 신호 프로세싱 반도체 칩 (47) 의 사이즈보다 큰사이즈를 가지는 디지털 직사각형 기저대역 신호 프로세싱 반도체 칩 (50) 은 적절한 접착제를 사용함으로써 스페이서 부재 (49) 상에 견고하게 탑재된다. 물론, 스페이서 부재 (49) 가 본딩 와이어 (482) 및 기저대역 신호 프로세싱 반도체 칩 (50) 사이에서의 간섭 (interference) 을 피하기 위해 제공된다.
도 8b 에 도시된 바와 같이, 기저대역 신호 프로세싱 반도체 칩 (50) 은 기 판 (50A), 기판 (50A) 상에 형성된 활성층 (50B) 을 포함하고, 활성층 (50B) 은 내부에 형성된 트랜지스터, 커패시터, 레지스터등과 같은, 다양한 소자를 포함한다. 다시 말해서, 기저대역 신호 프로세싱 반도체 칩 (50) 이 활성층 (50B) 이 상부를 향하도록 스페이서 부재 (49) 상에 탑재된다.
또한, 도 8a 에 도시된 바와 같이, 직사각형 기저대역 신호 프로세싱 반도체 칩 (50) 은 4 개의 단부를 따라서 배치되도록 활성층 (50B) 의 표면상에 형성된 복수의 전극 패드 (50C) 를 가진다.
스페이서 부재 (49) 상에 기저대역 신호 프로세싱 반도체 칩 (50) 의 탑재가 완성된 후, 전극 패드 (50C) 는 와이어 본딩 장치 (미도시) 를 사용함으로써 본딩 와이어 (482) 를 통해 최상부 절연층 (40D) 상에 형성된, 전극 패드 (422) 에 접속된다.
그 후에, 표현의 간략화를 위해 도 8a 에서 점선으로 표시된 형상인 몰드 수지 봉합부 (51) 에 의해 최상부 절연층 (40D) 상에 제공된 모든 소자가 봉합된다. 그 결과, 도 8b 에 도시된 바와 같이, 복수의 금속볼 (52) 은 최하부 절연층 (40A) 의 하부 표면상에 형성된 전극 패드 (40A1) 에 전극 단자로써 견고하게 부착되어, 본 발명에 따른 SIP 타입 패키지를 제조한다. 다시 말해서, 이러한 SIP 타입 패키지는 금속볼 (52) 에 의해 형성된 BGA (ball grid array) 를 특징으로 한다.
도 6a 를 참조하여 설명되는 전술한 신호-강도 변환 회로는, RF 신호 프로세싱 반도체 칩 (47) 에서 기저대역 신호 프로세싱 반도체 칩 (50) 으로 입력되는 기 저대역 신호의 강도를 조정하기 위해 사용된다.
비록 이와 같이 제조된 SIP 타입 패키지가 도 1a 및 도 1b 의 GPS-신호 수신 장치 (10) 와 실질적으로 같은 방법으로 동작할 수 있을지라도, 이러한 패키지는 도 1a 및 도 1b 의 GPS-신호 수신 장치 (10) 에 비해 상당히 소형화되고, 그 내부에 모든 소자 (43, 44, 45, 46, 47, 50, 등) 를 하나의 패키지로써 통합한다.
또한, 도 8a 및 도 8b 의 SIP 타입 패키지에서, 그라운드 층 (423) 은 RF 신호 프로세싱 반도체 칩 (47) 에 대해 동시 연장되어, 그라운드 층 (47) 의 그라운드 능력이 충분히 강화된다. 그러므로, 기판 (47A) 을 통한 전류 흐름은 그라운드 층 (423) 내부로 효과적으로 유출될 수 있으므로, RF 신호 프로세싱 반도체 칩 (47) 의 고주파수 특징을 안정적으로 유지하는 것이 가능하게 된다. 반면에, RF 신호 프로세싱 반도체 칩 (47) 의 활성층 (47B) 은 기저대역 신호 프로세싱 반도체 칩 (50) 의 기판 (50A) 으로 커버되고, 기판 (50A) 의 전기적 포텐셜은 기저대역 신호 프로세싱 반도체 칩 (50) 의 동작 중에 상대적으로 안정되어, 기판 (50A) 이 효과적인 전자기적 차단체로써 기능한다. 그 결과, RF 신호 프로세싱 반도체 칩 (47) 의 안정적인 동작을 확보할 수 있을 뿐만 아니라, RF 신호 프로세싱 반도체 칩 (47) 이 고주파 잡음으로부터 효과적으로 보호될 수 있다.
기저대역 신호 프로세싱 반도체 칩 (50) 의 동작 동안, 고주파 잡음은 그 활성층 (50B) 으로부터 생성된다. 그러므로, 기저대역 신호 프로세싱 반도체 칩 (50) 이 RF 신호 프로세싱 반도체 칩 (47; 도 8b 참조) 상에 적층되면, RF 신호 프 로세싱 반도체 칩 (47) 은 활성층 (50B) 으로부터 생성된 고주파 잡음에 의해 영향을 받을 수도 있다.
그럼에도 불구하고, 발명자로부터 수행된 실험에 따르면, RF 신호 프로세싱 반도체 칩 (47) 은 활성층 (50B) 으로부터 생성된 고주파 잡음에 의해 실질적으로 영향을 받을 수 없다.
이러한 실험에서, 기저대역 신호 프로세싱 반도체 칩 (50) 이 RF 신호 프로세싱 반도체 칩 (47; 도 8b 참조) 상에 탑재된 스페이서 (49) 상에 적층되는 각각의 샘플의 제 1 그룹이 준비되었고, 신호/잡음 비 (SNR) 로 나타낸 RF 신호 프로세싱 반도체 칩 (47) 의 감도 특징이 제 1 그룹에 포함된 각각의 샘플에 대하여 측정되었다. 반면에, 내부에 RF 신호 프로세싱 반도체 칩 (47) 이 기저대역 신호 프로세싱 반도체 칩 (50) 상에 직접 적층된 RF 신호 샘플의 제 2 그룹은 기저대역 신호 프로세싱 반도체 칩 (50) 상에 직접 적층되었으며, 신호/잡음 비 (SNR) 로써 대표되는 RF 신호 프로세싱 반도체 칩 (47) 의 감도 특징은 제 2 그룹에 포함된 각각의 샘플에 관하여 측정되었다. 측정시, AUTONOMOUS 모드가 이용되었고, 입력/출력 (I/O) 전압은 2.9 V 였다. 또한, GPS 신호의 강도는 -130dBm 으로 설정되었지만, 최대값과 최소값 사이에서 변동가능하다. 측정은 GPS 신호의 강도의 최대 및 최소값에서 수행되었다.
측정된 결과는 다음의 표에서 나타난다.
제 1 그룹
SNR (최대) SNR (최소)
평균값 38.1dB 37.3B
제 2 그룹
SNR (최대) SNR (최소)
평균값 35.4dB 34.5dB
이러한 테이블에서 나타나듯이, 샘플의 제 1 그룹에서 측정된 결과는 대략 3dB 로 샘플의 제 2 그룹에서 측정된 결과에 비해 우수하였다. 이것은 기저대역 신호 프로세싱 반도체 칩 (50) 의 기판 (50A) 이 RF 신호 프로세싱 반도체 칩 (47) 을 보호하기 위한 효과적인 전자기적 차단체로써 작용한다는 것을 의미한다.
전술한 바와 같이, 도 1a 및 도 1b 의 종래 기술에서, 복수의 GPS-신호 수신 장치 (10) 가 제조되면, 임피던스 매칭 유닛 (10B) 을 개별적으로 조절하는 것이 필요하다. 이에 반하여, 복수의 SIP 타입 패키지가 본 발명에 따라서 제조되면, 임피던스 매칭 회로 (45) 를 형성하기 위해 커패시터 (45A) 및 인덕터 (45B) 의 최적값 (optimum value) 을 미리 결정하는 것이 가능하기 때문에, 임피던스 매칭 회로 (45) 를 개별적으로 조절하는 것은 불필요하다. 유사하게, 도 6a 를 참조하여 설명된, 전술한 신호-강도 변환 회로를 개별적으로 조절하는 것은 불필요하며, 이는 신호-강도 변환 회로를 형성하기 위해 커패시터, 레지스터등과 같은 수동 소자의 최적값을 미리 결정하는 것이 가능하기 때문이다.
도 8a 및 8b 의 전술한 실시형태에서, 비록 기저대역 신호 프로세싱 반도체 칩 (50) 이 RF 신호 프로세싱 반도체 칩 (47) 보다 큰 사이즈를 가지지만, 필요하다면, RF 신호 프로세싱 반도체 칩 (47) 은 기저대역 신호 프로세싱 반도체 칩 (50) 보다 큰 사이즈를 가질 수도 있다. 이러한 경우, 본딩 와이어 (482) 및 기저대역 신호 프로세싱 반도체 칩 (50) 사이에 어떠한 간섭 (interference) 도 없다면, 스페이서 부재 (49) 는 생략될 수 있다. 즉, 기저대역 신호 프로세싱 반도체 칩 (50) 이 스페이서 부재 (49) 를 사용할 필요 없이 RF 신호 프로세싱 반도체 칩 (47) 에 직접 접착될 수도 있다.
도 8a 에 대응하는 도 9 를 참조하여, 본 발명에 따른 SIP 타입 패키지의 전술한 실시형태의 변형예를 나타낸다.
이 변형예에서, 플립-칩 (FC) 타입 아날로그 RF 신호 프로세싱 반도체 칩 (53) 은 RF 신호 프로세싱 반도체 칩 (47) 을 대용하고, 기판 (53A), 및 기판 (53A) 상에 형성된 활성층 (53B) 을 포함한다. FC 타입 아날로그 RF 신호 프로세싱 반도체 칩 (53) 은 전극 단자로써 활성층 (53B) 의 표면에 견고하게 부착된 복수의 금속 범프 (53C) 를 가진다.
또한, 이 변형예에서, 그라운드 층 (423) 은 최상부 절연층 (40D) 으로부터 생략되고, 그라운드 층 (54) 은 최상부 절연층 (40D) 바로 아래의 중간 절연층 (40C) 내부에 대신 형성된다. 그라운드 층 (423) 의 형성과 유사하게, 배선 패턴 층 (미도시) 이 중간 절연층 (40C) 상에 형성됨과 동시에 그라운드 층 (54) 의 형성이 수행된다.
반면에, 최상부 절연층 (40D) 상에 형성된 배선 패턴층은 금속 범프 (53C) 의 배치에 대하여 미러 (mirror) 이미지 관계를 가지도록 배치되는 복수의 전극 패 드 (미도시) 를 가진다. 즉, FC 타입 RF 신호 프로세싱 반도체 칩 (53) 은 금속 범프가 각각의 전극 패드상에 접착되고 바운드되어 최상층 절연층 (40D) 상에 플립 (flip) 되고 탑재된다.
도 8a 및 도 8b 의 실시형태와 유사하게, 도 9 의 변형예에서, 그라운드 층 (54) 은 FC 타입 RF 신호 프로세싱 반도체 칩 (53) 에 비해 연장되어, 그라운드 층 (54) 의 그라운드 능력은 충분히 강화된다. 또한, 기저대역 신호 프로세싱 반도체 칩 (50) 의 기판 (50A) 은 효율적인 전자기적 차단체로써 기능한다. 그러므로, FC 타입 RF 신호 프로세싱 반도체 칩 (53) 의 안정적인 동작이 확실해질 수 있을 뿐만 아니라, FC 타입 RF 신호 프로세스 반도체 칩 (53) 이 고주파 잡음으로부터 효율적으로 보호될 수 있다.
마지막으로, 전술한 설명은 방법과 장치의 바람직한 실시형태이고, 다양한 변화 및 변형이 그 정신 및 범위로부터 벗어나지 않고 본 발명으로 이루어질 수 있다는 것은 당업자에게는 명백하다.
본 발명에 따르면, 무선신호를 수신하고, 디지털 신호 처리를 행하는 반도체 장치의 소형화가 가능하게 된다.

Claims (19)

  1. 내부에 형성된 그라운드 층 (423, 54) 을 가지는 배선 기판 (40);
    상기 그라운드 층 상에 제공된 아날로그 반도체 칩 (47, 53); 및
    상기 디지털 반도체 칩의 기판 (50A) 이 상기 아날로그 반도체 칩을 향하도록 상기 아날로그 반도체 칩 상부에 제공되는 디지털 반도체 칩 (50) 을 포함하는, 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 아날로그 반도체 칩은 무선 주파수 신호 프로세싱 반도체 칩 (47, 53) 으로서 형성되고,
    상기 디지털 반도체 칩은 기저대역 신호 프로세싱 반도체 칩 (50) 으로서 형성되는, 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 그라운드 층 (423, 54) 은 상기 아날로그 반도체 칩 (47, 53) 에 대해 동시 연장되는, 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 아날로그 반도체 칩 (47) 의 활성층 (47B) 은 상부를 향하고,
    상기 디지털 반도체 칩 (50) 의 활성층 (50B) 은 상기 상부를 향하는, 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 아날로그 반도체 칩 (47) 및 상기 디지털 반도체 칩 (50) 은 복수의 도전성 와이어 (481, 482) 를 통해 상기 배선 기판 (40) 상에 형성된 배선 패턴층에 접속되는, 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 아날로그 반도체 칩 (53) 의 활성층 (53B) 은 하부를 향하고,
    상기 디지털 반도체 칩 (50) 의 활성층 (50B) 은 상부를 향하는, 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 디지털 반도체 칩 (50) 은 상기 아날로그 반도체 칩 (53) 의 기판 (53A) 상에 탑재되는, 반도체 패키지.
  8. 제 6 항에 있어서,
    상기 아날로그 반도체 칩은 활성층 (53B) 에 제공된 복수의 금속 범프 (53C) 를 가지고, 상기 금속 범프를 통해, 상기 배선 기판 (40) 상에 형성된 배선 패턴층에 접속되며,
    상기 디지털 반도체 칩 (50) 은 복수의 도전성 와이어 (482) 에 의해 상기 배선 패턴층에 접속되는, 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 디지털 반도체 칩 (50) 은 상기 아날로그 반도체 칩 (47, 53) 의 사이즈보다 더 큰 사이즈를 갖는 것을 특징으로 하는, 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 아날로그 반도체 칩 (47) 과 상기 디지털 반도체 칩 (50) 사이에 제공된 스페이서 유닛 (49) 을 더 포함하는, 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 아날로그 반도체 칩 (47, 53) 에 대한 상기 배선 기판 상에 제공된 임피던스 매칭 회로 (45); 및
    상기 아날로그 및 디지털 반도체 칩 및 상기 임피던스 매칭 회로를 캡슐화하는 몰드 수지 봉합부 (51) 를 더 포함하는, 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 아날로그 반도체 칩 (47, 53) 에 대한 상기 배선 기판 상에 제공된 대역 통과 필터 유닛 (43, 44); 및
    상기 아날로그 및 디지털 반도체 칩 및 상기 대역 통과 필터를 캡슐화하는 몰드 수지 봉합부 (51) 를 더 포함하는, 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 배선 기판 (40) 의 하부 표면 상에 형성된 전극 패드 (40A1) 각각에 전극 단자로써 견고하게 접착된 복수의 금속 볼 (52) 을 더 포함하는, 반도체 패키지.
  14. 제 1 항에 있어서,
    상기 배선 기판은 최하부 절연층 (40A), 중간 절연층 (40B, 40C), 및 최상부 절연층 (40D) 을 적어도 포함하는 다층 배선 기판 (40) 으로서 형성되는, 반도체 패키지.
  15. 제 14 항에 있어서,
    상기 아날로그 반도체 칩 (47) 의 활성층 (47B) 은 상부를 향하고,
    상기 디지털 반도체 칩 (50) 의 활성층 (50B) 은 상기 상부를 향하며,
    상기 그라운드 층 (423) 은 상기 최상부 절연층 (40D) 내에 형성되어 상기 아날로그 칩 (47) 이 상기 그라운드 층 상에 위치되는, 반도체 패키지.
  16. 제 14 항에 있어서,
    상기 아날로그 반도체 칩 (53) 의 활성층 (53B) 은 하부를 향하고,
    상기 디지털 반도체 칩 (50) 의 활성층 (50B) 은 상부를 향하며,
    상기 그라운드 층 (54) 은 상기 최상부 절연층 바로 아래의 상기 중간 절연층 (40B, 40C) 에 형성되어 상기 아날로그 반도체 칩 (53) 이 상기 그라운드 층 상에 위치되는, 반도체 패키지.
  17. 배선 기판 (40) 을 준비하는 단계;
    상기 배선 기판에 그라운드 층 (423, 54) 을 형성하는 단계;
    상기 그라운드 층 상에 아날로그 반도체 칩 (47, 53) 을 제공하는 단계; 및
    상기 디지털 반도체 칩의 기판 (50A) 이 상기 아날로그 반도체 칩을 향하도록, 상기 아날로그 반도체 칩 상에 디지털 반도체 칩 (50) 을 제공하는 단계를 포함하는, 반도체 패키지 제조 방법.
  18. 제 17 항에 있어서,
    상기 아날로그 반도체 칩은 무선 주파수 신호 프로세싱 반도체 칩 (47, 53) 으로서 형성되고, 상기 디지털 반도체 칩은 기저대역 신호 프로세싱 반도체 칩 (50) 으로서 형성되는, 반도체 패키지 제조 방법.
  19. 제 17 항에 있어서,
    상기 그라운드 층 (423, 54) 을 형성하는 단계는, 상기 그라운드 층이 상기 아날로그 반도체 칩 (47, 53) 에 대해 동시 연장되도록 수행되는, 반도체 패키지 제조 방법.
KR1020060044762A 2005-05-20 2006-05-18 아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로적층된 ｓｉｐ 타입 패키지, 및 그 제조 방법 KR100744979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00147831 2005-05-20
JP2005147831A JP4408832B2 (ja) 2005-05-20 2005-05-20 半導体装置

Publications (2)

Publication Number Publication Date
KR20060120462A KR20060120462A (ko) 2006-11-27
KR100744979B1 true KR100744979B1 (ko) 2007-08-02

Family

ID=36968879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044762A KR100744979B1 (ko) 2005-05-20 2006-05-18 아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로적층된 ｓｉｐ 타입 패키지, 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20060261471A1 (ko)
EP (1) EP1724833A2 (ko)
JP (1) JP4408832B2 (ko)
KR (1) KR100744979B1 (ko)
CN (1) CN1866515A (ko)
TW (1) TW200707699A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408832B2 (ja) * 2005-05-20 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100764682B1 (ko) * 2006-02-14 2007-10-08 인티그런트 테크놀로지즈(주) 집적회로 칩 및 패키지.
DE102006033175A1 (de) * 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
CN101150123B (zh) * 2007-10-31 2010-06-02 日月光半导体制造股份有限公司 具有电磁屏蔽罩盖的半导体封装结构
US20110193243A1 (en) * 2010-02-10 2011-08-11 Qualcomm Incorporated Unique Package Structure
CN101908082B (zh) * 2010-04-30 2012-10-24 梅州市志浩电子科技有限公司 印刷电路板的阻抗设计方法及阻抗设计装置
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
CN103969572B (zh) * 2013-02-05 2017-05-17 泰斗微电子科技有限公司 一种sip芯片测试平台和方法
CN103441124B (zh) * 2013-08-27 2016-01-06 矽力杰半导体技术(杭州)有限公司 电压调节器的叠层封装方法及相应的叠层封装装置
WO2015037390A1 (ja) * 2013-09-10 2015-03-19 株式会社村田製作所 センサモジュール
TWI553817B (zh) * 2014-06-17 2016-10-11 瑞昱半導體股份有限公司 具有電磁防護功能之積體電路及其製造方法
KR20160036945A (ko) * 2014-09-26 2016-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20170132813A (ko) * 2015-03-26 2017-12-04 라이프 테크놀로지스 코포레이션 반도체 장치를 처리하는 방법
JP2018032680A (ja) * 2016-08-23 2018-03-01 日本電信電話株式会社 積層集積回路
CN106361303A (zh) * 2016-08-30 2017-02-01 福州瑞芯微电子股份有限公司 血管检测一体化芯片及其实现方法
CN106374962B (zh) * 2016-08-30 2019-03-12 福州瑞芯微电子股份有限公司 一体化wifi芯片及其封装方法
CN106324485B (zh) * 2016-08-30 2019-04-02 福州瑞芯微电子股份有限公司 芯片的无线测试电路及无线测试方法
CN106324484B (zh) * 2016-08-30 2019-04-02 福州瑞芯微电子股份有限公司 芯片的无线调试电路和方法
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
US10680633B1 (en) * 2018-12-21 2020-06-09 Analog Devices International Unlimited Compnay Data acquisition system-in-package
EP4017635A1 (en) * 2019-08-21 2022-06-29 Life Technologies Corporation Devices incorporating a multilane flow cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
JP2002033444A (ja) * 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 半導体装置
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
EP1724833A2 (en) * 2005-05-20 2006-11-22 NEC Electronics Corporation SIP (system-in-package) type package containing analog semiconductor chip and digital semiconductor chip stacked in order, and method for manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5198693A (en) * 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5858814A (en) * 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
US6381283B1 (en) * 1998-10-07 2002-04-30 Controlnet, Inc. Integrated socket with chip carrier
JP2000323617A (ja) * 1999-05-12 2000-11-24 Mitsubishi Electric Corp 高周波用半導体パッケージ
US6261869B1 (en) * 1999-07-30 2001-07-17 Hewlett-Packard Company Hybrid BGA and QFP chip package assembly and process for same
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
TWI278947B (en) * 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
US7235889B2 (en) * 2004-09-10 2007-06-26 Lsi Corporation Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
JP2002033444A (ja) * 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 半導体装置
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
EP1724833A2 (en) * 2005-05-20 2006-11-22 NEC Electronics Corporation SIP (system-in-package) type package containing analog semiconductor chip and digital semiconductor chip stacked in order, and method for manufacturing the same
CN1866515A (zh) * 2005-05-20 2006-11-22 恩益禧电子股份有限公司 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
US20060261471A1 (en) * 2005-05-20 2006-11-23 Nec Electronics Corporation SIP type package containing analog semiconductor chip and digital semiconductor chip stacked in order, and method for manufacturing the same
JP2006324563A (ja) * 2005-05-20 2006-11-30 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
TW200707699A (en) 2007-02-16
JP2006324563A (ja) 2006-11-30
US20060261471A1 (en) 2006-11-23
EP1724833A2 (en) 2006-11-22
KR20060120462A (ko) 2006-11-27
CN1866515A (zh) 2006-11-22
JP4408832B2 (ja) 2010-02-03

Similar Documents

Publication Publication Date Title
KR100744979B1 (ko) 아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로적층된 ｓｉｐ 타입 패키지, 및 그 제조 방법
KR102436686B1 (ko) 내장형 rf 필터 패키지 구조 및 그 제조 방법
US6686649B1 (en) Multi-chip semiconductor package with integral shield and antenna
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
US8299572B2 (en) Semiconductor die with backside passive device integration
KR100674793B1 (ko) 세라믹 적층 소자
US7998796B2 (en) Semiconductor device and manufacturing method thereof
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
US6998710B2 (en) High-frequency device
US7157794B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US8053890B2 (en) Microchip assembly including an inductor and fabrication method
US7745911B2 (en) Semiconductor chip package
US6531775B1 (en) High-frequency module
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
JP2003218472A (ja) モジュールおよび表面実装モジュール
JPH09148373A (ja) 無線通信モジュール
JP2000133765A (ja) 高周波集積回路装置
JPH09252191A (ja) 回路基板装置
JP2008112776A (ja) 半導体装置
CN116759391A (zh) 倒装芯片装置穿封装通孔放置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11