JP2006513579A - 半導体部品の垂直マウント方法 - Google Patents
半導体部品の垂直マウント方法 Download PDFInfo
- Publication number
- JP2006513579A JP2006513579A JP2004567262A JP2004567262A JP2006513579A JP 2006513579 A JP2006513579 A JP 2006513579A JP 2004567262 A JP2004567262 A JP 2004567262A JP 2004567262 A JP2004567262 A JP 2004567262A JP 2006513579 A JP2006513579 A JP 2006513579A
- Authority
- JP
- Japan
- Prior art keywords
- connection contacts
- adhesive
- wafer
- semiconductor chips
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
フリップチップマウントの際に、ウェーハ(1)内に製造された複数の半導体部品(2)の複数の接続コンタクト(3)上への複数のさらなる接続コンタクト(5)を有する、複数の半導体チップ(4)の表面に、液状層(6)が提供される。その液状層は、ウェーハ(1)上への複数の半導体チップ(4)の配置の際に、固まり、それにより、半導体チップを固定する。その構造は、真空オーブン内において、高温状態においてはんだ付けされ得、その際、付着剤は蒸発する。複数の半導体チップ(4)は、その際、ウェーハ上において加圧され得る。
Description
本発明は、フリップチップマウントの際の、半導体チップのはんだ付けの製造方法に関する。
半導体チップが垂直(vertikal)に集積され、接続コンタクト面において互いにはんだ付けされる場合、まず、ウェーハ内に半導体部品が製造され、接続コンタクトが提供される。自動装着機によって、さらなる接続コンタクトを有するさらなる半導体チップが、組み込まれた接続コンタクトが互いに対向するようにウェーハ上に設置される。この位置において、半導体チップはウェーハ上に機械的に固定される。第2の方法工程において、半導体チップは、永続的に導通するように、ウェーハ内の半導体部品の接続コンタクトとはんだ付けされる。それは、例えば、拡散はんだ付け、例えばSOLIDプロセスにおいて行われる。その際、十分な強度の接続圧力を及ぼすことによって、半導体チップは、ウェーハ上の位置をわずかに変更し得る。半導体チップの減少する寸法においては、接続コンタクトは、可能な限り十分良く、互いに結合されない。
本発明の課題は、半導体チップの横ずれの虞なく、確実なはんだ付けに十分強い接続圧力を及ぼし得る、半導体部品の垂直マウント方法を提供することにある。
この課題は、特許請求項1による特徴を有する方法によって解決される。さらなる形態は、従属請求項に提示される。
本方法において、複数の接続コンタクトが提供された複数の半導体チップの表面に、十分低い融点を有する付着剤(Heftstoff)の液状層が提供される。それによって、ウェーハ上への複数の半導体チップの設定の際に、付着剤が硬化し、その結果、複数の半導体チップが固定される。続いて、そのように装備されたウェーハがオーブン内にもたらされ、オーブン内において、結合プロセスが行われるように、温度が高められる。複数の接続コンタクトには、この目的のため、既知の方法によって、事前にはんだ材料が提供される。
付着剤は、製造プロセス全体の間において、接触する他の材料によって腐食することなく、またはんだ付け温度において分解することがないように、選定される。その融点は、好ましくは50°C〜70°Cの範囲にある。オーブン内において、典型的な温度は、ほぼ150°Cに達する。好ましい方法形態において、真空オーブンが使用される。また、付着剤は、オーブン内において溶解した付着剤の層が完全に除去され得るように、真空中において大幅に蒸発するために、150°Cの温度において十分高い蒸気圧を有するように、選択される。
以下に、本発明の方法の実施例が、方法に使用される構造の断面を示す添付の図面を参照して詳述される。
ウェーハ1内に、複数の半導体部品2が製造される。ウェーハが複数の半導体チップに個別化されていることが、図において、複数の半導体部品2間の垂直な点線によって示される。複数の半導体部品2は、それぞれ、その表面上に複数の接続コンタクト3を有する。これら接続コンタクト3を介して、半導体部品2は、さらなる半導体部品と垂直に集積化される。さらに、複数のさらなる接続コンタクト5を有する複数の半導体チップ4が、フリップチップマウント様式に従って、ウェーハ1上に配置され、その結果、複数の接続コンタクト3および関連する複数のさらなる接続コンタクト5は、互いに向けられ、所定の位置において、例えば、はんだによって永続的な導電状態において互いに結合され得る。優位なはんだプロセスに代えて、原理的には、そのようなチップマウントに適切な、任意の他の結合プロセスが考えられる。
この配置の際にウェーハ1と対向する複数の半導体チップ4の表面は、付着剤の薄い液状層6を有する。複数のさらなる接続コンタクト5をウェーハの複数の接続コンタクト3上へ配置する際に、この液状層6はウェーハ表面と結合し、ウェーハの低い温度によって硬化する。半導体チップ4は、載置の間において、自動装着機のチップホルダによって位置が維持されるため、半導体チップ4の位置は一定である。ウェーハから離れている半導体チップ4の裏面上への加圧は、半導体チップ4の位置を横方向に変更することなく、及ぼされ得る。
図に示された構造は、特に、例えば存在するはんだ材料が高められた温度で溶解する真空オーブン内にもたらされ得、それにより、永続的な結合が製造される。典型的に150°Cに高められた温度において、真空オーブン内で蒸発し、半導体チップから除去されるように付着剤の材料が選択される場合、真空オーブンの利用において有利である。しかしながら、この蒸発は、必ずしも要求されない。というのは、付着剤の溶解した層が、はんだプロセスの間、半導体チップ上に存在し、はんだ場所を遮蔽する場合、それは有利であり得るからである。この場合、真空も要求されない。というのは、付着剤の液状層による遮蔽は、はんだの間の接続コンタクトの酸化を防止するからである。
オーブン内において、半導体チップは、適切な装置を用いて、図の矢印で示される方向に、加圧され得る。その際、縁における半導体チップ間の間隙が排気される場合、その装置が、その間隙を閉じないということが考慮される。拡散はんだのプロセスが使用され、その際、接続コンタクトを結合するための薄いメタライゼーションが長時間において熱せられ、互いに加圧される場合において、ウェーハにおける半導体チップの加圧は、特に有利である。
液状層6のために、付着剤として特に以下のものが適する:エチレンカーボネート(融点37°C、150°Cの高蒸気圧)、ポリエチレングリコール(融点55°C、はんだ付けの際に、液状であり、反応しない)、熱可溶性接着剤、熱可塑性接着剤およびエポキシ樹脂。
1 ウェーハ
2 半導体部品
3 接続コンタクト
4 半導体チップ
5 さらなる接続コンタクト
6 液状層
2 半導体部品
3 接続コンタクト
4 半導体チップ
5 さらなる接続コンタクト
6 液状層
Claims (9)
- 半導体部品を垂直にマウントする方法であって、
複数の接続コンタクト(3)を有する複数の半導体部品(2)がウェーハ(1)内に製造され、
表面に各々、複数のさらなる接続コンタクト(5)を有する複数の半導体チップ(4)が、複数の接続コンタクト(3)と組み込まれた複数のさらなる接続コンタクト(5)とが互いに接触するように配置され、
該複数の接続コンタクト(3、5)が永続的に導電的に互いに結合され、
該方法は、
該複数のさらなる接続コンタクト(5)が提供された複数の半導体チップ(4)上に、付着剤の液状層(6)が提供され、
該ウェーハ(1)の温度が、ウェーハ(1)上への複数の半導体チップ(4)の配置の際に、該付着剤の液状層(6)が固まるように、設定され、
該複数の半導体チップ(4)を有する該ウェーハ(1)がオーブン内にもたらされ、該オーブン内において、該複数の接続コンタクト(3)および複数のさらなる接続コンタクト(5)は、高温状態において永続的に導電的に互いに結合されることを特徴とする、方法。 - 付着剤として、エチレンカーボネートが使用される、請求項1に記載の方法。
- 付着剤として、ポリエチレングリコールが使用される、請求項1に記載の方法。
- 付着剤として、熱可溶性接着剤、熱可塑性接着剤あるいはエポキシ樹脂が使用される、請求項1に記載の方法。
- 付着剤として、融点が50°Cから70°Cまでにある材料が使用される、請求項1に記載の方法。
- 前記複数の接続コンタクトは、はんだと共に提供され、該複数の接続コンタクトは前記オーブン内において互いにはんだ付けされる、請求項1から5のうちのいずれか一項に記載の方法。
- 結合される複数の接続コンタクトの薄いメタライゼーションが熱せられ、互いに加圧される、請求項1から5のうちのいずれか一項に記載の方法。
- 付着剤として、150°Cの温度において液状であり、十分高い蒸気圧を有する材料が使用され、その結果、付着剤の薄い液状層が、真空オーブン内において蒸発によって除去され得、
その内部で前記複数の接続コンタクト(3)および複数のさらなる接続コンタクト(5)が互いに結合されるオーブンとして、真空オーブンが導入される、請求項1から7のうちのいずれか一項に記載の方法。 - 前記付着剤は、前記複数の接続コンタクトと複数のさらなる接続コンタクトとの永続的な結合の製造の間において、前記複数の半導体チップの前記表面上の酸化に対する保護層として存在する、請求項1から7のうちのいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003103588 DE10303588B3 (de) | 2003-01-29 | 2003-01-29 | Verfahren zur vertikalen Montage von Halbleiterbauelementen |
PCT/DE2003/004223 WO2004068573A1 (de) | 2003-01-29 | 2003-12-19 | Verfahren zur vertikalen montage von halbleiterbauelementen |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006513579A true JP2006513579A (ja) | 2006-04-20 |
Family
ID=32747509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004567262A Pending JP2006513579A (ja) | 2003-01-29 | 2003-12-19 | 半導体部品の垂直マウント方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2006513579A (ja) |
DE (1) | DE10303588B3 (ja) |
WO (1) | WO2004068573A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020047974A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法以及封装结构 |
US10804177B2 (en) | 2018-09-04 | 2020-10-13 | Ningbo Semiconductor International Corporation | Wafer-level packaging method and package structure thereof |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005022017B3 (de) | 2005-05-12 | 2006-10-26 | Infineon Technologies Ag | Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel |
DE102006019080B3 (de) | 2006-04-25 | 2007-08-30 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Herstellungsverfahren für ein gehäustes Bauelement |
DE102006031405B4 (de) | 2006-07-05 | 2019-10-17 | Infineon Technologies Ag | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben |
DE102006037512B4 (de) * | 2006-08-10 | 2010-04-15 | Infineon Technologies Ag | Modul und Verfahren zur Herstellung eines Moduls mit übereinander gestapelten Bauelementen |
US7993969B2 (en) | 2006-08-10 | 2011-08-09 | Infineon Technologies Ag | Method for producing a module with components stacked one above another |
DE102017107961B4 (de) * | 2017-04-12 | 2022-10-13 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3907261C2 (de) * | 1989-03-07 | 2001-04-05 | Nematel Dr Rudolf Eidenschink | Klebstoff |
JPH0541407A (ja) * | 1991-08-02 | 1993-02-19 | Citizen Watch Co Ltd | 半導体装置の実装方法 |
DE4315795A1 (de) * | 1993-05-13 | 1994-11-17 | Zevatech Ag | Verfahren zum Fixieren von Bauteilen |
DE19504351C2 (de) * | 1995-02-10 | 1996-12-05 | Fraunhofer Ges Forschung | Verfahren zur Substratfixierung von elektronischen Bauelementen |
US5783867A (en) * | 1995-11-06 | 1998-07-21 | Ford Motor Company | Repairable flip-chip undercoating assembly and method and material for same |
JP3262728B2 (ja) * | 1996-02-19 | 2002-03-04 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US5988485A (en) * | 1998-03-17 | 1999-11-23 | Advanced Micro Devices, Inc. | Flux cleaning for flip chip technology using environmentally friendly solvents |
US6337225B1 (en) * | 2000-03-30 | 2002-01-08 | Advanced Micro Devices, Inc. | Method of making stacked die assemblies and modules |
US6346750B1 (en) * | 2000-04-28 | 2002-02-12 | Micron Technology, Inc. | Resistance-reducing conductive adhesives for attachment of electronic components |
DE10120917C1 (de) * | 2001-04-27 | 2002-11-28 | Infineon Technologies Ag | Anordnung mit wenigstens zwei zentrierten gestapelten Halbleiterchips |
DE10124774B4 (de) * | 2001-05-21 | 2016-05-25 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
-
2003
- 2003-01-29 DE DE2003103588 patent/DE10303588B3/de not_active Expired - Fee Related
- 2003-12-19 WO PCT/DE2003/004223 patent/WO2004068573A1/de active Application Filing
- 2003-12-19 JP JP2004567262A patent/JP2006513579A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020047974A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法以及封装结构 |
US10804177B2 (en) | 2018-09-04 | 2020-10-13 | Ningbo Semiconductor International Corporation | Wafer-level packaging method and package structure thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2004068573A1 (de) | 2004-08-12 |
DE10303588B3 (de) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719042B2 (ja) | 半導体装置の製造方法 | |
US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
CN103035601A (zh) | 在烧结银层上包括扩散焊接层的半导体器件 | |
JP2006179735A (ja) | 半導体装置およびその製造方法 | |
JP6206494B2 (ja) | 半導体装置 | |
JP2006513579A (ja) | 半導体部品の垂直マウント方法 | |
JP2009252799A (ja) | 半導体装置の製造方法 | |
WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
US7846780B2 (en) | Flip-chip package covered with tape | |
JP6213946B2 (ja) | 回路基板の接合方法及び半導体モジュールの製造方法 | |
JP2002232123A (ja) | 複合回路基体の製造方法 | |
JP5282981B2 (ja) | 素子搭載基板の製造方法 | |
CN109287128B (zh) | 芯片模块的制造方法 | |
JP2009004462A (ja) | 半導体装置の実装方法 | |
JP3348830B2 (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 | |
US20130343006A1 (en) | Electrical module for being received by automatic placement machines by means of generating a vacuum | |
JP2000101013A (ja) | ベアチップ部品を含む混載部品の実装方法および混載回路基板 | |
JP2000156386A (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
JP4379216B2 (ja) | 半導体装置及びその製造方法 | |
JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 | |
JP4881369B2 (ja) | 半導体装置の製造方法 | |
JP2005183561A (ja) | 半導体装置の製造方法 | |
JP2007227557A (ja) | 半導体実装体及びその製造方法 | |
JP2004538656A (ja) | 溶接リードフレーム | |
JP2009277840A (ja) | はんだ接合体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081120 |