JP2002232123A - 複合回路基体の製造方法 - Google Patents

複合回路基体の製造方法

Info

Publication number
JP2002232123A
JP2002232123A JP2001023380A JP2001023380A JP2002232123A JP 2002232123 A JP2002232123 A JP 2002232123A JP 2001023380 A JP2001023380 A JP 2001023380A JP 2001023380 A JP2001023380 A JP 2001023380A JP 2002232123 A JP2002232123 A JP 2002232123A
Authority
JP
Japan
Prior art keywords
solder bump
circuit substrate
resin layer
bump electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001023380A
Other languages
English (en)
Inventor
Kazuhiro Tada
和弘 多田
Yasumichi Hatanaka
康道 畑中
Hirofumi Fujioka
弘文 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001023380A priority Critical patent/JP2002232123A/ja
Publication of JP2002232123A publication Critical patent/JP2002232123A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 フラックス成分を添加することなく、良好な
半田バンプ接合による電気的接続を確保できる高信頼性
の複合回路基体の製造方法を提供する。 【解決手段】 半田バンプ電極2の形成された第1の回
路基体1の配線面上に、エポキシ樹脂およびフェノール
硬化剤を含んだ樹脂層3を形成し、この樹脂層3に半田
バンプ電極6の形成した第2の回路基体5を積層し、第
1の回路基体1の配線面と第2の回路基体5の配線面と
を樹脂封止するとともに、半田バンプ電極2と半田バン
プ電極6とを介して電気的に接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば半導体チッ
プや配線基板等の回路基体同士を半田バンプ電極により
接続するとともに回路基体間を樹脂で封止する複合回路
基体の製造方法に関するものである。
【0002】
【従来の技術】従来、回路基体である、半導体チップと
配線基板とを接続した後、回路基体間を樹脂で封止する
複合回路基体の製造方法として、半導体チップと配線基
板との配線形成面の電極パッド上にそれぞれバンプ電極
を形成し、半導体チップのバンプ電極を配線基板上に圧
着接合した後、半導体チップの配線面と配線基板の配線
面との間隙部にアンダーフィル樹脂を注入する方法があ
る。
【0003】しかし、このような半導体チップのバンプ
電極を配線基板上に圧着接合する方法では、あらかじめ
バンプ電極にフラックスを塗布するので、接合後にフラ
ックスを洗浄する必要がある。また、アンダーフィル樹
脂の注入による封止方法では、封止工程に時間を要する
ばかりでなく、樹脂の流動性が必要であり、充填剤量が
制約されるため、樹脂組成物の熱膨張率が大きいものと
なり、樹脂層と半導体チップや配線基板との間の熱応力
が大きくなることから、ヒートサイクル等の試験で不良
を発生する可能性が高いという問題があり、十分な信頼
性の確保が困難であった。
【0004】このような課題を解決するものとして、半
導体チップと配線基板との間にあらかじめ樹脂組成物を
介在させた後に、半導体チップと配線基板とを電気的に
接合する方法が開発されている。例えば、特開平8−8
8464号公報には、配線基板上に端子電極部を形成し
て、この端子電極部を半田部で被覆し、前記配線基板の
半田部以外の表面に封止剤を塗布するとともに、前記半
田部の表面にフラックスを塗布した後、前記半田部上に
ICチップを搭載し、加熱による半田付けと前記封止剤
の充填とを同時に行うものが開示されている。
【0005】また、例えば、特開平9−260421号
公報には、フラックスを用いることなく、ボンドが塗布
された一方のワークのパッド上に、他方のワークに設け
られたバンプ電極を強く押しつけることにより、バンプ
表面の酸化膜を物理的に破壊した後に加熱して接続する
ものが開示されている。また、特開平11−21444
1号公報にも、配線基板上にフィラーを含有した樹脂接
着材を塗布し、フラックスを用いることなく、半田バン
プ電極が形成されたバンプ付電子部品の半田バンプ電極
を前記配線基板の電極に押圧することで、半田バンプ電
極の表面の酸化膜を破壊した後に、加熱し、半田バンプ
を溶融して接続するものが開示されている。
【0006】
【発明が解決しようとする課題】従来の、半導体チップ
と配線基板との間にあらかじめ樹脂組成物を介在させて
樹脂封止するとともに、半導体チップと配線基板とを電
気的に接合する技術において、特開平8−88464号
公報に開示されているフラックスを併用している方法で
は、フラックスが半田表面の酸化膜を除去し、良好な半
田接続を得られるが、塗布したフラックスが樹脂中に不
純物として残り、半導体チップの配線腐食を引き起こ
し、信頼性が低下するなどの問題が発生する。また、フ
ラックス成分を添加しない方法における、上記特開平9
−260421号公報に開示されている方法では、バン
プ電極をワークに押しつける際に半導体チップまたは配
線基板に破損を引き起こすという問題があり、上記特開
平11−214441号公報に開示されている方法で
は、半田バンプの表面の酸化膜を完全に破壊することは
困難で、良好な電気接続を得ることが難しいという問題
がある。すなわち、フラックス成分を添加しない方法で
は、回路基体同士の良好な半田バンプ接合を得ることが
困難で、接触状態が不安定なために信頼性が低下するな
どの問題がある。
【0007】本発明は上記のような従来のものの問題点
に鑑みてなされたもので、回路基体同士の電気的接続
を、フラックス成分を用いることなく、良好な半田バン
プ接合で実現するとともに、これら回路基体間を樹脂封
止する高信頼性の複合回路基体の製造方法を提供するこ
とを目的とする。
【0008】
【発明を解決するための手段】本発明に係わるの第1の
複合回路基体の製造方法は、第1の回路基体の配線面と
第2の回路基体の配線面との少なくとも一つの回路基体
の配線面上に半田バンプ電極を設ける工程と、上記第1
の回路基体の配線面上にエポキシ樹脂とフェノール硬化
剤とを含む樹脂組成物からなる樹脂層を設ける工程と、
上記樹脂層を上記半田バンプ電極の融点以下の温度で溶
融状態とする工程と、この溶融状態の樹脂層に上記第2
の回路基体をその配線面を対向させて積層し、上記第1
の回路基体の配線面と上記第2の回路基体の配線面との
間を上記樹脂層で封止し、さらに上記第1の回路基体の
配線面と上記第2の回路基体の配線面とを半田バンプ電
極を介して接触させる工程と、上記樹脂層の溶融状態を
維持して、上記半田バンプ電極を溶融し上記第1の回路
基体の配線面と上記第2の回路基体の配線面とを接合し
た後、上記半田バンプ電極の融点未満に冷却し上記半田
バンプ電極を固化する工程と、上記半田バンプ電極の融
点未満の温度で上記樹脂層を硬化する工程とを備えたこ
とである。
【0009】本発明に係わる第2の複合回路基体の製造
方法は、上記第1の複合回路基体の製造方法において、
半田バンプ電極の溶融状態において、第1の回路基体と
第2の回路基体との間隔を一定に保持して上記第1の回
路基体の配線面と上記第2の回路基体の配線面とを接合
し、第1の回路基体と第2の回路基体との間隔を一定に
保持した状態で上記半田バンプ電極の融点未満に冷却し
て、上記半田バンプ電極を固化することである。
【0010】本発明に係わる第3の複合回路基体の製造
方法は、上記第1または第2の複合回路基体の製造方法
において、樹脂組成物がエポキシ樹脂、フェノール硬化
剤および充填剤を含むことである。
【0011】本発明に係わる第4の複合回路基体の製造
方法は、上記第1ないし第3のいずれかの複合回路基体
の製造方法において、樹脂組成物がエポキシ樹脂、フェ
ノール硬化剤およびアミン硬化剤を含むことである。
【0012】
【発明の実施の形態】実施の形態1.図1は、本発明の
実施の形態1における複合回路基体の製造方法を模式的
に示す工程図である。図1において、1は第1の回路基
体である配線基板、2は配線基板の半田バンプ電極、3
は樹脂層、4は加熱ステージ、5は第2の回路基体であ
る半導体チップ、6は半導体チップの半田バンプ電極、
7は加熱ヘッド、8aは接合電極、20は複合回路基体
である。
【0013】本実施の形態における複合回路基体の製造
方法は、まず、工程1において、配線基板1に半田バン
プ電極2を形成する。工程2において、エポキシ樹脂と
フェノール硬化剤とを含んだ樹脂組成物による樹脂層3
を、半田バンプ電極2が形成された配線基板1上に形成
する。工程3において、樹脂層3が形成された配線基板
1を、樹脂層3の溶融温度以上で半田バンプ電極2と半
田バンプ電極6との融点未満の温度に設定した加熱ステ
ージ4に位置決めして固定する。それと、半田バンプ電
極6が形成された半導体チップ5を加熱ヘッド7に位置
決めして固定する。加熱ステージ4が樹脂層3の溶融温
度以上の温度に加熱されており、配線基板1に形成され
た樹脂層3は溶融状態となっている。工程4において、
加熱ヘッド7を動かし、加熱ヘッド7に固定した半導体
チップ5の半田バンプ電極6と加熱ステージ4に固定し
た配線基板1の半田バンプ電極2とを接触する。
【0014】工程5において、半田バンプ電極2と半田
バンプ電極6とが接触した状態で、所定のプロファイル
で加熱ヘッド7を昇温して、半田バンプ電極2と半田バ
ンプ電極6と樹脂層3とを加熱することにより、溶融状
態の樹脂層3中で、半田バンプ電極2と半田バンプ電極
6とを溶融一体化し、接合電極8aを形成させ、配線基
板1と半導体チップ5とを電気的に接続する。この時、
半導体チップ5と配線基板1との間隔を一定に保持す
る。それと、半田バンプ電極2と半田バンプ電極6とは
溶融するが、樹脂層3はゲル化しない条件で加熱するこ
とにより、配線基板1と半導体チップ5との間を封止す
る量以上の樹脂層3を外に押し出す。なお、樹脂のゲル
化とは、樹脂が反応により流動性を示さないことをい
う。
【0015】さらに、配線基板1と半導体チップ5との
間隔を一定に保持したまま、所定のプロファイルで加熱
ヘッド7を降温して、配線基板1、半導体チップ5、接
合電極8aおよび樹脂層3を、まず半田バンプ電極2と
半田バンプ電極6との融点未満の温度に冷却し、接合電
極8aを固化する。次いで、樹脂層3の溶融温度未満に
冷却し、樹脂層3を固化する。工程6において、接合さ
れた複合回路基体20を半田バンプ電極2と半田バンプ
電極6との融点未満で、しかも樹脂層3が硬化可能な温
度に設定したオーブンにて、樹脂層3を硬化し、複合回
路基体20を完成する。複合回路基体20の配線基板1
の外部に、外部バンプ電極を形成しても良い。
【0016】このような複合回路基体20の製造方法に
よれば、樹脂層3中に含まれるエポキシ樹脂の硬化剤で
あるフェノール樹脂が、高温度域において、半田バンプ
電極2と半田バンプ電極6との表面酸化膜に対してフラ
ックス的な作用をするとともに、最終的にはエポキシ樹
脂と反応し樹脂硬化物となる。本発明では、従来のフラ
ックスを使用することなく、半田バンプ電極を確実に溶
融接合でき、製造された複合回路基体20はフラックス
に起因する腐食が防止でき、信頼性が向上する。また、
配線基板1と半導体チップ5とを接合する前に、配線基
板1上に樹脂層3を形成するので、封止時間の短縮と封
止工程数の低減とができる。それと、充填剤を多量に添
加した低熱膨張率の封止樹脂を用いることができるの
で、ヒートサイクル等の試験で不良が発生しない、信頼
性の高い複合回路基体20を実現できる。
【0017】また、半田バンプ電極の溶融接合と、半田
バンプ電極が溶融接合し形成された接合電極8aの固化
が、溶融状態の樹脂層3中にて行われるので、半田バン
プ電極の固体から液体、さらには、接合電極8aの液体
から固体への変化および温度変化に伴う接合電極8aの
体積変化があっても、上記電極部分の体積変化に溶融状
態の樹脂層3が追随し、樹脂層3と接合電極8aの界面
に隙間が発生せず、封止樹脂層でのクラックの発生や水
分の浸透による不良発生が防止でき、複合回路基体20
の信頼性が向上する。また、半田バンプ電極が溶融接合
して形成された接合電極8aが固化後に、樹脂層3を硬
化するので、多数の複合回路基体20の樹脂層3を同時
に硬化でき、複合回路基体20の生産性が向上する。
【0018】本実施の形態で用いることのできる半田バ
ンプ電極2と半田バンプ電極6との材料としては、電気
的な導通を確保できるものであれば特に限定されるもの
ではない。半田バンプ電極2と半田バンプ電極6との材
料としては、錫−鉛系の共晶半田(錫含有率:63重量
%、融点:183℃)がプロセス面で使用しやすく信頼
性も高い。また、鉛を含有しないため環境に対する負荷
を低減することが可能なことから、錫―銀系、錫―銅
系、錫―亜鉛系、錫―ビスマス系および、これらの系に
さらにビスマス、銅およびインジウムの内少なくとも1
種類を添加したいずれの半田材料も本発明において適用
可能である。
【0019】また、配線基板の半田バンプ電極2と半導
体チップの半田バンプ電極6との材料が異なってもよ
い。さらに、配線基板1または半導体チップ5の一方に
半田バンプ電極を形成し、他方には半田以外の導電性材
料によるバンプ電極を形成してもよい。この場合の半田
以外の導電性材料としては、特に限定されるものではな
いが、金、銅、アルミ等の金属材料があげられる。上記
のように、一方が半田バンプ電極で、他方が半田以外の
導電性材料の場合、接合時には一方の半田バンプ電極が
溶融して、他方のバンプ電極は溶融しなくてもよい。
【0020】配線基板の半田バンプ電極2と半導体チッ
プの半田バンプ電極6との形成方法としては、加熱溶融
転写方式、蒸着方式、めっき方式、ワイヤボンド方式な
どいずれの方法も本実施の形態において適用が可能であ
る。さらに、インクジェットプリンタ方式の原理を利用
し溶解した半田をジェッティングにより半田バンプ電極
を形成する方式も本実施の形態において適用が可能であ
る。また、半田バンプ電極2は配線基板1の配線部分の
電極部より高ければよく、そして、半田バンプ電極6は
半導体チップ5の配線部分の電極部より高ければよく、
半田バンプ電極2と半田バンプ電極6との形状に関して
限定はない。
【0021】本実施の形態の樹脂層3に用いる樹脂組成
物に含まれるエポキシ樹脂としては、1分子中に2個以
上のエポキシ基をもつエポキシ樹脂であれば特に制限は
なく、例えばビスフェノールA型エポキシ樹脂、ビスフ
ェノールF型エポキシ樹脂、ビスフェノールS型エポキ
シ、ビスフェノールAD型エポキシ樹脂、ジアリルビス
フェノールA型エポキシ樹脂、ジアリルビスフェノール
F型エポキシ樹脂、ジアリルビスフェノールAD型エポ
キシ樹脂、テトラメチルビフェノール型エポキシ樹脂、
ビフェノール型エポキシ樹脂、シクロペンタジエン型エ
ポキシ樹脂、テルペンフェノール型エポキシ樹脂、テト
ラブロムビスフェノールA型エポキシ樹脂、フェノール
ノボラック型エポキシ樹脂、クレゾールノボラック型エ
ポキシ樹脂、トリフェニルメタン型エポキシ樹脂、環式
脂肪族エポキシ樹脂、グリシジルエステルエポキシ樹
脂、複素環式エポキシ樹脂等があげられ、これらの単独
またはその混合物が用いられる。
【0022】また、本実施の形態の樹脂層3に用いる樹
脂組成物に含まれるエポキシ樹脂の硬化剤であるフェノ
ール硬化剤としては、1分子中に2個以上のフェノール
性水酸基を持つフェノール硬化剤であれば特に制限はな
く、例えばフェノールノボラック、クレゾールノボラッ
ク、キシレゾールノボラック、ビスフェノールAのノボ
ラック、ビスフェノールFのノボラック、ビスフェノー
ルADのノボラック、ビスフェノールA、ビスフェノー
ルF、ビスフェノールAD、ジアリルビスフェノール
A、ジアリルビスフェノールF、ジアリルビスフェノー
ルAD等があげられ、これらの単独またはその混合物が
用いられる。また、樹脂層3に用いる樹脂組成物には、
エポキシ樹脂およびフェノール硬化剤が含まれることは
必須で、これら以外の材料が含まれていても問題はな
い。例えば、硬化促進剤、カップリング剤、消泡剤、着
色剤、難燃剤、熱可塑性樹脂などがあげられる。
【0023】配線基板1への樹脂層3の形成方法として
は、特に限定されるものではない。例えば、樹脂層3に
用いる樹脂組成物の性状が室温で液状の場合は、印刷法
にて配線基板1上に樹脂層3を形成することができる。
この場合、樹脂層3中に含まれるボイドをあらかじめ除
去するため真空印刷法も適用することができる。また、
ディスペンス法により樹脂層3を配線基板1上に形成す
ることもできる。一方、樹脂組成物の性状が室温で固体
の場合、加熱溶融させて上記印刷法やディスペンス法を
用いて配線基板1上に樹脂層3を形成することができ
る。また、樹脂組成物の性状がフィルム状の場合、配線
基板1上にフィルムを加圧して、配線基板1上に樹脂層
3を形成することができる。この場合、必要に応じて加
熱加圧してもよい。これら以外では、キャスト方式、ス
ピンコート方式、カーテンコート方式などいずれの方法
でも本発明において適用が可能である。
【0024】また、溶剤を含有したワニス状態の樹脂組
成物を配線基板1上に印刷法等で塗布し、乾燥により溶
剤を揮発させて樹脂層3を形成することもできる。この
場合、溶剤を乾燥後、室温では固形となるが、半田バン
プ電極2と半田バンプ電極6との融点未満の温度に加熱
することで再溶融する。溶剤としては、樹脂層3を形成
する樹脂組成物中の無機系材料以外を溶解させるもので
あれば特に制限はなく、例えば、2−メトキシエタノー
ル、2−エトキシエタノール、2−ブトキシエタノー
ル、2−(イソペンチルオキシ)エタノール、2−(ヘ
キシルオキシ)エタノール、2−フェノキシエタノー
ル、2−(ベンジルオキシ)エタノール、ジエチレング
リコールモノメチルエーテル、ジエチレングリコールモ
ノエチルエーテル、ジエチレングリコールモノブチルエ
ーテル、2−メトキシエチルアセタート、2−エトキシ
エチルアセタート、2−ブトキシエチルアセタート、2
−フェノキシエチルアセタート、ジエチレングリコール
モノエチルエーテルアセタート、ジエチレングリコール
モノブチルエーテルアセタートなどがあげられ、単独ま
たはその混合溶剤が用いられる。
【0025】また、樹脂層3を配線基板1上に形成した
後、配線基板1の凹凸部分に残るボイドや樹脂層3中に
残存するボイドを取り除くために、樹脂が溶融する温度
に加温して減圧することことで、ボイドが残存するのを
防ぐことができる。一方、残存ボイドを抑制する方法と
して、配線基板1の凹凸部分を少なくすることがよい。
例えば、SMD(Solder Mask Define)基板をもちいる
ことができる。この基板は、配線基板上の銅配線の金メ
ッキ電極部分より小さな径のソルダーレジスト開口部を
設け、その金メッキ電極部分に半田バンプ電極2を形成
したものである。これにより、ソルダーレジストと半田
バンプ電極2との間の空隙をなくすことができる。
【0026】配線基板の半田バンプ電極2と半導体チッ
プの半田バンプ電極5とを、電気的に接続するのに用い
る装置には特に制限はなく、位置決め精度、昇温・降温
機能の観点からフリップチップボンダが本実施の形態に
おいて好ましく用いられ、例えば、市販のフリップチッ
プボンダCB―1750(ミスズFA(株))等が使用
可能である。フリップチップボンダにて配線基板1と半
導体チップ5とを接合する時に、樹脂層3が固体である
と、半田バンプ電極2と半田バンプ電極6とを接触させ
て導通を確保するために配線基板1と半導体チップ5と
に大きな加重を加える必要があり、配線基板1と半導体
チップ5との破損や半田バンプ電極2と半田バンプ電極
6との形状が悪く接触状態が不安定になり、信頼性が低
下するなどの問題が発生する。また、半田バンプ電極2
と半田バンプ電極6とを接触させる時、半田バンプ電極
2と半田バンプ電極6とが溶融していると、確実に接触
させることが難しく、電気的接続の信頼性が低下する。
【0027】これに対して、樹脂層3が溶融状態で、か
つ半田バンプ電極2と半田バンプ電極6とが固体状態で
ある場合には、半田バンプ電極2と半田バンプ電極6と
を確実に接触させることが可能となるので好ましい。こ
の場合、樹脂層3が室温で液状であっても問題はない。
さらに、配線基板1に樹脂層3を形成後、溶剤乾燥や加
熱脱泡処理により、樹脂層3が一部反応しても、半田バ
ンプ電極2と半田バンプ電極6との融点未満の温度に加
熱した時に溶融すればよい。
【0028】樹脂層3に充填剤を含むことは、その熱膨
張率を小さくし、吸水率下げるので好ましい。充填剤と
しては、溶融シリカや結晶シリカなどのシリカ、それ
と、アルミナ、チッ化ケイ素、炭酸カルシウム、酸化亜
鉛などがあげられる。このうち、得られる樹脂層3の熱
膨張率を低下させ、機械的強度を向上させるという点か
ら、溶融シリカが好ましい。さらに、流動性が向上する
観点から、球状の溶融シリカが好ましい。
【0029】樹脂層3の接着力を高めるため、エポキシ
樹脂の硬化剤として、フェノール硬化剤と併用してアミ
ン系の硬化剤を添加することが好ましい。アミン系の硬
化剤としては、1分子中に1個以上のアミノ基を含有す
るものであれば特に制限はなく、例えば、エチレンジア
ミン、ジエチレンジトリアミン、トリエチレンテトラミ
ン、テトラエチレンベンタミン、ジプロプレンジアミ
ン、ジエチルアミノプロピルアミン、ヘキサメチレンジ
アミン、メンセンジアミン、イソフォロンジアミン、ビ
ス(4−アミノ−3−メチルジンクロヘキシル)メタ
ン、ジアミノジンクロヘキシルメタン、ビス(アミノメ
チル)シクロヘキサン、N−アミノエチルピペラジン、
3,9−ビス(3−アミノプロピル)2,4,8,10
−テトラオキサスピロ(5,5)ウンデカン、m−キシ
レンジアミン、メタフェニレンジアミン、ジアミノジフ
ェニルメタン、ジアミノジフェニルスルフォン、ジアミ
ノジエチルジフェニルメタンなどが挙げられ、単独また
はその混合物が用いられる。
【0030】本実施の形態では、樹脂層3に、230℃
で10秒以内にゲル化しない樹脂組成物を用いており、
半田接合時にゲル化せず流動状態を維持するので、半田
バンプ電極の固体から液体、さらには、半田バンプ電極
が溶融接合し形成された接合電極8aの液体から固体へ
の変化および温度変化に伴う接合電極8aの体積変化が
あっても、この電極部の体積変化に流動状態の樹脂層3
が追随し、硬化した樹脂層3において、樹脂層3と接合
電極8aとの界面に隙間が発生せず、封止樹脂層におけ
るクラックの発生や水分の浸透による不良発生が防止で
き、信頼性が向上する。
【0031】なお、本実施の形態では、配線基板1に半
田バンプ電極2が、半導体チップ5に半田バンプ電極6
が、各々形成されており、配線基板1および半導体チッ
プ5に生じた反りやうねり、各半田バンプ電極の高さバ
ラツキ等を緩和でき、より確実に電気的接続が行えるた
めに好ましい。
【0032】本実施の形態では、樹脂層3を回路基板1
の配線面上に形成する場合について説明したが、半導体
チップ5の配線面上に形成してもよく、本実施の形態と
同様の効果が得られる。
【0033】本実施の形態では、第1の回路基体が回路
基板で、第2の回路基体が半導体チップの場合である
が、2つの回路基体の組み合わせとして、(a)半導体
チップと半導体チップ、(b)半導体チップと配線基
板、(c)配線基板と配線基板、(d)半導体装置と配
線基板、であっても良い。(a)の組み合わせにより作
製された複合回路基体は、それをリードフレームや配線
基板等に搭載することで半導体装置とすることができ
る。(b)の組み合わせにより作製された複合回路基体
は、そのものが半導体装置であるか、配線基板に半導体
チップをベアチップ実装した複合回路基体である。
(c)の組み合わせで作製された複合回路基体は多層配
線基板である。(d)の組み合わせは半導体装置を配線
基板に実装した複合回路基体である。
【0034】実施の形態2.図2は本発明の実施の形態
2における複合回路基体の製造方法を模式的に示す工程
図である。図2において、9は位置決めヘッド、10は
リフロー炉である。
【0035】本実施の形態における複合回路基体の製造
方法では、工程1と工程2とは実施の形態1と同様であ
る。工程3において、実施の形態1と同様な樹脂組成物
による樹脂層3が形成された配線基板1を、樹脂層3の
溶融温度以上で、半田バンプ電極2と半田バンプ電極6
との融点未満の温度に設定した加熱ステージ4に位置決
めして固定する。それと、半田バンプ電極6を形成した
半導体チップ5を位置決めヘッド9に位置決めして固定
する。加熱ステージ4が樹脂層3の溶融温度以上に加熱
されているため配線基板1に形成された樹脂層3は溶融
状態となっている。
【0036】工程4において、位置決めヘッド9を動か
し、位置決めヘッド9に固定した半導体チップ5の半田
バンプ電極6と加熱ステージ4に固定した配線基板1の
半田バンプ電極2とを接触させるとともに、配線基板1
と半導体チップ5との間を樹脂層3で封止する。工程5
において、半田バンプ電極2と半田バンプ電極6とが接
触した複合回路基体20を加熱ステージ4と位置決めヘ
ッド9とから取り外し、半田バンプ電極2と半田バンプ
電極6との融点以上の温度に設定されたリフロー炉10
にて、半田バンプ電極2と半田バンプ電極6とを溶融一
体化し、接合電極8aを形成させ、配線基板1と半導体
チップ5とを電気的に接続する。次に、半田バンプ電極
2と半田バンプ電極6との融点以下に温度を下げ、接合
電極8aを固化し、次に、樹脂層3の溶融温度以下に温
度を下げて、樹脂層3を固化する。
【0037】工程6において、半田バンプ電極2と半田
バンプ電極6との融点未満の温度に設定したオーブン
で、樹脂層3を硬化し、複合回路基体20を作製する。
本実施の形態によれば、多数個の複合回路基体を一括で
リフロー炉にて接合することができ生産性が向上する。
【0038】実施の形態3.図3は本発明の実施の形態
3における複合回路基体の製造方法を模式的に示す工程
図である。図3において、8bは接合電極である。本実
施の形態は、実施の形態1における配線基板1に半田バ
ンプ電極2を形成する工程1がなく、工程1において、
半田バンプ電極を有しない配線基板1に、樹脂層3を形
成する。工程2において、実施の形態1と同様な樹脂組
成物の樹脂層3が形成された配線基板1を、樹脂層3の
溶融温度以上で、半田バンプ電極6の融点未満の温度に
設定した加熱ステージ4に位置決めして固定する。それ
と、半田バンプ電極6を形成した半導体チップ5を加熱
ヘッド7に位置決めして固定する。加熱ステージ4が樹
脂層3の溶融温度以上に加熱されているため配線基板1
に形成された樹脂層3は溶融状態となっている。
【0039】工程3において、加熱ヘッド7を動かし、
加熱ヘッド7に固定した半導体チップ5の半田バンプ電
極6と加熱ステージ4に固定した配線基板1の電極面と
を接触させる。工程4では、実施の形態1の工程5と同
様にして、接合電極8bを形成させ、配線基板1と半導
体チップ5とを電気的に接続する。工程5では、実施の
形態1の工程6と同様にして、樹脂層3を硬化して、複
合回路基体20を製造する。本実施の形態によれば、樹
脂層3を半田バンプ電極2のない配線基板1に形成する
ため、ボイドのない均一な樹脂層3を形成することがで
きる。
【0040】実施の形態4.図4は本発明の実施の形態
4における複合回路基体の製造方法を模式的に示す工程
図である。図4において、8cは接合電極である。工程
1と工程2とは実施の形態1と同様である。工程3にお
いて、実施の形態1と同様な樹脂組成物による樹脂層3
が形成された配線基板1を、樹脂層3の溶融温度以上
で、半田バンプ電極6の融点未満の温度に設定した加熱
ステージ4に位置決めして固定する。それと、半田バン
プ電極6のない半導体チップ5を加熱ヘッド7に位置決
めして固定する。加熱ステージ4が樹脂層3の溶融温度
以上に加熱されているため配線基板1に形成された樹脂
層3は溶融状態となっている。工程4において、加熱ヘ
ッド7を動かし、加熱ヘッド7に固定した半導体チップ
5の電極面と加熱ステージ4に固定した配線基板1の半
田バンプ電極2とを接触させる。工程5では、実施の形
態1と同様にして、接合電極8cを形成させ、配線基板
1と半導体チップ5とを電気的に接続する。工程6で
は、実施の形態1と同様にして、樹脂層3を硬化して、
複合回路基体20を製造する。本実施の形態によれば、
半田バンプ電極2を配線基板1のみに形成したため、半
田バンプ電極を形成工程が少なく、製造工程を短縮で
き、生産効率が向上する。
【0041】実施の形態5.図5は本発明の実施の形態
5における複合回路基体の製造方法を模式的に示す工程
図である。図5において、11はシリコンウエハ、12
は半導体チップである。
【0042】工程1において、シリコンウエハ11に半
田バンプ電極2を形成する。工程2において、半田バン
プ電極6が形成されたシリコンウエハ11上に、実施の
形態1と同様な樹脂組成物による樹脂層3を形成する。
工程3において、樹脂層3が形成されたシリコンウエハ
11を一括で切断し、半導体チップ12に個片化する。
工程4において、個片化した樹脂層3が設けら得た半導
体チップ12を加熱ヘッド7に位置決めして固定する。
それと、半田バンプ電極2が形成された配線基板1を、
半田バンプ電極2と半田バンプ電極6との融点未満でし
かも樹脂層3の溶融温度以上の温度に設定した加熱ステ
ージ4に位置決めして固定する。
【0043】工程5において、加熱ヘッド7を動かし、
加熱ヘッド7に固定した半導体チップ12の半田バンプ
電極6と加熱ステージ4に固定した配線基板1の半田バ
ンプ電極2とを接触させる。この時、樹脂層3を、樹脂
層3の溶融温度以上で半田バンプンプ電極2と半田バン
プンプ電極6との融点未満に加熱して、溶融状態にす
る。
【0044】工程6において、半田バンプ電極2と半田
バンプ電極6とが接触した状態で、所定のプロファイル
で加熱ヘッド7を昇温して、半田バンプ電極2と半田バ
ンプ電極6と樹脂層3とを加熱することにより、溶融状
態の樹脂層3中で、半田バンプ電極2と半田バンプ電極
6とが溶融一体化し、接合電極8aを形成させ、配線基
板1と半導体チップ5とを電気的に接続する。この時、
半導体チップ5と配線基板1との間隔を一定に保持す
る。それと、半田バンプ電極2と半田バンプ電極6とは
溶融するが、樹脂層3がゲル化しない条件で加熱し、配
線基板1と半導体チップ12との間を封止するに必要な
量以上の樹脂層3を外に押し出す。さらに、配線基板1
と半導体チップ12との間隔を一定にしたまま、所定の
プロファイルで加熱ヘッド7を降温して、配線基板5、
半導体チップ12、接合電極8aおよび樹脂層3を、半
田バンプ電極2と半田バンプ電極6との融点未満、さら
に樹脂層3の溶融温度未満の温度に冷却し、接合電極8
aおよび樹脂層3を固化する。工程7において、実施の
形態1の工程6と同様にして、樹脂を硬化し、複合回路
基体20製造する。
【0045】本実施の形態によれば、半田バンプ電極6
が形成されたシリコンウエハ11上に、実施の形態1と
同様な樹脂組成物による樹脂層3を形成し、この樹脂層
3が形成されたシリコンウエハ11を一括で切断し、半
導体チップ12に個片化するので、一度に多量の半導体
チップの樹脂層形成が可能となり、複合回路基体の生産
性が向上する。本実施の形態では、第1の回路基体が配
線基板で、第2の回路基体が半導体チップである組み合
わせであるが、半導体チップと半導体チップ、配線基板
と配線基板、半導体装置と配線基板との組み合わせであ
ってもよく、この場合にも同様の効果が得られる。
【0046】
【実施例】以下に、本発明を具体的な実施例により詳細
に説明するが、本発明はこれらの実施例のみに限定され
るものではない。
【0047】実施例1.本実施例は、図1に工程を示す
実施の形態1の製造方法を具体的に説明する実施例であ
る。ガラスエポキシ系の有機配線基板1(37.5mm
角、1.2mm厚)の金メッキ電極部に錫−鉛系(錫含
有率:63重量%)の共晶半田バンプ電極2を0.1m
mの高さで、約800個形成し、半田バンプ電極2付き
配線基板1を作製する。次に、この配線基板1の配線面
上に、表1に示すフィルム状の樹脂組成物(0.2mm
厚)のAを積層する。次に、このフィルム状の樹脂組成
物のAを、80℃、10秒間、0.1kgf/mm2の
条件で加熱加圧して、樹脂層3を形成する。次に、樹脂
層3を形成した配線基板1を、フリップチップボンダ装
置の150℃に設定した加熱ステージ4に位置決めして
固定する。また、錫−鉛系(錫含有率:63重量%)の
0.1mm高さの共晶半田バンプ電極6付き半導体チッ
プ5(12mm角、0.6mm厚)を150℃の加熱ヘ
ッド7に位置決めして固定する。本実施例の樹脂組成物
のAは溶融温度が80℃であり、加熱ステージ4が15
0℃に加熱されており、配線基板1上の樹脂層3は溶融
状態となっている。
【0048】次に、加熱ヘッド7を動かし、加熱ヘッド
7に固定した半導体チップ5の半田バンプ電極6と加熱
ステージ4に固定した配線基板1上のバンプ電極2とを
接触させる。加熱ヘッド7を5秒で230℃まで昇温し
た後、230℃で10秒間保持することにより、溶融状
態の樹脂層中で、半田バンプ電極2と半田バンプ電極6
とを溶融一体化し、接合電極8aを形成させ、配線基板
1と半導体チップ5が接合電極8aを介して電気的に接
続させる。この時、半導体チップ5と配線基板1との間
隔を略0.1mmに保持する。また、余分な樹脂層3は
半導体チップ5が配線基板1に接合する際に残存ボイド
と共に外に押し出される。
【0049】次に、配線基板1と半導体チップ5との間
隔を略0.1mmに保持したまま、所定のプロファイル
で加熱ヘッド7を降温して配線基板1、半導体チップ
5、接合電極8aおよび樹脂層3を100℃まで冷却
し、接合電極8aを固化させる。次にフリップチップボ
ンダ上から接合された複合回路基体20を取り出し、室
温で放置して樹脂層3を固化する。次に、接合された複
合回路基体20を、半田バンプ電極2と半田バンプ電極
6との融点(183℃)より低い170℃に設定したオ
ーブン中に2時間置き、樹脂層3を硬化して、複合回路
基体20の製造を完成する。得られた複合回路基体20
の構成を表2に示す。
【0050】実施例2.実施例1と同様の、半田バンプ
電極2を形成した有機配線基板1の配線面上に、表1に
示す溶剤を含有する室温で液状の樹脂組成物のBを印刷
し、100℃で3時間の溶剤乾燥を行い、室温で固形の
厚さ0.3mmの樹脂組層3を形成する以外実施例1と
同様にして、複合回路基体20を製造する。得られた複
合回路基体20の構成を表2に示す。
【0051】実施例3.実施例1と同様の、半田バンプ
電極2を形成した有機配線基板1の配線面上に、表1に
示す室温で液状の樹脂組成物のCを印刷し、厚さ0.3
mmの樹脂層3を形成する以外実施例1と同様にして、
複合回路基体20を製造する。得られた複合回路基体2
0の構成を表2に示す。
【0052】実施例4.実施例1と同様の、半田バンプ
電極2を形成した有機配線基板1の配線面上に、表1に
示す室温液状の樹脂組成物のDを印刷し、100℃で3
時間の溶剤乾燥を行い、室温で固形の厚さ0.3mmの
樹脂層3を形成する以外実施例1と同様にして、複合回
路基体20を製造する。得られた複合回路基体20の構
成を表2に示す。
【0053】実施例5.実施例1と同様の有機配線基板
1と半導体チップ5とに、錫−銀系(銀含有率:3.5
重量%)の半田バンプ電極2と半田バンプ電極6とを形
成することと、半田バンプ電極2と半田バンプ電極6と
の溶融一体化による接合電極8aの形成を加熱ヘッド7
を5秒で260℃まで昇温した後、260℃で10秒間
保持して行う以外、実施例1と同様にして、複合回路基
体20を製造する。得られた複合回路基体20の構成を
表2に示す。
【0054】実施例6.錫−鉛系(錫含有率:5重量
%)の0.05mm高さの半田バンプ電極6付き半導体
チップ5(12mm角、0.6mm厚)を用いた以外実
施例1と同様にして、複合回路基体20を製造する。得
られた複合回路基体20の構成を表2に示す。
【0055】実施例7.本実施例は、図2に工程を示す
実施の形態2の製造方法を具体的に説明する実施例であ
る。実施例1と同様の半田バンプ電極2を設けた有機配
線基板に、実施例1と同様の樹脂層3を形成する。この
樹脂層3を有する有機配線基板を、フリップチップボン
ダ装置の150℃に加熱された加熱ステージ4に位置決
めして固定する。それと、実施例1と同様の半田バンプ
電極6を設けた半導体チップ5を位置決めヘッド9に位
置決めして固定する。次に、位置決めヘッド9を動か
し、位置決めヘッド9に固定した半導体チップ5の半田
バンプ電極6と加熱ステージ4に固定した配線基板1上
のバンプ電極2とを接触させた後、加熱ステージ4から
配線基板1と半導体チップ5とを取り出して、冷却し、
樹脂層3を固化する。
【0056】次に、この半田バンプ電極2と半田バンプ
電極6とが接触した複合回路基体を半田バンプ電極2と
半田バンプ電極6との融点以上の230℃に設定された
リフロー炉10にて、半田バンプ電極2と半田バンプ電
極6とを溶融一体化し、接合電極8aを形成し、配線基
板1と半導体チップ5とを電気的に接続する。次に、リ
フロー炉中にて、配線基板1、半導体チップ5、接合電
極8aおよび樹脂層3を100℃まで冷却し、接合電極
8aを固化させる。次にリフロー炉10中から接合され
た複合回路基体20を取り出し、室温で放置して樹脂層
3を固化する。この後は、実施例1と同様の工程にて、
樹脂を硬化し、複合回路基体20を製造する。得られた
複合回路基体20の構成を表2に示す。
【0057】実施例8.本実施例は、図3に工程を示す
実施の形態3の製造方法を具体的に説明する実施例であ
る。まず、半田バンプ電極を有しないガラスエポキシ系
の有機配線基板1(37.5mm角、1.2mm厚)
に、実施例1と同様にして樹脂層3を形成する。次に、
フリップチップボンダ装置の150℃に加熱された加熱
ステージ4に、樹脂層3を有する配線基板1を位置決め
して固定する。また、実施例1と同様の半田バンプ電極
6付き半導体チップ5を150℃に加熱された加熱ヘッ
ド7に位置決めして固定する。
【0058】次に、加熱ヘッド7を動かし、加熱ヘッド
7に固定した半導体チップ5の半田バンプ電極6と加熱
ステージ4に固定した配線基板1上の金メッキ電極部と
を接触する。次に、加熱ヘッド7を5秒で230℃まで
昇温した後、230℃で10秒間保持することにより、
溶融状態の樹脂層3中で、半田バンプ電極6を溶融し、
接合電極8bを形成させ、配線基板1と半導体チップ5
とを接合電極8bを介して電気的に接続する。この時、
半導体チップ5と配線基板1との間隔を略0.05mm
に保持する。次に、配線基板1と半導体チップ5との間
隔を略0.05mmに保持したまま、実施例1と同様の
工程で冷却し、接合電極8bと樹脂層3とを固化する。
やはり、実施例1と同様の工程で、樹脂層3を硬化し
て、複合回路基体を製造する。得られた複合回路基体2
0の構成を表2に示す。
【0059】実施例9.本実施例は、図4に工程を示す
実施の形態4の製造方法を具体的に説明する実施例であ
る。まず、実施例1と同様の半田バンプ電極を有する有
機配線基板1に、実施例1と同様の樹脂層3を形成す
る。次に、フリップチップボンダ装置の150℃に加熱
された加熱ステージ4に、樹脂層3を有する配線基板1
を位置決めして固定する。また、半導体チップ5(12
mm角、0.6mm厚)を150℃に加熱された加熱ヘ
ッド7に位置決めして固定する。
【0060】次に、加熱ヘッド7を動かし、加熱ヘッド
7に固定した半導体チップ5の電極部と加熱ステージ4
に固定した配線基板1上の半田バンプ電極2とを接触す
る。次に、加熱ヘッド7を5秒で230℃まで昇温した
後、230℃で10秒間保持することにより、溶融状態
の樹脂層3中で、半田バンプ電極2を溶融し、接合電極
8cを形成させ、配線基板1と半導体チップ5とを接合
電極8cを介して電気的に接続する。この時、半導体チ
ップ5と配線基板1との間隔を略0.05mmに保持す
る。次に、配線基板1と半導体チップ5との間隔を略
0.05mmに保持したまま、実施例1と同様の工程で
冷却し、接合電極8cと樹脂層3とを固化する。やは
り、実施例1と同様の工程で、樹脂層3を硬化して、複
合回路基体を製造する。得られた複合回路基体20の構
成を表2に示す。
【0061】実施例10.本実施例は、図5に工程を示
す実施の形態5の製造方法を具体的に説明する実施例で
ある。まず、シリコンウエハ11上の電極部に錫−鉛系
(錫含有率:63重量%)の共晶半田バンプ電極2を
0.1mmの高さで、1チップあたり約800個形成す
る。次にこのシリコンウエハ11上に、表1に示す室温
で液状の樹脂組成物のDを印刷し、100℃で3時間の
溶剤乾燥をすることにより、厚さ0.3mmの、室温で
固形の樹脂層3を形成する。この樹脂層3が形成された
シリコンウエハ11を一括してダイシングソーにて切断
し、樹脂層3が形成された半導体チップ12に個片化す
る。次に、フリップチップボンダ装置の150℃に加熱
した加熱ステージ4に、実施例1と同様の半田バンプ電
極2を形成した有機配線基板1を位置決めして固定す
る。また、個片化した半導体チップ12(12mm角、
0.6mm厚)を加熱ヘッド7に位置決めして固定した
後に、加熱ヘッド7を150℃に昇温し、樹脂層3を溶
融する。次に、加熱ヘッド7を動かし、加熱ヘッド7に
固定した半導体チップ12の半田バンプ電極6と加熱ス
テージ4に固定した配線基板1上のバンプ電極2とを接
触させる。
【0062】この後は、実施例1と同様にして、半田バ
ンプ電極2と半田バンプ電極6とを溶融一体化し、接合
電極8aを形成させ、配線基板1と半導体チップ12と
を接合電極8aで電気的に接続する。やはり、実施例1
と同様にして、接合電極8aと樹脂層3との固化、樹脂
層3の硬化を行い、複合回路基体を製造する。得られた
複合回路基体20の構成を表2に示す。
【0063】比較例1.実施例1と同様の半田バンプ電
極2を設けた有機配線基板1に、表1に示す室温で液状
の樹脂組成物のEを印刷し、厚さ0.3mmの樹脂層3
を形成する以外、実施例1と同様にして複合回路基体を
製造する。得られた複合回路基体20の構成を表2に示
す。
【0064】実施例1〜10および比較例1で作製した
複合回路基体について、作製後と、−55℃/30分〜
125℃/30分の温度サイクル試験の1000サイク
ル後とに、導通試験並びにマイクロフォーカスX線検査
装置による接合電極8a、8b、8cの形状の観察を行
った。表3に、導通試験による接続抵抗の測定結果とマ
イクロフォーカスX線検査装置による観察結果を示す。
実施例1〜10で作製された複合回路基体は、導通試験
において、作製後の接続抵抗は低く、温度サイクル試験
後も接続抵抗の変化は見られず良好であった。マイクロ
フォーカスX線検査でも接続状態が良好であることが認
められた。一方、比較例1で作製された複合回路基体
は、導通試験において、作製後の接続抵抗が通常の抵抗
値より高く、温度サイクル試験後はオープン不良が生じ
た。作製後のマイクロフォーカスX線検査において、半
田バンプ電極2と半田バンプ電極6とが一体になってい
ないバンプが一部存在することが確認された。
【0065】
【表1】
【0066】
【表2】
【0067】
【表3】
【0068】
【発明の効果】本発明に係わるの第1の複合回路基体の
製造方法は、第1の回路基体の配線面と第2の回路基体
の配線面との少なくとも一つの回路基体の配線面上に半
田バンプ電極を設ける工程と、上記第1の回路基体の配
線面上にエポキシ樹脂とフェノール硬化剤とを含む樹脂
組成物からなる樹脂層を設ける工程と、上記樹脂層を上
記半田バンプ電極の融点以下の温度で溶融状態とする工
程と、この溶融状態の樹脂層に上記第2の回路基体をそ
の配線面を対向させて積層し、上記第1の回路基体の配
線面と上記第2の回路基体の配線面との間を上記樹脂層
で封止し、さらに上記第1の回路基体の配線面と上記第
2の回路基体の配線面とを半田バンプ電極を介して接触
させる工程と、上記樹脂層の溶融状態を維持して、上記
半田バンプ電極を溶融し上記第1の回路基体の配線面と
上記第2の回路基体の配線面とを接合した後、上記半田
バンプ電極の融点未満に冷却し上記半田バンプ電極を固
化する工程と、上記半田バンプ電極の融点未満の温度で
上記樹脂層を硬化する工程とを備えたことであり、上記
第1の回路基体の配線面と上記第2の回路基体とを接合
する前に、第1の回路基体の配線面上に樹脂層を形成す
るので、封止時間の短縮と封止工程数の低減とができ
る。また、上記樹脂組成物として、エポキシ樹脂の硬化
剤にフェノール樹脂を使用しており、高温下でフェノー
ル樹脂が半田バンプ表面の酸化膜を除去し、フラックス
を用いずとも良好な半田接合が可能となり、信頼性の高
い複合回路基体を得ることができる。また、上記半田バ
ンプ電極の溶融接合とこの接合部の固化が、液状状態の
上記樹脂層中にて行われるので、半田バンプ電極の固体
から液体、さらには、溶融して一体化した電極の液体か
ら固体への変化および温度変化に伴う上記一体化した電
極の体積変化があっても、上記一体化した電極の体積変
化に液状の上記樹脂層が追随し、硬化した上記樹脂層に
おいて、上記樹脂層と上記一体化した電極との界面に隙
間が発生せず、封止樹脂層におけるクラックの発生や水
分の浸透による不良発生が防止でき信頼性が向上する。
また、上記半田バンプ電極の溶融接合し固化後に、上記
樹脂層を硬化させるので、同時に多数の複合回路基体の
樹脂層を硬化でき、複合回路基体の生産性を向上でき
る。
【0069】本発明に係わる第2の複合回路基体の製造
方法は、上記第1の複合回路基体の製造方法において、
半田バンプ電極の溶融状態において、第1の回路基体と
第2の回路基体との間隔を一定に保持して上記第1の回
路基体の配線面と上記第2の回路基体の配線面とを接合
し、第1の回路基体と第2の回路基体との間隔を一定に
保持した状態で上記半田バンプ電極の融点未満に冷却し
て、上記半田バンプ電極を固化することであり、良好な
半田バンプ形状で接合ができ、接合の信頼性が向上す
る。
【0070】本発明に係わる第3の複合回路基体の製造
方法は、上記第1または第2の複合回路基体の製造方法
において、樹脂組成物がエポキシ樹脂、フェノール硬化
剤および充填剤を含むことであり、樹脂層の熱膨張率を
小さくし、回路基体と上記樹脂層に発生する熱応力を低
減でき、さらに上記樹脂層の吸水率を低下できる。
【0071】本発明に係わる第4の複合回路基体の製造
方法は、上記第1ないし第3のいずれかの複合回路基体
の製造方法において、樹脂組成物がエポキシ樹脂、フェ
ノール硬化剤およびアミン硬化剤を含むことであり、樹
脂層の接着力を向上でき、信頼性の高い樹脂封止が可能
となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における複合回路基体
の製造方法を模式的に示す工程図である。
【図2】 本発明の実施の形態2における複合回路基体
の製造方法を模式的に示す工程図である。
【図3】 本発明の実施の形態3における複合回路基体
の製造方法を模式的に示す工程図である。
【図4】 本発明の実施の形態4における複合回路基体
の製造方法を模式的に示す工程図である。
【図5】 本発明の実施の形態5における複合回路基体
の製造方法を模式的に示す工程図である。
【符号の説明】
1 第1の回路基体(配線基板)、2 半田バンプ電
極、3 樹脂層、4 加熱ステージ、5 第2の回路基
体(半導体チップ)、6 半田バンプ電極、7加熱ヘッ
ド、8a,8b,8c 接合電極、9 位置決めヘッ
ド、10 リフロー炉、11 シリコンウエハ、12
半導体チップ、20 複合回路基体。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C08L 63/00 C08L 63/00 C 5F044 H01L 21/60 311 H01L 21/60 311S H05K 1/18 H05K 1/18 L 3/34 505 3/34 505A 507 507C 3/36 3/36 B (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 4J002 CC03X CC04X CC05X CC06X CD02W CD04W CD05W CD06W CD07W CD08W CD12W CD18W DE107 DE147 DE237 DJ007 DJ017 EJ036 EN038 EN048 EN078 EU138 EV218 FA087 FD017 FD14X FD146 FD148 GQ01 4J036 AA01 DA05 DB05 DC02 FA01 FB07 JA08 5E319 AA03 AB05 AC15 AC16 BB04 BB05 CC12 CC22 CD04 CD15 CD21 CD26 GG03 GG15 GG20 5E336 AA04 BC28 CC44 CC55 EE01 EE05 EE07 GG06 GG14 5E344 AA01 AA15 AA19 AA22 BB02 BB04 BB06 CC15 CC24 CD38 DD02 DD10 DD14 DD16 EE16 EE21 5F044 KK02 KK18 KK19 LL05 LL13 PP15 PP19 QQ03 QQ04

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1の回路基体の配線面と第2の回路基
    体の配線面との少なくとも一つの回路基体の配線面上に
    半田バンプ電極を設ける工程と、上記第1の回路基体の
    配線面上にエポキシ樹脂とフェノール硬化剤とを含む樹
    脂組成物からなる樹脂層を設ける工程と、上記樹脂層を
    上記半田バンプ電極の融点以下の温度で溶融状態とする
    工程と、この溶融状態の樹脂層に上記第2の回路基体を
    その配線面を対向させて積層し、上記第1の回路基体の
    配線面と上記第2の回路基体の配線面との間を上記樹脂
    層で封止し、さらに上記第1の回路基体の配線面と上記
    第2の回路基体の配線面とを半田バンプ電極を介して接
    触させる工程と、上記樹脂層の溶融状態を維持して、上
    記半田バンプ電極を溶融し上記第1の回路基体の配線面
    と上記第2の回路基体の配線面とを接合した後、上記半
    田バンプ電極の融点未満に冷却し上記半田バンプ電極を
    固化する工程と、上記半田バンプ電極の融点未満の温度
    で上記樹脂層を硬化する工程とを備えたことを特徴とす
    る複合回路基体の製造方法。
  2. 【請求項2】 半田バンプ電極の溶融状態において、第
    1の回路基体と第2の回路基体との間隔を一定に保持し
    て上記第1の回路基体の配線面と上記第2の回路基体の
    配線面とを接合し、第1の回路基体と第2の回路基体と
    の間隔を一定に保持した状態で上記半田バンプ電極の融
    点未満に冷却して、上記半田バンプ電極を固化すること
    を特徴とする請求項1に記載の複合回路基体の製造方
    法。
  3. 【請求項3】 樹脂組成物がエポキシ樹脂、フェノール
    硬化剤および充填剤を含むことを特徴とする請求項1ま
    たは2に記載の複合回路基体の製造方法。
  4. 【請求項4】 樹脂組成物がエポキシ樹脂、フェノール
    硬化剤およびアミン硬化剤を含むことを特徴とする請求
    項1ないし3のいずれかに記載の複合回路基体の製造方
    法。
JP2001023380A 2001-01-31 2001-01-31 複合回路基体の製造方法 Pending JP2002232123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001023380A JP2002232123A (ja) 2001-01-31 2001-01-31 複合回路基体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001023380A JP2002232123A (ja) 2001-01-31 2001-01-31 複合回路基体の製造方法

Publications (1)

Publication Number Publication Date
JP2002232123A true JP2002232123A (ja) 2002-08-16

Family

ID=18888677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023380A Pending JP2002232123A (ja) 2001-01-31 2001-01-31 複合回路基体の製造方法

Country Status (1)

Country Link
JP (1) JP2002232123A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005059997A1 (en) * 2003-12-19 2005-06-30 Advanpack Solutions Pte Ltd Various structure/height bumps for wafer level-chip scale package
JP2007502698A (ja) * 2003-08-21 2007-02-15 エミテク・ゲゼルシャフト・フュール・エミシオーンテクノロギー・ミット・ベシュレンクテル・ハフツング ハニカム体を製造するプロセスおよび装置
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP2008183880A (ja) * 2007-01-31 2008-08-14 Brother Ind Ltd 記録装置及び記録装置の配線接続方法
US7642661B2 (en) 2005-11-21 2010-01-05 Shin-Etsu Chemical Co., Ltd. Liquid epoxy resin composition
EP2144282A1 (en) * 2007-04-27 2010-01-13 Sumitomo Bakelite Company Limited Method for bonding semiconductor wafers and method for manufacturing semiconductor device
WO2010079831A1 (ja) * 2009-01-09 2010-07-15 ナガセケムテックス株式会社 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物
WO2010116582A1 (ja) * 2009-04-10 2010-10-14 住友ベークライト株式会社 液状封止樹脂組成物、液状封止樹脂組成物を用いた半導体装置及びその製造方法
CN105428263A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体封装方法
KR20210031528A (ko) 2018-08-10 2021-03-19 센주긴조쿠고교 가부시키가이샤 플럭스 조성물, 땜납 페이스트, 땜납 접합부 및 땜납 접합 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502698A (ja) * 2003-08-21 2007-02-15 エミテク・ゲゼルシャフト・フュール・エミシオーンテクノロギー・ミット・ベシュレンクテル・ハフツング ハニカム体を製造するプロセスおよび装置
JP4861174B2 (ja) * 2003-08-21 2012-01-25 エミテク・ゲゼルシャフト・フュール・エミシオーンテクノロギー・ミット・ベシュレンクテル・ハフツング ハニカム体を製造するプロセスおよび装置
WO2005059997A1 (en) * 2003-12-19 2005-06-30 Advanpack Solutions Pte Ltd Various structure/height bumps for wafer level-chip scale package
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP4697789B2 (ja) * 2005-10-26 2011-06-08 シチズン電子株式会社 半導体装置及びその製造方法
US7642661B2 (en) 2005-11-21 2010-01-05 Shin-Etsu Chemical Co., Ltd. Liquid epoxy resin composition
JP2008183880A (ja) * 2007-01-31 2008-08-14 Brother Ind Ltd 記録装置及び記録装置の配線接続方法
US8039305B2 (en) 2007-04-27 2011-10-18 Sumitomo Bakelite Company, Ltd. Method for bonding semiconductor wafers and method for manufacturing semiconductor device
EP2144282A1 (en) * 2007-04-27 2010-01-13 Sumitomo Bakelite Company Limited Method for bonding semiconductor wafers and method for manufacturing semiconductor device
EP2144282A4 (en) * 2007-04-27 2010-06-09 Sumitomo Bakelite Co METHOD FOR LINKING SEMICONDUCTOR WAFERS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
JPWO2010079831A1 (ja) * 2009-01-09 2012-06-28 ナガセケムテックス株式会社 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物
WO2010079831A1 (ja) * 2009-01-09 2010-07-15 ナガセケムテックス株式会社 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物
WO2010116582A1 (ja) * 2009-04-10 2010-10-14 住友ベークライト株式会社 液状封止樹脂組成物、液状封止樹脂組成物を用いた半導体装置及びその製造方法
CN105428263A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体封装方法
KR20210031528A (ko) 2018-08-10 2021-03-19 센주긴조쿠고교 가부시키가이샤 플럭스 조성물, 땜납 페이스트, 땜납 접합부 및 땜납 접합 방법
US11407068B2 (en) 2018-08-10 2022-08-09 Senju Metal Industry Co., Ltd. Flux composition, solder paste, solder joint and solder joining method

Similar Documents

Publication Publication Date Title
US6796025B2 (en) Method for mounting electronic part and paste material
US5909633A (en) Method of manufacturing an electronic component
US8298874B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2002232123A (ja) 複合回路基体の製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
US20050001014A1 (en) Method of mounting electronic part and flux-fill
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP2003100809A (ja) フリップチップ実装方法
JP3558576B2 (ja) 半導体装置の製造方法および半導体装置
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP2010272609A (ja) 半導体装置及びその製造方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP2000036506A (ja) 半導体装置の製法
JPH10247706A (ja) ボールグリッドアレイパッケージ
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP4200090B2 (ja) 半導体装置の製造方法
JP4876882B2 (ja) フリップチップ実装方法
JP2000058597A (ja) 電子部品実装方法
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP2000332167A (ja) 電子部品の実装方法
JP2003224163A (ja) フリップチップの実装構造
JP2000151086A (ja) プリント回路ユニット及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040708