JP2009252799A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009252799A
JP2009252799A JP2008095345A JP2008095345A JP2009252799A JP 2009252799 A JP2009252799 A JP 2009252799A JP 2008095345 A JP2008095345 A JP 2008095345A JP 2008095345 A JP2008095345 A JP 2008095345A JP 2009252799 A JP2009252799 A JP 2009252799A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
sealing material
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008095345A
Other languages
English (en)
Inventor
Koji Noro
弘司 野呂
yusaku Shimizu
祐作 清水
Katsumi Shimada
克実 嶋田
Daisuke Tsukahara
大祐 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2008095345A priority Critical patent/JP2009252799A/ja
Priority to TW098109414A priority patent/TW200949965A/zh
Priority to CNA2009101276624A priority patent/CN101552217A/zh
Priority to US12/414,178 priority patent/US20090246918A1/en
Publication of JP2009252799A publication Critical patent/JP2009252799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子と配線回路基板との間の封止部分にボイドをつくることなく、かつ、効率よく製造できる半導体装置の製造方法を提供する。
【解決手段】半導体素子３の端子形成面および配線回路基板５の端子形成面の少なくとも一方に、封止材２を配置する封止材配置工程と、１３３００Ｐａ（絶対圧）以下の減圧下で、配線回路基板５の端子５ａと半導体素子３の端子３ａとを、上記封止材２を介して対向させた状態で、配線回路基板５と半導体素子３とを押圧して一体化する封止工程と、大気圧下で、上記配線回路基板５の端子５ａおよび半導体素子３の端子３ａの少なくとも一方を加熱溶融することにより、上記両端子３ａ，５ａを接続する端子接続工程とを備えている。
【選択図】図２

Description

本発明は、配線回路基板上に半導体素子を実装する、半導体装置の製造方法に関するものである。
最近、半導体デバイスは、小形化，薄形化，高機能化されてきている。それに伴い、その半導体デバイスに組み込まれている半導体装置も、小形化，薄形化，半導体素子の高密度実装化が要求されている。この要求に応える半導体装置として、フリップチップ型の半導体装置がある。
このフリップチップ型の半導体装置は、つぎのようにして製造される。すなわち、まず、半導体素子の一面に突起状端子を形成する。ついで、この半導体素子の突起状端子を、配線回路基板に形成されている端子に位置決めし、配線回路基板上に半導体素子を載置する。つぎに、半導体素子の突起状端子を加熱溶融し、配線回路基板の端子に接続する。その後、半導体素子と配線回路基板との間の隙間に、絶縁性の液状樹脂を、毛細管現象を利用して充填する。そして、その樹脂を硬化させ、上記隙間を封止する。この樹脂封止により、端子接続部分を水分，塵埃（導電性物質）等から保護し、半導体装置の信頼性を確保している。
上記隙間への液状樹脂の充填は、その隙間が狭いため、時間を要する。そこで、その充填時間を要しない樹脂封止の方法として、半導体素子の端子形成面または配線回路基板の端子形成面に予め樹脂シートを配置し、その状態で、配線回路基板上に樹脂シートを介して半導体素子を載置する方法が提案されている。その後は、上記と同様にして、半導体素子と配線回路基板とを端子接続する（特許文献１参照）。この方法であれば、配線回路基板への半導体素子の載置と同時に樹脂封止ができるため、半導体装置の製造時間を短縮することができる。
特開２００５−２８７３４号公報
しかしながら、上記半導体素子と配線回路基板との間の隙間に液状樹脂を充填する方法では、その隙間が狭いため、完全な充填が困難であり、未充填部分ができ易い。未充填部分が存在した状態のまま樹脂が硬化すると、その未充填部分は、硬化樹脂内でボイド（気泡）として残存する。ボイドは、半導体装置の通電時の発熱により、膨張して破裂するおそれがある。ボイドが破裂すると、樹脂封止の機能（端子接続部分の保護）が低下したり、端子接続部分が断線したり、半導体素子が損傷したりする等して、半導体装置の信頼性を損ねる。
同様に、上記特許文献１による方法では、半導体素子の端子形成面または配線回路基板の端子形成面に予め樹脂シートを配置した状態で、半導体素子と配線回路基板とを、樹脂シートを介して位置合わせするため、その位置合わせの際に、空気を取り込むおそれがある。その取り込んだ空気がボイドとして残存する。このため、上記と同様の問題が発生して、半導体装置の信頼性を損ねる。
本発明は、このような事情に鑑みなされたもので、半導体素子と配線回路基板との間の封止部分にボイドをつくることなく、かつ、効率よく製造できる半導体装置の製造方法の提供をその目的とする。
上記の目的を達成するため、本発明の半導体装置の製造方法は、配線回路基板上に半導体素子が実装され、その配線回路基板と半導体素子との間の隙間が封止材により封止されている半導体装置を製造する方法であって、上記半導体素子の端子形成面および配線回路基板の端子形成面の少なくとも一方に封止材を配置する封止材配置工程と、１３３００Ｐａ（絶対圧）以下の減圧下で、配線回路基板の端子と半導体素子の端子とを、上記封止材を介して対向させた状態で、配線回路基板と半導体素子とを押圧して一体化する封止工程と、この封止工程の後、大気圧下で、上記配線回路基板の端子および半導体素子の端子の少なくとも一方を加熱溶融することにより、上記両端子を接続する端子接続工程とを備えているという構成をとる。
本発明の半導体装置の製造方法は、半導体素子の端子形成面および配線回路基板の端子形成面の少なくとも一方に封止材を配置し、その封止材を介して、配線回路基板と半導体素子とを押圧して一体化するため、その配線回路基板と半導体素子との一体化と同時に封止材による封止ができる。これにより、半導体装置を効率よく製造することができる。しかも、上記一体化は、１３３００Ｐａ（絶対圧）以下の減圧下で行われるため、その一体化の際に、空気を取り込むことがない。さらに、配線回路基板の端子および半導体素子の端子の少なくとも一方を加熱溶融することによる端子接続工程を、大気圧下で行うため、封止材内部に空気が発生することがない。すなわち、上記端子接続工程を減圧（大気圧よりも低い圧力）下で行うと、封止材に含まれる低分子量樹脂成分の沸点が低下し、端子を溶融するための加熱の際に、上記低分子量樹脂成分が沸騰し、封止材内部から気化する（ガスが発生する）が、本発明では、端子接続工程を大気圧下で行うため、上記封止材に含まれる低分子量樹脂成分の沸点が低下することがなく、封止材内部からの気化（ガスの発生）がない。すなわち、上記１３３００Ｐａ（絶対圧）以下の減圧下での封止工程と、大気圧下での端子接続工程とが相俟って、上記封止材にボイドができなくなっている。
つぎに、本発明の実施の形態を図面にもとづいて詳しく説明する。
図１（ａ）〜（ｄ）ないし図３（ａ）〜（ｂ）は、本発明の半導体装置の製造方法の一実施の形態を模式的に示している。この実施の形態では、下記の（１）〜（３）の工程を備えている。
（１）半導体素子３の端子形成面に、封止材２を配置する封止材配置工程〔図１（ａ）〜（ｄ）参照〕。
（２）１３３００Ｐａ（絶対圧）以下の気圧下で、配線回路基板５の端子５ａと半導体素子３の端子３ａとを、上記封止材２を介して対向させた状態で、配線回路基板５と半導体素子３とを押圧して一体化する封止工程〔図２（ａ）〜（ｄ）参照〕。
（３）大気圧下で、上記半導体素子３の端子３ａを加熱溶融することにより、上記両端子３ａ，５ａを接続する端子接続工程〔図３（ａ）〜（ｂ）参照〕。
より詳しく説明すると、上記（１）の封止材配置工程は、例えば、つぎのようにして半導体素子３の端子形成面に封止材２を配置する工程である。
まず、図１（ａ）に示すように、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の剥離シート１上に、封止材２の液状材料（エポキシ樹脂等）を、スピンコートまたは印刷方式等により塗布した後、乾燥させ、封止材層２を形成する。
また、半導体素子３〔図１（ｄ）参照〕となる部分が複数形成され、各半導体素子３となる部分に端子３ａを有するウエハ３０〔図１（ｂ）参照〕を準備し、このウエハ３０の端子形成面に、図１（ｂ）に示すように、上記封止材層２を貼り合わせる。この貼り合わせた状態では、ウエハ３０の端子形成面に封止材層２の表面が密着し、ウエハ３０の端子３ａが封止材層２に埋まった状態になっている。上記貼り合わせには、ロール貼り合わせ機等が用いられる。また、その貼り合わせ時の温度は、ウエハ３０の端子形成面と封止材層２との密着性を向上させる観点から、４０℃〜８０℃程度の範囲内に設定される。
その後、図１（ｃ）に示すように、ダイシングテープ４上に、上記封止材層２付きウエハ３０のウエハ３０側を貼着する。
そして、図１（ｄ）に示すように、上記剥離シート１を剥離した後、ダイシング装置により、各半導体素子３に切断する。この切断は、封止材層２側から行われ、ダイシングテープ４は切断しない。このようにして、上記（１）の封止材配置工程が完了し、封止材２付き半導体素子３が得られる。
上記（１）の封止材配置工程につづく上記（２）の封止工程は、例えば、つぎのようにして上記封止材２による封止を行う工程である。
まず、端子５ａを有する配線回路基板５を準備し、図２（ａ）に示すように、吸引孔１１ａが形成された吸引ステージ１１表面に載置する。このとき、配線回路基板５の端子形成面の反対側の面を吸引ステージ１１表面に接するようにして載置する。また、上記封止材配置工程において得られた各封止材２付き半導体素子３を、ダイシングテープ４〔図１（ｄ）参照〕上からピックアップして取り外し、その半導体素子３側をボンディングヘッド１３に取り付ける。そして、上記配線回路基板５の端子５ａと半導体素子３の端子３ａとを、封止材２を介して対向させた状態にする。なお、上記ボンディングヘッド１３は、コレット１２に設けられた穴１２ａ内に、気密状態で上下摺動自在に取り付けられている。
その状態で、図２（ｂ）に示すように、配線回路基板５を囲むように、上記コレット１２の下端面と吸引ステージ１１表面との間を、耐熱シリコーンゴム等からなるシール材１４で気密的に密封する。そして、吸引ステージ１１の吸引孔１１ａから脱気を行い、吸引ステージ１１表面に配線回路基板５を吸着固定するとともに、上記コレット１２の下端面と吸引ステージ１１表面とシール材１４とで密封された密封空間Ｓを１３３００Ｐａ（絶対圧）以下の気圧に減圧する。
つぎに、図２（ｃ）に示すように、上記密封空間Ｓを上記減圧状態に保ったまま、ボンディングヘッド１３を下降させ、半導体素子３を配線回路基板５に押圧する。これにより、半導体素子３と配線回路基板５とが封止材２により接着され一体化すると同時に、半導体素子３と配線回路基板５との間が封止材２で封止される。このとき、上記減圧状態のため、封止材２と配線回路基板５との間には、空気が取り込まれない。なお、上記押圧条件は、半導体素子３と配線回路基板５との接着性および封止性を向上させる観点から、押圧荷重が１０Ｎ〜５０Ｎ程度の範囲内、押圧時の温度が８０℃〜１６０℃程度（封止材２が軟化ないし溶融する程度）の範囲内、押圧時間が０．５秒間〜５秒間程度の範囲内に設定される。
そして、図２（ｄ）に示すように、ボンディングヘッド１３を上昇させて上記押圧を解除するとともに、コレット１２およびシール材１４を取り除いて上記減圧状態を解除する（大気圧状態にする）。このようにして、上記（２）の封止工程が完了する。
上記（２）の封止工程につづく上記（３）の端子接続工程は、例えば、つぎのようにして端子３ａ，５ａの接続を行う工程である。
まず、図３（ａ）に示すように、上記コレット１２〔図２（ａ）参照〕とは異なる新たなコレット１５のボンディングヘッド１６により、半導体素子３を配線回路基板５に押圧するとともに、加熱する。このとき、配線回路基板５は、吸引ステージ１１表面に吸着固定されており、周囲は、大気圧下である。これにより、半導体素子３の端子３ａを溶融させ、配線回路基板５の端子５ａに接続する。このようにして、配線回路基板５に半導体素子３が実装された半導体装置が得られる。上記押圧は、両端子３ａ，５ａの位置をずらさないようにするとともに、上記加熱による熱を確実に伝導するために行われる。そのための押圧条件としては、押圧荷重が４Ｎ〜６Ｎ程度の範囲内、押圧時の温度が２４０℃〜２８０℃程度の範囲内、押圧時間が１５秒間〜２５秒間程度の範囲内に設定される。
その後、図３（ｂ）に示すように、上記ボンディングヘッド１６を上昇させて上記押圧を解除するとともに、コレット１５を取り除く。また、吸引ステージ１１における吸着動作を解除する。そして、製造された半導体装置を吸引ステージ１１表面から取る。このようにして、上記（３）の端子接続工程が完了し、目的とする半導体装置が得られる。
上記半導体装置の製造方法では、上記半導体素子３と配線回路基板５との一体化と同時に封止材２による封止ができるため、半導体装置の生産性に優れている。しかも、上記一体化は、１３３００Ｐａ（絶対圧）以下の減圧下で行われるため、その一体化の際に、半導体素子３と配線回路基板５との間に空気を取り込むことがない。さらに、その後の端子３ａの加熱溶融が大気圧下で行われるため、封止材２に含まれる低分子量樹脂成分の沸点が低下することがなく、端子３ａを加熱溶融する際に、上記低分子量樹脂成分が沸騰することがない。このため、得られた半導体装置の封止材２には、ボイドがない。
ここで、上記半導体装置の製造方法において用いられる材料等について説明する。
上記半導体素子３と配線回路基板５との間を封止する封止材２の液状材料の主成分としては、例えば、前記のエポキシ樹脂の他、アクリル樹脂，ポリイミド，ベンゾシクロブテン等があげられる。なかでも、接着性，流動性，耐湿信頼性の観点から、エポキシ樹脂を主成分とすることが好ましい。ここで、上記主成分とは、全体の過半を占める成分のことをいう。
上記（２）の封止工程において、コレット１２の下端面と吸引ステージ１１表面との間を気密的に密封するシール材１４の形成材料としては、前記の耐熱シリコーンゴムの他、ウレタンゴム，ニトリルゴム，クロロプレンゴム等があげられる。また、そのシール材１４の高さ（コレット１２の下端面と吸引ステージ１１表面との間の隙間）は、製造される半導体装置の高さ以上あればよく、例えば、０．１〜４．０ｍｍの範囲内に設定される。
上記半導体素子３（ウエハ３０）の形成材料としては、例えば、シリコン，ガリウム−ヒ素等があげられる。また、上記半導体素子３に形成される端子（バンプ）３ａの形成材料としては、半田バンプ（低融点バンプ，高融点バンプ），錫バンプ，銀−錫バンプ，銀−錫−銅バンプ，金バンプ，銅バンプ等があげられ、なかでも、接続信頼性の観点から半田バンプが好ましい。上記半導体素子３の端子３ａの溶融温度は、通常、１８０〜２３０℃の範囲内である。
上記配線回路基板５としては、大別してセラミック基板とプラスチック基板とがあげられる。そのプラスチック基板としては、例えば、エポキシ基板，ビスマレイミドトリアジン基板，ポリイミド基板等があげられる。その表面に形成される配線回路および端子５ａの形成材料としては、例えば、銅等があげられ、特に、端子５ａの表面には、金めっきを施すことが好ましい。
なお、上記実施の形態では、上記（１）の封止材配置工程において、封止材２の形成に液状材料を用い、それを乾燥させることにより封止材層２を剥離シート１上に形成し、その封止材層２をウエハ３０（半導体素子３）の端子形成面に貼り合わせたが、他でもよい。例えば、予め、シート状の封止材２を準備し、それをウエハ３０の端子形成面に、ロールラミネート，プレス圧着等により貼り合わせてもよい。さらに他の例としては、ウエハ３０の端子形成面に直接、封止材２の液状材料を塗布してもよい。この場合、上記（２）の封止工程において、半導体素子３を配線回路基板５に押圧して一体化〔図２（ｃ）参照〕する際に、その押圧時の温度を上げる必要はない。
また、上記実施の形態では、上記（１）の封止材配置工程において、封止材２を、半導体素子３の端子形成面に配置したが、配線回路基板５の端子形成面に配置してもよいし、それら両方に配置してもよい。
さらに、上記実施の形態では、上記（２）の封止工程と上記（３）の端子接続工程とでは、異なるコレット１２，１５とボンディングヘッド１３，１６を用いて押圧等を行ったが、両工程で同じコレットとボンディングヘッドを用いてもよい。
また、上記実施の形態では、上記（３）の端子接続工程において、半導体素子３の端子３ａを溶融させたが、配線回路基板５の端子５ａを溶融させてもよいし、それら両方の端子３ａ，５ａを溶融させてもよい。
つぎに、実施例について比較例および従来例と併せて説明する。但し、本発明は、実施例に限定されるわけではない。
〔実施例１〜７、比較例１〜３および従来例１〕
〔封止材の液状材料〕
エポキシ樹脂（大日本インキ社製、ＨＰ−４０３２Ｄ）２５ｇ、フェノール樹脂（荒川化学社製、Ｐ−１８０）１９ｇ、アルキルエステル共重合体〔ムーニー粘度 ＭＬ（１＋４）、１００℃：５２．５〕７．８ｇ、１，９−ノナンジカルボン酸１．６ｇをメチルエチルケトンに混合溶解した。そして、この混合溶液中に、硬化促進剤（北興化学社製、ＴＰＰＫ）０．５ｇを添加し、ホモディスパーを用いて３０００ｒｐｍで１０分間攪拌した。このようにして、封止材の液状材料を調製した。
〔封止材層の形成〕
離型処理したＰＥＴフィルム（剥離シート）上に、上記封止材の液状材料を、スピンコートにより塗布した。その後、１２０℃で１０分間乾燥させ、上記メチルエチルケトンを除去した。これにより、上記ＰＥＴフィルム上に、厚み８０μｍの封止材層を形成した。
〔封止材付き半導体素子の作製〕
複数の半導体素子が整列して形成されているシリコンウエハ〔配線：アルミニウム、端子：銀−錫−銅半田（融点２１８℃）、電極外径：１００μｍ、電極高さ：８０μｍ〕の端子形成面に、ロール貼り合わせ機（日東電工社製、ＤＲ−８５００−ＩＩ）を用いて、上記封止材層を７０℃にて貼り合わせた。その後、ダイシングテープ（日東電工社製、ＤＵ−３００）上に、上記封止材層付きウエハのウエハ側を貼着した。そして、上記ＰＥＴフィルムを剥離した後、ダイシング装置（ＤＩＳＣＯ社製、ＤＦＤ−６５１）により、各半導体素子（１０ｍｍ×１０ｍｍ）に切断し、封止材付き半導体素子を得た。
〔半導体装置の製造〕
上記ダイシングテープ上から、各封止材付き半導体素子をピックアップして取り外し、その半導体素子側を、フリップチップボンダー（澁谷工業社製、ＤＢ−１００）のボンディングヘッドに取り付けた。そして、後記の表１，２に示す各条件にて、上記半導体素子を、プラスチック製配線回路基板（基板材料：ＦＲ−４、配線：銅、端子表面：金フラッシュめっき）に搭載（一体化および封止）した後、リフロー（端子接続）を行い、半導体装置を得た。
なお、後記の表１，２において、比較例１では、半導体素子の搭載は、実施例１〜７と同様の工程で、減圧下で行われ〔図２（ａ）〜（ｄ）参照〕、リフローは、図４（ａ）〜（ｃ）に示すように、図２（ｂ）〜（ｄ）と同様の工程で、減圧下で行われた。比較例２では、半導体素子の搭載は、図５（ａ）〜（ｃ）に示すように、大気圧下で行われ、リフローは、上記比較例１と同様の工程で、減圧下で行われた〔図４（ａ）〜（ｃ）参照〕。比較例３では、半導体素子の搭載もリフローも、実施例１〜７と同様の工程で行われた〔図２（ａ）〜（ｄ）ないし図３（ａ）〜（ｂ）参照〕。従来例１では、半導体素子の搭載は、上記比較例２と同様の工程で、大気圧下で行われ〔図５（ａ）〜（ｃ）参照〕、リフローは、上記実施例１〜７と同様の工程で、大気圧下で行われた〔図２（ａ）〜（ｄ）参照〕。なお、、図４（ａ）〜（ｃ）および図５（ａ）〜（ｃ）では、図２（ａ）〜（ｄ）および図３（ａ）〜（ｂ）と同様の部分には同じ符号を付している。
〔ボイドの有無〕
このようにして得られた各半導体装置の封止部分を、超音波顕微鏡（日立建機社製、周波数１３０ＭＨｚ）を用いて観察し、ボイドの有無を確認した。その結果を下記の表１，２に併せて表記した。
〔端子接続性〕
上記各半導体装置の半導体素子，配線回路基板上に設置されたデイジーチェーンで測定される電気抵抗値を測定することにより、端子が接続されているか否かを確認した。その結果を下記の表１，２に併せて表記した。
Figure 2009252799
Figure 2009252799
上記表１，２の結果から、実施例１〜７の半導体装置は、封止材にボイドがなく、端子も接続されていることがわかる。これに対して、比較例１では、適正な減圧下で半導体素子を配線回路基板に搭載したものの、その後のリフローも減圧下で行ったため、封止材に含まれる低分子量樹脂成分の沸点が低下し、リフローの際の加熱により上記低分子量樹脂成分が沸騰（封止材内部からガスが発生）した。このため、比較例１の半導体装置では、封止材内部に上記ガスがボイドとして残った。また、比較例２では、大気圧下で半導体素子を配線回路基板に搭載したため、その搭載の際、空気を取り込んだ。そして、その後の減圧下でのリフローでも、その空気が充分に抜けきらなかった。このため、比較例２の半導体装置では、封止材内部に上記空気がボイドとして残った。しかも、比較例２では、リフロー中に、封止材内部のボイドが移動し、それに伴って、溶融半田（半導体素子の端子）が流れたため、接続されていない端子があった。また、比較例３では、減圧下で半導体素子を配線回路基板に搭載したものの、上記半導体素子搭載時の減圧が不充分であったため、その搭載の際、空気を取り込んだ。このため、比較例３の半導体装置では、封止材内部に上記空気がボイドとして残った。また、従来例１では、大気圧下で半導体素子を配線回路基板に搭載したため、その搭載の際、空気を取り込んだ。このため、従来例１の半導体装置では、封止材内部に上記空気がボイドとして残った。
（ａ）〜（ｄ）は、本発明の半導体装置の製造方法における封止材配置工程の一実施の形態を模式的に示す説明図である。 （ａ）〜（ｄ）は、本発明の半導体装置の製造方法における封止工程の一実施の形態を模式的に示す説明図である。 （ａ）〜（ｂ）は、本発明の半導体装置の製造方法における端子接続工程の一実施の形態を模式的に示す説明図である。 （ａ）〜（ｃ）は、比較例１，２の半導体装置の製造方法における端子接続工程を模式的に示す説明図である。 （ａ）〜（ｃ）は、比較例２の半導体装置の製造方法における封止工程を模式的に示す説明図である。
符号の説明
２ 封止材
３ 半導体素子
５ 配線回路基板
３ａ，５ａ 端子

Claims (3)

  1. 配線回路基板上に半導体素子が実装され、その配線回路基板と半導体素子との間の隙間が封止材により封止されている半導体装置を製造する方法であって、上記半導体素子の端子形成面および配線回路基板の端子形成面の少なくとも一方に封止材を配置する封止材配置工程と、１３３００Ｐａ（絶対圧）以下の減圧下で、配線回路基板の端子と半導体素子の端子とを、上記封止材を介して対向させた状態で、配線回路基板と半導体素子とを押圧して一体化する封止工程と、この封止工程の後、大気圧下で、上記配線回路基板の端子および半導体素子の端子の少なくとも一方を加熱溶融することにより、上記両端子を接続する端子接続工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 上記半導体素子の端子が、半田パンプである請求項１記載の半導体装置の製造方法。
  3. 上記封止材が、シート状封止材である請求項１または２記載の半導体装置の製造方法。
JP2008095345A 2008-04-01 2008-04-01 半導体装置の製造方法 Pending JP2009252799A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008095345A JP2009252799A (ja) 2008-04-01 2008-04-01 半導体装置の製造方法
TW098109414A TW200949965A (en) 2008-04-01 2009-03-23 Method of manufacturing semiconductor device
CNA2009101276624A CN101552217A (zh) 2008-04-01 2009-03-23 制造半导体器件的方法
US12/414,178 US20090246918A1 (en) 2008-04-01 2009-03-30 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008095345A JP2009252799A (ja) 2008-04-01 2008-04-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009252799A true JP2009252799A (ja) 2009-10-29

Family

ID=41117868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008095345A Pending JP2009252799A (ja) 2008-04-01 2008-04-01 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20090246918A1 (ja)
JP (1) JP2009252799A (ja)
CN (1) CN101552217A (ja)
TW (1) TW200949965A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889021B2 (en) 2010-01-21 2014-11-18 Kla-Tencor Corporation Process condition sensing device and method for plasma chamber
CN102082106B (zh) * 2010-12-13 2012-04-25 中南大学 铜凸点热声倒装键合方法
WO2017077982A1 (ja) * 2015-11-05 2017-05-11 古河電気工業株式会社 ダイボンディング装置およびダイボンディング方法
CN109273504B (zh) * 2018-09-27 2021-01-22 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW574739B (en) * 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
US20070284758A1 (en) * 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
JP5228479B2 (ja) * 2007-12-28 2013-07-03 富士通株式会社 電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品

Also Published As

Publication number Publication date
TW200949965A (en) 2009-12-01
CN101552217A (zh) 2009-10-07
US20090246918A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN102844861B (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
TWI295500B (ja)
WO2011093955A2 (en) Dual carrier for joining ic die or wafers to tsv wafers
WO2013133015A1 (ja) 半導体装置の製造方法および半導体装置の製造装置
US7820487B2 (en) Manufacturing method of semiconductor device
WO2012040215A2 (en) Stacked die assemblies including tsv die
JP2022009941A (ja) 電子部品装置の製造方法及び電子部品装置
JP6017398B2 (ja) 半導体装置の製造方法
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP2009252799A (ja) 半導体装置の製造方法
JP5333056B2 (ja) 半導体装置の製造方法
JP2007188944A (ja) 半導体装置の製造方法
JP2014146638A (ja) 半導体装置の製造方法
JP2009260219A (ja) 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP4876882B2 (ja) フリップチップ実装方法
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2009260225A (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2009260213A (ja) 半導体装置の製造方法
KR20090105834A (ko) 반도체 장치를 제조하는 방법
JP2005353913A (ja) 半導体装置及びその製造方法、回路基板
JP2009260218A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2015090920A (ja) 接着剤層付き半導体ウェハおよびその製造方法ならびにそれを用いた半導体装置の製造方法
JP2010114149A (ja) 半導体装置の製造方法
JP2009260224A (ja) 半導体ウエハのダイシング方法及び半導体装置の製造方法