JP2006302892A - ゲート調節電子放出素子アレイパネル、これを備えるアクティブマトリックスディスプレイ及びこれの製造方法 - Google Patents
ゲート調節電子放出素子アレイパネル、これを備えるアクティブマトリックスディスプレイ及びこれの製造方法 Download PDFInfo
- Publication number
- JP2006302892A JP2006302892A JP2006112546A JP2006112546A JP2006302892A JP 2006302892 A JP2006302892 A JP 2006302892A JP 2006112546 A JP2006112546 A JP 2006112546A JP 2006112546 A JP2006112546 A JP 2006112546A JP 2006302892 A JP2006302892 A JP 2006302892A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- electron
- emitting device
- conductive line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
- H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
- H01J29/48—Electron guns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
【課題】ゲート調節電子放出素子アレイパネル、これを備えるアクティブマトリックスディスプレイ及びこれの製造方法を提供する。
【解決手段】ゲート調節電子放出素子アレイパネルは、第1の電極および第1の電極と絶縁されて互いに離隔されて配置され、第1の電極とオーバーラップされる電子放出領域を画定する一対の第2及び第3の電極を含む。これにより、電子放出領域を構成する電極の間の距離を数nmスケールより長く形成できて製造が容易であり、製造コストを減少させることができ、大量生産が可能なものにできる。
【選択図】図2B
【解決手段】ゲート調節電子放出素子アレイパネルは、第1の電極および第1の電極と絶縁されて互いに離隔されて配置され、第1の電極とオーバーラップされる電子放出領域を画定する一対の第2及び第3の電極を含む。これにより、電子放出領域を構成する電極の間の距離を数nmスケールより長く形成できて製造が容易であり、製造コストを減少させることができ、大量生産が可能なものにできる。
【選択図】図2B
Description
本発明は、平板形ディスプレイに係り、特にゲート調節電子放出素子アレイパネル、これを備えるディスプレイ及びその製造方法に関するものである。
高鮮明TV及び広域バンドネットワーク時代が到来することによってより大型化され、高画質表現が可能なディスプレイについての要求が増大している。
表面伝導形電子放出ディスプレイ(Surface−conduction Electron−emitter Display;以下、“SED”と称する。)は、サイズと重量を容易に可変させることができ、低電力消耗が可能なLCDと早い応答速度、天然色及び高色純度を示すCRT(Cathode−Ray Tube)の長所を結合した新しいディスプレイデザインである。SEDは、CRT TVと同様に電子エミッタによって活性化された蛍光を使用する。従来のCRTと同様に、SEDは蛍光コーティングされたスクリーンに電子を衝突させて光を発光する。CRTの電子銃に対応する電子エミッタはディスプレイ上にピクセル数と同数又はそれより多い数に配列される。
SEDは、約10V程度の電圧によって励起されて電子がトンネリングする薄いスリットを含む。電子が薄いスリットを横断するとき、この中の一部がディスプレイパネルと表面伝導電子エミッタの間の大きい電圧差(例、数十kV)によってディスプレイの表面に加速される。約16V〜18Vが印加されれば、電子が放出される。CRTディスプレイと同様に放出された電子は、より高い電圧によって加速されて電子ビームを形成する。
SEDは、CRTと同様に自己放出形なので、別途の光源を必要にせず高効率、高輝度と広い輝度領域、天然色及び高色純度、広視野角などが可能なだけではなく、スリムな平板に実現が可能である。SEDは、“ON”ピクセルからのみ光を生成するため電力消耗量はディスプレイ内容に依存する傾向にある。これは、スクリーン上の実際イメージに関係なく常にON状態であるバックライトによって生成される光を使用するLCDに比べて改善された点である。すなわち、LCDはバックライト自体がパワードレーンとして作用する問題点を有しているが、SEDはこのような問題がない。SEDは、一時に一つのカラーのピクセルのみをディスプレイすることに制限がなく、同時に全てのカラーのピクセルをディスプレイできる。
SEDは、テレビジョン使用者に容易に受容され得るものと予想される。幾つかのSEDは、1メートル(約40インチ)を超過する直径を有するか、或いは対応する直径を有するCRTの電力消耗量の約50%程度及びプラズマディスプレイの33%程度の電力を消耗する。
1ミリセカンド程度の迅速な応答時間を有するので、SEDはパソコン及び携帯用パソコンのモニターとして使用できる。SEDディスプレイは、スポーツ、ゲーム及びその他高速動作ビデオに適切なものにでき、より柔らかくて自然に近い表示特性を示すことができる。アルファベット文字のストリングをSEDスクリーンに沿って順次に上げる場合、プラズマ及びLCDディスプレイで一般に示されるぼやけ現象が現れず、個別的な文字がSED上に明瞭に個別的に残留する。SED技術は、2インチ〜100インチ範囲のスクリーンに有用に使用できる。SEDは、電子ビームフォーカシングを要求せず、CRTより低い電圧で動作する。鮮明度及びコントラストはハイエンドCRT程度に比肩する。
図1は、従来のSEDの電子エミッタ部分の断面図である。SEDは、表面伝導電子エミッタ26、27、28のアレイと真空(全ての空気が排気された空間)によって分離された蛍光層14を含む。各電子エミッタ−蛍光対は一つのカラー(例、G;緑色)ピクセルを示す。
図1を参照すれば、従来のSED内の各電子−エミッタは、互いに離隔されて電子放出領域27(10nm以下の極度に狭い幅のスリット)を画定する電極対26、28を含む。電極対26、28は、真空状態の電子放出領域27に電子が放出されるようにする。
図1を参照すれば、従来のSEDは真空状態で密封された第1のパネルと第2のパネルとを含む。第1のパネルは、透明基板12(例、ガラス)上に蛍光膜14と蛍光膜14上に形成されたメタルバック16が形成された蛍光アレイパネルである。蛍光膜14は、赤色、緑色、青色の3原色の蛍光体が塗布されて構成される。各色の蛍光体は、ストライプタイプに配列されるか、或いはデルタタイプに配列できる。各色(赤色、緑色及び青色)の蛍光体の間には、ブラックマトリックス15が置かれることができる。ブラックマトリックス15は、電子ビームの照射位置に差異があってディスプレイ色がシフトされないようにし、コントラスト特性の低下を防止し、電子ビームによって蛍光体の帯電を防止するため形成する。ブラックマトリックス15は、黒鉛を主成分とすることができる。
メタルバック16は、蛍光膜14によって放出された光の一部を反射することによって光の利用を向上させ、電子の衝撃から蛍光膜14を保護し、電子ビーム加速電圧を印加する電極の役割を果たし、蛍光膜14を励起させた電子の導電経路としての役割を果たす。
必要に応じてはITOのような材料からなった透明電極(図示せず)が基板12と蛍光膜14との間に設置できる。
ところで、表面伝導形電子放出素子は、二つの電極26、28と電極上面に重畳されて形成された微粒子膜を含む。微粒子膜は、その間に数nm幅の多数のスリットを備える。従来のSEDで、SEDの中心で電子放出素子のキーになることは、二つの電極26、28の間の極度に狭い幅のスリットと推測される。約10Vの電圧が印加されれば、狭幅スリットの一側面から電子が放出される。これらの電子は、スリットの他側面でスキャッタリングされて(真空によって)基板の間に印加された電圧(約10kV)によって加速され、蛍光コーティングされたガラスパネルに衝突して光を放出する。
製造観点で調べれば、数nmスケールの多数のスリットを均一に実現することが容易ではないため製造時の大きい制限条件として作用してディスプレイの全面にかけて電子放出特性の均一性を達成することが容易ではない。また、表面伝導形電子放出素子をマトリックスアレイに配列する場合、パッシブマトリックス駆動のみが可能なので従来のSEDはアドレッシングが効果的ではない。
国際公開第99/49492号パンフレット
本発明の技術的課題は、ゲート調節電子放出素子アレイパネルを提供するところにある。
本発明の他の技術的課題は、ゲート調節電子放出素子ディスプレイを提供するところにある。
本発明のさらに他の技術的課題は、ゲート調節電子放出素子アレイパネルの製造方法を提供するところにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されないさらに他の技術的課題は、以下の記載から当業者に明確に理解できるものである。
前述した技術的課題を達成するための本発明の一実施形態によるゲート調節電子放出素子パネルは、第1の電極および第1の電極と絶縁されて互いに離隔されて配置され、その間に第1の電極とオーバーラップされる電子放出領域を画定する一対の第2及び第3の電極を含む。
前述した他の技術的課題を達成するための本発明の一実施形態によるゲート調節電子放出素子ディスプレイは、蛍光パネルおよび第1の電極及び第1の電極と絶縁されて互いに離隔されて配置され、その間に第1の電極とオーバーラップされる電子放出領域を画定する一対の第2及び第3の電極を含み、蛍光パネルと対向するゲート調節電子放出素子パネルを含む。
前述した他の技術的課題を達成するための本発明に従うゲート調節電子放出素子パネルの製造方法は、基板に第1の電極を形成する段階と、第1の電極上に絶縁膜を形成する段階と、絶縁膜上に離隔されて配置され、その間に電子放出領域を画定する一対の第2及び第3の電極を形成し、電子放出領域が第1の電極とオーバーラップされるように形成する段階と、を含む。
その他実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
本発明によれば、ゲートによって電子のトンネリングが起こるポテンシャルバリヤを調節できるので、電子放出領域を構成する電極の間の距離を数nmスケールより長く形成できる。従って、製造が容易であり、製造コストを減少させることができ、大量生産が可能なものにできる。
また、単位セルを構成する電子放出素子の電子放出特性がゲートによって調節できるため単位セル別アドレッシングが容易に行われることができる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現化されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
本明細書で使用された用語は、実施形態を説明するためのものであり、本発明を制限しようとすることではない。本明細書で、単数形は文句で特別に言及しない限り複数形も含む。明細書で使用される“含む(comprises)”及び/又は“含む(comprising)”は、言及された構成要素、段階、動作及び/又は素子は一つ以上の他の構成要素、段階、動作及び/又は素子の存在又は追加を排除しない。“及び/又は”は、言及されたアイテムのそれぞれ及び一つ以上の全ての組合せを含む。
本明細書で記述する実施形態は、本発明の理想的な例示図である斜視図、断面図及び/又は平面図を参照して説明されることである。従って、製造技術及び/又は許容誤差などによって例示図の形態が変形できる。従って、本発明の実施形態は、示された特定形態で制限されるものではなく、製造工程によって生成される形態の変化も含むことである。例えば、直角に示されたエッチング領域は、ラウンドされるか、或いは所定曲率を有する形態でありうる。従って、図面で例示された領域は、概略的な属性を有し、図面で例示された領域の形は、素子の領域の特定形態を例示するためのものであり、発明の範疇を制限するためのことではない。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
図2A〜図3Bを参照すれば、本発明の一実施形態によるゲート調節電子放出素子ディスプレイ200は、真空状態で密封された第1のパネル10及び第2のパネル20を含む。
第1のパネル10は、透明基板12上に蛍光膜14と蛍光膜14上に形成されたメタルバック16が形成された蛍光アレイパネルである。
蛍光膜14は、赤色、緑色、青色の3原色の蛍光体が塗布されて構成される。各色の蛍光体は、ストライプタイプに配列されるか、或いはデルタタイプに配列できる。各色の蛍光体の間に各色の蛍光体を取り囲むブラックマトリックス15が置かれることができる。ブラックマトリックス15は、電子ビームの照射位置に差異があってディスプレイ色がシフトされないようにし、コントラスト特性の低下を防止し、電子ビームによって蛍光体の帯電を防止するため形成する。ブラックマトリックス15は、黒鉛を主成分とするが、これに制限されるものではない。
メタルバック16は、蛍光膜14によって放出された光の一部を反射することによって光の利用を向上させ、電子の衝撃から蛍光膜14を保護し、電子ビーム加速電圧を印加する電極の役割を果たし、蛍光膜14を励起させた電子の導電経路としての役割を果たす。
必要に応じては、ITOのような材料からなった透明電極(図示せず)が基板12と蛍光膜14との間に設置できる。
第2のパネル20は、基板22上に多数のゲート調節電子放出素子(Gate Controlled_Surface−conduction Electron−emitter Device;GC_SED)23が各色の蛍光体(赤色、緑色、青色)アレイに対応するマトリックス形態に配列されたゲート調節電子放出素子アレイパネルである。基板22には、GC_SED23を構成する三つの電極にそれぞれマトリックス形態に配列された第1〜第3の導電ライン124、126、128が連結されてアクティブマトリックス駆動が可能なようにする。
X軸方向駆動IC220とY軸方向駆動IC230は、タブ(Tape Automated Bonding;TAB)の技術によってフレキシブル印刷回路基板に接合されるテープキャリヤパッケージ(Tape Carrier Package;TCP)又はチップオンフィルム(Chip On Film;COF)の形態で基板22に実装されるか、チップオンガラス(Chip On Glass;COG)方式で基板22上に直接実装されるか、或いはGC_SED204と共に基板22に集積されてもよい。
図2Aを参照すれば、第1のパネル10と第2のパネル20は、カラムスペーサ30によって所定距離離隔されて対向する。そして、ディスプレイ200内で電子放出及び/又は加速が起こるようにするためには、第1のパネル10と第2のパネル20の間は真空状態を維持しなければならない。従って、第1のパネル10と第2のパネル20の周辺部は、シーリング部材40によって密封される。図面には示されないが、第1のパネル10と第2のパネル20の間の真空状態を形成するために第2のパネル20の一部に排気口が形成されてもよい。
図2A〜図2Bを参照すれば、GC_SED23は、第1の電極24と第1の電極24と絶縁されて互いに離隔されて配置され、第1の電極24とオーバーラップされる電子放出領域27を画定する一対の第2及び第3の電極26、28を含む。
第2の電極26と第3の電極28は、真空状態の電子放出領域27に電子のトンネリングが起こるようにするトランジスタのエミッタとコレクタ(又は、“ソース”及び“ドレイン”)として機能である。第1の電極24は、トランジスタのエミッタ(ソース)26とコレクタ(ドレイン)28との間で電子放出領域(スリット)27のポテンシャルバリヤを変調することによって電子のトンネリングを効果的に制御するゲートである。
図2Aを参照すれば、電子放出領域(スリット)27の電子放出経路を遮断しないために第1の電極24は、第1のパネル10から第2及び第3の電極26、28よりさらに遠く離れている。
ゲートである第1の電極24のポテンシャルバリヤ変調によって第2の電極26と第3の電極28の間の電子放出領域(スリット)27の幅(d)は数nm以上1μm以下に相当に長い距離であっても電子のトンネリングが効果的に起こることができる。すなわち、従来のSEDの場合には、微粒子膜の間の間隔が数nm以内にスリットの幅が制限されるが、本発明では第1の電極24に印加できる電圧の大きさを調節することによってスリットの幅(d)を効果的に緩和して10nm以上1μm以下に増加させることができる。これについては後述する。しかしながら、離隔距離(d)の緩和が従来のSEDのように離隔距離(d)を1nm程度に短く形成することを排除するものではないことは勿論である。
一方、第1の電極24は、電子放出領域(スリット)27内のポテンシャルバリヤの変調に適した距離ほど第2及び第3の電極26、28と離隔されて配置される。従って、絶縁膜25の厚さは、10nm以上1μm以下になってこそ適切なポテンシャルバリヤの変調が可能である。
図2Bのピクセル拡大断面図に示されているように、ピクセルでゲートである第1の電極24とエミッタ(又はトランジスタのソース)である第2の電極26には、スイッチング可能なバイアス50(例、交流)が印加される。すなわち、第1の電極24と第2の電極26に印加される電圧の組合せによって各ピクセル別にアドレッシングを効果的に容易に行うことができる。第3の電極28には、接地電圧又は第2の電極26に印加される電圧(エミッタ電圧)とポテンシャル差異があって電子放出領域(スリット)27で電子放出が起こることができるようにする一定電圧(Vc)に連結されてもよい。従って、第3の電極28に連結された第3の配線128は、パネル全体にかけて共通に連結できる。
第1のパネル10のメタルバック16には、放出された電子を蛍光膜14に加速させるための加速電圧(Va)60が印加できる。
図3A及び図3Bに示されているように、GC_SED23の三つの電極24、26、28にそれぞれマトリックス形態に配列された第1〜第3の導電ライン124、126、128が連結されてアクティブマトリックス駆動が可能なようにする。
第1の電極24に連結される第1の導電ライン124と、第2の電極26に連結される第2の導電ライン126とは、互いに垂直に配列され、第3の電極28と連結される第3の導電ライン128も第2の導電ライン126と垂直に配列されてアクティブマトリックス駆動が可能なようにする。
図3Aは、高集積化のため第2及び第3の電極26、28が隣接する二つのピクセルに共有されるように配列された場合を、図3Bは集積度に余裕がある場合第2及び第3の電極26、28が一つのピクセルのみを画定するように配列された場合をそれぞれ示す。
図4は、図2Aのディスプレイの駆動回路の一例である。
駆動回路は、タイミング制御部210と、X軸方向駆動部220と、Y軸方向駆動部230及び駆動電圧生成部240と、を含む。
タイミング制御部210は、外部のグラフィック制御器(図示せず)からRGB映像信号R、G、B及びこれらの表示を制御する入力制御信号、例えば垂直同期信号(Vsync)と水平同期信号(Hsync)、メインクロック(MCLK)、データイネーブル信号(DE)などが提供される。タイミング制御部210は、入力制御信号に基づいた第1の制御信号(CONT1)及び第2の制御信号(CONT2)などを生成し、映像信号R、G、Bをディスプレイ200の動作条件に合うように適切に処理した後、第1の制御信号(CONT1)をX軸駆動部220に提供し、第2の制御信号(CONT2)と処理した映像信号R’G’B’をY軸駆動部230に提供する。
第1の制御信号(CONT1)に応じてX軸駆動部220は、ディスプレイ200の選択された行にはオンモードバイアスを、非選択された行にはオフモードバイアスを印加する。導電ライン(Dx1〜Dxm)は、アレイ内の導電ライン126(例、126−1〜126−m)に対応する。
Y軸駆動部230は、第2の制御信号(CONT2)に応じて選択された行のピクセルに対応する映像データR’、G’、B’が順次に入力され、各映像データR’、G’、B’に対応する階調電圧を選択することによって、映像データR’、G’、B’を当該データ電圧に変換する。
一つの行のGC_SED23にオンモードバイアスが印加されている間(1水平周期)Y軸駆動部230は、各データ電圧を当該導電ライン(Dy1)124−1〜導電ライン(Dyn)124−nに供給する。従って、選択された行のGC_SED23では、印加されるデータ電圧の大きさと幅による時間の間電子放出領域27(図2B参照)に放出される電子がメタルバック16に印加される加速電圧によって加速されて蛍光膜14に衝突する。電子が蛍光膜14に衝突するようになれば、このエネルギーによって蛍光膜14内の特定元素内にある電子が励起されてから落ちながら発光するようになり、これで画像がディスプレイされるようになる。
図2Aのディスプレイ200の発光動作を図5を参照してより具体的に説明する。
図5は、図2Aのディスプレイ200の動作を説明するための電圧ポテンシャル図と断面図の組合せ図である。
図5を参照すれば、初期には電子放出領域27のポテンシャルバリヤは第2の電極26と第3の電極26の仕事関数(φM)特性によって決定される。
第2の電極26に正の電圧を、第3の電極28に低い電圧(例、負の電圧又は接地電圧)を印加すれば、真空状態の電子放出領域27に隣接した第2の電極26末端の表面に存在する電子についてのポテンシャルバリヤが増加する。この時、第1の電極24に負の電圧を印加すれば、ポテンシャルバリヤがさらに増大して電子の実質的なトンネリングが起こり得ないようになる。結論的に、第1の電極24に負の電圧を、第2の電極26に正の電圧を印加すれば、ディスプレイ200はオフモードになるようになる。
反面、第2の電極26に負の電圧を、第3の電極28に接地電圧を印加すれば、真空状態の電子放出領域27に隣接した第2の電極26末端の表面に存在する電子についてのポテンシャルバリヤが減少する。この時、第1の電極24に正の電圧を印加すれば、ポテンシャルバリヤがさらに減少して電子の実質的なトンネリングが起こるようになる。結論的に、第1の電極24に正の電圧を、第2の電極26に負の電圧を印加すれば、ディスプレイ200はオンモードになるようになる。
電子放出領域25に放出された電子は、メタルバック16に印加された加速電圧によって加速されて蛍光膜14に衝突する。電子が蛍光膜14に衝突するようになれば、このエネルギーによって蛍光膜14内の特定元素内にある電子が励起されてから落ちながら発光するようになり、これで所望の画像がディスプレイされる。
図6は、従来のSED二つ電極の仕事関数(φM)がそれぞれ4.1Vであり、電極の離隔距離が10nmであり、電極の間のポテンシャル差異が18Vである場合起こるトンネリング確率と同一なトンネリング確率を示すことができる本発明に従うGC_SED23の第1の電極24のゲート電圧(Vg)と第2及び第3の電極26、28の間の離隔距離をWKB近似法に計算して示したグラフである。
図6に示されているように、本発明に従うGC_SED23の場合には、離隔距離が100nmであり、ゲート電圧(Vg)が4Vである場合従来と同一なトンネリング確率を示すことが分かる。すなわち、本発明に従うGC_SED23は、第2及び第3の電極26、28の離隔距離を従来のSEDに比べて殆ど10倍(10nm→100nm)近く増大させても所定のゲート電圧(例、4V)を印加することによって同一なトンネリング確率を示すことができる。
また、図6に示されている結果から離隔距離が1μm程度になってもゲート電圧を若干のみ増大させれば、SEDと実質的に同一なトンネリング確率を示すことができることを推論できる。
従って、既に大量生産に使用される半導体素子又はLCD製造工程の適用容易性と適用可能なゲート電圧を考慮すれば、離隔距離は10nm〜1μm程度が好ましい。
これにより、本発明に従うGC_SEDを採用したディスプレイの場合製造が容易であり、製造コストを低めることができ、大量生産が可能になる。
これについては以下図7A〜図8Cを参照して本発明の一実施形態によるGC_SEDパネルの製造方法を説明する。
図7A〜図7Cは、GC_SEDパネル(図2Aの20)の製造工程の一実施形態を説明するための断面図である。銅のようにエッチングしにくい金属が基板22の上面と実質的に同一なレベルの上面を有する第1の電極24を形成するための導電膜として使用される場合、図7A及び図7Bに示されている方法を使用して第1の電極24を形成できる。
図7Aを参照すれば、基板22上に第1のマスク710を形成した後、これをエッチングマスクとして使用して基板220をエッチングしてゲート電極が形成されるトレンチ(T)を形成する。
基板22は、石英ガラス、ソーダ石灰ガラスのような多様なガラス基板、アルミナのような多様なセラミック基板、半導体基板などが使用できる。基板22としては、製造工程が確立されて検証された半導体素子製造工程が又はLCD製造工程が適用できる基板であればよい。半導体素子又はLCD製造工程が適用される場合GC_SED23を容易に具現化できるという長所がある。
図7Bを参照すれば、トレンチ(T)形成時に使用された第1のマスク710を除去した後、トレンチ(T)を埋め込む導電膜を形成した後、平坦化工程を実施して基板22の上面と実質的に平行な上面を備える第1の電極24を完成する。平坦化工程としては、CMP(Chemical Mechanical Polishing)、エッチバックなどが適用できる。第1の電極24は、第1の導電ライン124(後続の配線形成段階で提供される。)に連結される形態で形成できる。第1の電極24は、銅、アルミニウム、チタン、タングステン又は不純物がドープされたポリシリコンなどに形成できる。不純物がドープされたポリシリコンは、インサイチュウ(in−situ)又は蒸着後ドーピング(ex−situ)工程に不純物をドープできる。
図7Cを参照すれば、基板22の全面に絶縁膜25を形成する。絶縁膜25は、酸化膜、窒化膜、高誘電率膜(high−k)などが使用できる。絶縁膜27は、10nm〜1μmの厚さに形成する。
絶縁膜25上に第2の導電膜を形成し、第2のマスク(図示せず)を形成し、第2のマスクをエッチングマスクとして使用して第2の導電膜をエッチングして第2の電極26と第3の電極28とを形成する。
第2及び第3の電極26、28また銅、アルミニウム、チタン又は不純物がドープされたポリシリコンなどに形成できる。不純物がドープされたポリシリコンは、インサイチュウ又は蒸着後ドーピング工程に不純物をドープできる。第2及び第3の電極26、28の間の間隔(d)(すなわち、スリット幅)は、1nm〜1μm(例、10nm〜1000nm)になるように形成できる。
その後、第2のマスクを除去し、第2及び第3の電極26、28に電気的信号の入出力が可能なようにする第2及び第3の導電ライン(図2Aの126、128)を形成する段階をさらに遂行する。第3の導電ライン128は、第2の導電ライン126の形成前又は形成後に形成できる。次いで、基板22上にパッシベーション層を形成する段階などをさらに遂行してGC_SEDパネル20を完成する。このような後続段階は、本発明が曖昧に解析されることを避けるために概略的に説明する。
エッチングが容易な導電膜を形成する場合には、図8Aのように第1の電極24を形成することが適する。
図8A〜図8Cは、GC_SEDパネル20の製造工程の他の実施形態を説明するための断面図である。
図8Aを参照すれば、基板22上に第1の導電膜を形成した後、第1のマスク(図7Aの710参照)を形成する。次いで、第1のマスクをエッチングマスクとして使用して導電膜をエッチングして第1の電極24を形成する。第1の電極24は、第1の導電ライン124(後続の配線形成段階で提供される。)に連結される形態で形成できる。導電膜は、前述した一実施形態で説明した物質と同一な物質を使用する。
図8Bを参照すれば、第1の電極24が形成された基板の全面に絶縁膜25を形成する。絶縁膜25は、酸化膜、窒化膜、高誘電率膜(high−k)を使用して1nm〜1μm(例、10nm〜1000nm)の厚さに形成する。
図8Cを参照すれば、絶縁膜25上に第2の導電膜を形成し、第2のマスク820を形成し、第2のマスク820をエッチングマスクとして使用して導電膜をエッチングして第2の電極26と第3の電極28とを形成する。第2及び第3の電極26、28また銅、アルミニウム、チタン又は不純物がドープされたポリシリコンなどに形成できる。不純物がドープされたポリシリコンは、インサイチュウ又は蒸着後ドーピング工程に不純物をドープできる。第2及び第3の電極26、28の間の間隔(d)(スリットの幅)は1nm〜1μm(例、10nm〜1000nm)になるように形成できる。
その後、第2のマスク820を除去し、第2及び第3の電極(図2Aの26、28)に電気的信号の入出力が可能なようにする第2及び第3の導電ライン126、128を形成する段階をさらに遂行する。第3の導電ライン128は、第2の導電ライン126の形成前又は形成後に形成できる。次いで、基板22上にパッシベーション層を形成する段階などをさらに遂行してGC_SEDパネル20を完成する。このような後続段階は、本発明が曖昧に解析されることを避けるため概略的に説明する。
一方、第1のパネル10の製造、スペーサ30の形成、シーリング部材40を使用して第1のパネル10と第2のパネル20とをシーリングし、その内部に真空雰囲気が形成されるようにする組立工程などは当業者によく知られた工程段階によって形成できるため、これら工程については本発明が曖昧に解析されることを避けるためにその説明を省略する。
図7A〜図8Cに示されているように本発明の実施形態によるゲート調節電子放出素子パネルは、第1の電極24と第2の電極26の離隔距離が10nm以上1μm以下に長く形成できるので量産可能性が検証された半導体素子製造工程を用いて容易に製造できる。従って、ディスプレイの製造コストが減少し、大量生産が可能なものにできる。
図9は、本発明の一実施形態によるディスプレイを使用する画像処理システムを示すブロック図である。
図9を参照すれば、本発明の一実施形態によるディスプレイ200は、CPU910及びシステムバス912を通じて相互に連結された多数の他のユニットを有した画像処理システムに連結されて使用できる。画像処理システム913は、RAM914、ROM916、ディスクユニット920とテープドライバー940のような周辺装置をバス912に連結するための入/出力(I/O)アダプタ918、キーボード924、マウス926、スピーカー(図示せず)マイクロホン(図示せず)及び/又はタッチスクリーン装置(図示せず)のような他のユーザーインターフェース装置をバス912に連結するための他のユーザーインターフェースアダプタ922、画像処理システム913をデータプロセッシングネットワークに連結するための通信アダプタ934及びバス912をディスプレイ1に連結するためのディスプレイアダプタ936を含むことができる。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
本発明は、平板形ディスプレイに適用されうる。
10:第1のパネル
12:透明基板
14:蛍光膜
15:ブラックマトリックス
16:メタルバック
20:第2のパネル
22:基板
23、204:GC_SED
24:第1の電極
25:絶縁膜
26:第2の電極
27:電子放出領域
28:第3の電極
30:カラムスペーサ
40:シーリング部材
50:バイアス
60:加速電圧
124、126、128:第1、第2、第3の導電ライン
200:ゲート調節電子放出素子ディスプレイ
220 − X軸方向駆動IC
230 − Y軸方向駆動IC
240 − 駆動電圧生成部
12:透明基板
14:蛍光膜
15:ブラックマトリックス
16:メタルバック
20:第2のパネル
22:基板
23、204:GC_SED
24:第1の電極
25:絶縁膜
26:第2の電極
27:電子放出領域
28:第3の電極
30:カラムスペーサ
40:シーリング部材
50:バイアス
60:加速電圧
124、126、128:第1、第2、第3の導電ライン
200:ゲート調節電子放出素子ディスプレイ
220 − X軸方向駆動IC
230 − Y軸方向駆動IC
240 − 駆動電圧生成部
Claims (29)
- 第1の電極;および
前記第1の電極と絶縁されて互いに離隔されて配置され、その間に前記第1の電極とオーバーラップされる電子放出領域を画定する一対の第2及び第3の電極;
を含むことを特徴とするゲート調節電子放出素子アレイパネル。 - 前記第2及び第3の電極の間の離隔距離は、1μm以下であることを特徴とする請求項1に記載のゲート調節電子放出素子アレイパネル。
- 前記第2及び第3の電極の間の離隔距離は、10nm以上であることを特徴とする請求項2に記載のゲート調節電子放出素子アレイパネル。
- 前記第2及び第3の電極は、10nm〜1μmの厚さの絶縁体によって前記第1の電極と絶縁されたことを特徴とする請求項1に記載のゲート調節電子放出素子アレイパネル。
- 前記第1の電極に連結される第1の導電ラインと、前記第2の電極に連結される第2の導電ラインとは、互いに垂直であることを特徴とする請求項1に記載のゲート調節電子放出素子アレイパネル。
- 前記第1の導電ラインと前記第2の導電ラインには、スイッチング可能なバイアスが印加されることを特徴とする請求項5に記載のゲート調節電子放出素子アレイパネル。
- 前記第2の電極に連結される第2の導電ラインと、前記第3の電極に連結される第3の導電ラインとは、互いに垂直であることを特徴とする請求項5に記載のゲート調節電子放出素子アレイパネル。
- 前記第3の導電ラインは、前記基板全体にかけて共通に連結されることを特徴とする請求項7に記載のゲート調節電子放出素子アレイパネル。
- 前記第1、第2、及び、第3の電極は、銅、アルミニウム、チタン、タングステン、又は、不純物がドープされたポリシリコンから形成されたことを特徴とする請求項1に記載のゲート調節電子放出素子アレイパネル。
- 蛍光アレイパネル;および
多数のゲート調節電子放出素子アレイを含み、前記蛍光アレイパネルと対向するゲート調節電子放出素子アレイパネルを含み、前記各ゲート調節電子放出素子は、第1の電極及び前記第1の電極と絶縁されて互いに離隔されて配置され、その間に前記第1の電極とオーバーラップされる電子放出領域を画定する一対の第2及び第3の電極を含むゲート調節電子放出素子アレイパネル;
を含むことを特徴とするゲート調節電子放出素子ディスプレイ。 - 前記第2及び第3の電極の間の離隔距離は、1μm以下であることを特徴とする請求項10に記載のゲート調節電子放出素子ディスプレイ。
- 前記第2及び第3の電極の間の離隔距離は、10nm以上であることを特徴とする請求項11に記載のゲート調節電子放出素子ディスプレイ。
- 前記第2及び第3の電極は、10nm〜1μmの厚さの絶縁体によって前記第1の電極と絶縁されたことを特徴とする請求項10に記載のゲート調節電子放出素子ディスプレイ。
- 前記第1の電極に連結される第1の導電ラインと、前記第2の電極に連結される第2の導電ラインとは、互いに垂直であることを特徴とする請求項10に記載のゲート調節電子放出素子ディスプレイ。
- 前記第1の導電ラインと前記第2の導電ラインには、スイッチング可能なバイアスが印加されることを特徴とする請求項14に記載のゲート調節電子放出素子ディスプレイ。
- 前記第2の電極に連結される第2の導電ラインと、前記第3の電極に連結される第3の導電ラインとは、互いに垂直であることを特徴とする請求項14に記載のゲート調節電子放出素子ディスプレイ。
- 前記第3の導電ラインは、前記パネル全体にかけて共通に連結されることを特徴とする請求項16に記載のゲート調節電子放出素子ディスプレイ。
- 前記第1、第2、及び、第3の電極は、銅、アルミニウム、チタン、タングステン、又は、不純物がドープされたポリシリコンから形成されたことを特徴とする請求項10に記載のゲート調節電子放出素子ディスプレイ。
- 前記蛍光アレイパネルと前記ゲート調節電子放出素子アレイパネルとの間は、真空に密封されたことを特徴とする請求項10に記載のゲート調節電子放出素子ディスプレイ。
- 前記蛍光アレイパネル上には、メタルバックが形成されていることを特徴とする請求項10に記載のゲート調節電子放出素子ディスプレイ。
- 前記第1の電極は、前記蛍光アレイパネルから前記第2及び第3の電極よりさらに遠く離れていることを特徴とする請求項10に記載のゲート調節電子放出素子ディスプレイ。
- 基板に第1の電極を形成する段階;
前記第1の電極上に絶縁膜を形成する段階;および
前記絶縁膜上に離隔されて配置され、その間に電子放出領域を画定する一対の第2及び第3の電極を形成し、前記電子放出領域が前記第1の電極とオーバーラップされるように形成する段階;
を含むことを特徴とするゲート調節電子放出素子パネルの製造方法。 - 前記第2及び第3の電極の間の離隔距離は、1μm以下であることを特徴とする請求項22に記載のゲート調節電子放出素子パネルの製造方法。
- 前記第2及び第3の電極の間の離隔距離は、10nm以上であることを特徴とする請求項23に記載のゲート調節電子放出素子パネルの製造方法。
- 前記絶縁膜は、10nm〜1μmの厚さに形成することを特徴とする請求項22に記載のゲート調節電子放出素子パネルの製造方法。
- 前記第2及び第3の電極を形成する段階以後に、前記第1の電極から形成された第1の導電ラインと垂直に前記第2の電極と連結される第2の導電ラインを形成する段階をさらに含むことを特徴とする請求項22に記載のゲート調節電子放出素子パネルの製造方法。
- 前記第2の導電ラインの形成前又は形成後に前記第3の電極と連結され、前記第2の導電ラインと垂直な第3の導電ラインを形成する段階をさらに含むことを特徴とする請求項26に記載のゲート調節電子放出素子パネルの製造方法。
- 前記第3の導電ラインは、前記基板全体にかけて共通に連結して形成することを特徴とする請求項27に記載のゲート調節電子放出素子パネルの製造方法。
- 前記第1、第2、及び、第3の電極は、銅、アルミニウム、チタン、タングステン、又は、不純物がドープされたポリシリコンから形成することを特徴とする請求項22に記載のゲート調節電子放出素子パネルの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67162805P | 2005-04-15 | 2005-04-15 | |
US11/377,463 US20060232191A1 (en) | 2005-04-15 | 2006-03-16 | Gate-controlled electron-emitter array panel, active matrix display including the same, and method of manufacturing the panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006302892A true JP2006302892A (ja) | 2006-11-02 |
Family
ID=37107852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006112546A Pending JP2006302892A (ja) | 2005-04-15 | 2006-04-14 | ゲート調節電子放出素子アレイパネル、これを備えるアクティブマトリックスディスプレイ及びこれの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060232191A1 (ja) |
JP (1) | JP2006302892A (ja) |
KR (1) | KR100791327B1 (ja) |
CN (1) | CN1877778B (ja) |
DE (1) | DE102006018077A1 (ja) |
TW (1) | TW200640280A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010503188A (ja) * | 2007-10-26 | 2010-01-28 | クムホ エレクトリック インコーポレイテッド | 電界放出装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080012055A1 (en) * | 2006-06-29 | 2008-01-17 | Jongoh Kim | Layout structure of non-volatile memory |
CN101556889B (zh) * | 2009-05-15 | 2010-06-02 | 西安交通大学 | 表面传导电子发射平板显示器件的电子发射源制作方法 |
US8796927B2 (en) * | 2012-02-03 | 2014-08-05 | Infineon Technologies Ag | Plasma cell and method of manufacturing a plasma cell |
CN106252179A (zh) * | 2016-08-29 | 2016-12-21 | 北京大学 | 一种基于阻变材料的微型电子源及其阵列和实现方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3855482T2 (de) * | 1987-02-06 | 1997-03-20 | Canon Kk | Elektronen emittierendes Element und dessen Herstellungsverfahren |
JPH08329829A (ja) * | 1995-05-30 | 1996-12-13 | Canon Inc | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 |
JPH09190783A (ja) * | 1996-01-11 | 1997-07-22 | Canon Inc | 画像形成装置 |
JPH09219149A (ja) * | 1996-02-07 | 1997-08-19 | Canon Inc | 電子放出素子、電子源基板および画像形成装置の製造方法 |
JPH09330676A (ja) * | 1996-06-07 | 1997-12-22 | Canon Inc | 電子放出素子、電子源、及び画像形成装置 |
US5945777A (en) * | 1998-04-30 | 1999-08-31 | St. Clair Intellectual Property Consultants, Inc. | Surface conduction emitters for use in field emission display devices |
JP2002083691A (ja) * | 2000-09-06 | 2002-03-22 | Sharp Corp | アクティブマトリックス駆動型有機led表示装置及びその製造方法 |
US7088049B2 (en) * | 2000-12-22 | 2006-08-08 | Ngk Insulators, Ltd. | Electron-emitting device and field emission display using the same |
KR100752862B1 (ko) * | 2001-01-03 | 2007-08-29 | 엘지전자 주식회사 | 표면전도전자 방출형 표시소자의 제조방법 |
JP3474863B2 (ja) * | 2001-03-29 | 2003-12-08 | 株式会社東芝 | 電界放出型電子源の製造方法とマトリックス型電子源アレイ基板の製造方法 |
US6879097B2 (en) * | 2001-09-28 | 2005-04-12 | Candescent Technologies Corporation | Flat-panel display containing electron-emissive regions of non-uniform spacing or/and multi-part lateral configuration |
JP4482287B2 (ja) * | 2003-05-16 | 2010-06-16 | 奇美電子股▲ふん▼有限公司 | アクティブマトリックス型の画像表示装置 |
JP4997688B2 (ja) * | 2003-08-19 | 2012-08-08 | セイコーエプソン株式会社 | 電極、薄膜トランジスタ、電子回路、表示装置および電子機器 |
KR20050043206A (ko) * | 2003-11-05 | 2005-05-11 | 엘지전자 주식회사 | 표면 전도형 전계방출 소자 |
-
2006
- 2006-03-16 US US11/377,463 patent/US20060232191A1/en not_active Abandoned
- 2006-04-11 KR KR1020060032855A patent/KR100791327B1/ko not_active IP Right Cessation
- 2006-04-11 DE DE102006018077A patent/DE102006018077A1/de not_active Ceased
- 2006-04-13 TW TW095113141A patent/TW200640280A/zh unknown
- 2006-04-14 JP JP2006112546A patent/JP2006302892A/ja active Pending
- 2006-04-14 CN CN2006100754254A patent/CN1877778B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010503188A (ja) * | 2007-10-26 | 2010-01-28 | クムホ エレクトリック インコーポレイテッド | 電界放出装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060109318A (ko) | 2006-10-19 |
TW200640280A (en) | 2006-11-16 |
CN1877778B (zh) | 2010-05-12 |
DE102006018077A1 (de) | 2006-11-23 |
CN1877778A (zh) | 2006-12-13 |
US20060232191A1 (en) | 2006-10-19 |
KR100791327B1 (ko) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2656843B2 (ja) | 表示装置 | |
TWI266346B (en) | Field emission display | |
US6326725B1 (en) | Focusing electrode for field emission displays and method | |
US6998644B1 (en) | Display device with an array of display drivers recessed onto a substrate | |
JPH08506686A (ja) | ダイオード構造のフラットパネルディスプレイ | |
JP4001460B2 (ja) | 大領域fed装置及び方法 | |
US20070046165A1 (en) | Pixel structure for an edge-emitter field-emission display | |
US20060170330A1 (en) | Flat panel display incorporating control frame | |
KR100791327B1 (ko) | 게이트 조절 전자 방출 소자 어레이 패널, 이를 구비하는액티브 매트릭스 디스플레이 및 이의 제조 방법 | |
US20070080626A1 (en) | Light emitting device using electron emission and flat display apparatus using the same | |
JP2006086118A (ja) | 電界放出素子及びその製造方法 | |
US7309954B2 (en) | Field emission display having gate plate | |
JP4424622B2 (ja) | 発光装置及び表示装置 | |
JP2007005276A (ja) | 電界放出陰極装置及び電界放出表示装置 | |
US6392356B1 (en) | Active matrix vacuum fluorescent flat panel display | |
Yoshida et al. | Present and future of vacuum fluorescent display and field emission display | |
JP2005063965A (ja) | 電界放出ディスプレイ素子 | |
US8552632B2 (en) | Active matrix phosphor cold cathode display | |
JP2005049738A (ja) | 液晶表示パネル | |
KR20010054891A (ko) | 고휘도 전계방출 디스플레이 소자 | |
JP2005166657A (ja) | 電界放出ディスプレイ素子 | |
US20100097544A1 (en) | Light emission device with spacer mounting regions and display device using the same | |
JP4227507B2 (ja) | 電界放出型表示装置 | |
US8223101B1 (en) | Active matrix phosphor cold cathode display | |
JP2005063964A (ja) | 表面導電型電子放出素子 |