JPH08329829A - 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 - Google Patents
表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法Info
- Publication number
- JPH08329829A JPH08329829A JP15408095A JP15408095A JPH08329829A JP H08329829 A JPH08329829 A JP H08329829A JP 15408095 A JP15408095 A JP 15408095A JP 15408095 A JP15408095 A JP 15408095A JP H08329829 A JPH08329829 A JP H08329829A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- surface conduction
- emitting device
- conduction electron
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】
【目的】 封着加熱後も高抵抗化せず、均一かつ低電圧
でフォーミング処理できる表面伝導型電子放出素子を得
る。 【構成】 基板1上の素子電極4,5間に、各電極4,
5と間隔Wを隔てて絶縁体からなる凸形段差体6を設け
る。
でフォーミング処理できる表面伝導型電子放出素子を得
る。 【構成】 基板1上の素子電極4,5間に、各電極4,
5と間隔Wを隔てて絶縁体からなる凸形段差体6を設け
る。
Description
【0001】
【産業上の利用分野】本発明は、表面伝導型電子放出素
子、これを用いた電子源、表示装置や露光装置等の画像
形成装置、更には該表面伝導型電子放出素子、電子源及
び画像形成装置の製造方法に関する。
子、これを用いた電子源、表示装置や露光装置等の画像
形成装置、更には該表面伝導型電子放出素子、電子源及
び画像形成装置の製造方法に関する。
【0002】
【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば1
V/1分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば1
V/1分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。
【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開平1−31332号公報、同1−2837
49号公報、同2−257552号公報)。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている(アメリカ特許第5066
883号明細書)。
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開平1−31332号公報、同1−2837
49号公報、同2−257552号公報)。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている(アメリカ特許第5066
883号明細書)。
【0006】
【発明が解決しようとする課題】ところで、上記表面伝
導型電子放出素子を真空容器の内部に収容し、約450
℃以上に加熱し、フリットガラスにより封着を行い、真
空容器を形成した場合、真空容器の内部の表面伝導型電
子放出素子の素子抵抗が高抵抗化するものがあった。
導型電子放出素子を真空容器の内部に収容し、約450
℃以上に加熱し、フリットガラスにより封着を行い、真
空容器を形成した場合、真空容器の内部の表面伝導型電
子放出素子の素子抵抗が高抵抗化するものがあった。
【0007】このような表面伝導型電子放出素子の断面
を走査型電子顕微鏡(FE−SEM)で観察したとこ
ろ、図17図に示すように、導電性薄膜3が素子電極
4,5の端面4a,5aをカバレージしきれていないこ
とが判った。図17において、1は基板、2は電子放出
部を示す。
を走査型電子顕微鏡(FE−SEM)で観察したとこ
ろ、図17図に示すように、導電性薄膜3が素子電極
4,5の端面4a,5aをカバレージしきれていないこ
とが判った。図17において、1は基板、2は電子放出
部を示す。
【0008】即ち、素子電極4,5の端面4a,5aを
導電性薄膜3で覆いきれていないため、導電性薄膜3で
覆われない部分の素子電極4,5の表面が封着時に酸化
され、表面伝導型電子放出素子が高抵抗化し、フォーミ
ング電圧が高くなるという問題があった。
導電性薄膜3で覆いきれていないため、導電性薄膜3で
覆われない部分の素子電極4,5の表面が封着時に酸化
され、表面伝導型電子放出素子が高抵抗化し、フォーミ
ング電圧が高くなるという問題があった。
【0009】例えば、素子電極4,5の端面4a,5a
を導電性薄膜3で覆いきれていなかった表面伝導型電子
放出素子において、封着加熱工程を経ない場合はフォー
ミング電圧が約4Vであったのに対し、封着加熱工程を
経た場合は約10Vまで上昇し、2倍以上の電力を必要
とした。このフォーミング電圧の上昇により、多数個の
表面伝導型電子放出素子を同一配線上に配列した場合、
配列した表面伝導型電子放出素子の数が増す程、より大
電力が必要となりマルチ電子放出素子を用いた画像形成
装置の製造時に大きな問題となる。即ち、大電力が必要
になり同一配線上に配列する表面伝導電子放出素子の数
が電源性能限界に限定されてしまうことと、大電力が素
子基板に投入されて、ジュール熱による局部加熱が発生
し、基板の割れが発生するという問題である。
を導電性薄膜3で覆いきれていなかった表面伝導型電子
放出素子において、封着加熱工程を経ない場合はフォー
ミング電圧が約4Vであったのに対し、封着加熱工程を
経た場合は約10Vまで上昇し、2倍以上の電力を必要
とした。このフォーミング電圧の上昇により、多数個の
表面伝導型電子放出素子を同一配線上に配列した場合、
配列した表面伝導型電子放出素子の数が増す程、より大
電力が必要となりマルチ電子放出素子を用いた画像形成
装置の製造時に大きな問題となる。即ち、大電力が必要
になり同一配線上に配列する表面伝導電子放出素子の数
が電源性能限界に限定されてしまうことと、大電力が素
子基板に投入されて、ジュール熱による局部加熱が発生
し、基板の割れが発生するという問題である。
【0010】また、上記封着加熱工程による通電加熱処
理電圧の上昇を低減するために、封着加熱工程の加熱温
度の低温化や加熱時間の短縮化等の精密制御が行われる
が、生産性を考慮した場合、より簡易な対策が要求され
る。
理電圧の上昇を低減するために、封着加熱工程の加熱温
度の低温化や加熱時間の短縮化等の精密制御が行われる
が、生産性を考慮した場合、より簡易な対策が要求され
る。
【0011】本発明は、封着加熱工程においても高抵抗
化せず、低電圧で安定したフォーミングを可能とするこ
とにより、均一な輝度の表面伝導型電子放出素子を得ら
れるようにすると共に、低電流で明るく高品位な画像が
得られる画像形成装置を得ることを目的とする。
化せず、低電圧で安定したフォーミングを可能とするこ
とにより、均一な輝度の表面伝導型電子放出素子を得ら
れるようにすると共に、低電流で明るく高品位な画像が
得られる画像形成装置を得ることを目的とする。
【0012】
【課題を解決するための手段及び作用】請求項1〜4の
発明は、表面伝導型電子放出素子に関する発明で、基板
上の素子電極間に導電性薄膜を形成し通電処理して電子
放出部を形成する表面伝導型電子放出素子において、素
子電極間に、各電極と隔てて絶縁体からなる凸形段差体
を設けた点に特徴を有するものである。
発明は、表面伝導型電子放出素子に関する発明で、基板
上の素子電極間に導電性薄膜を形成し通電処理して電子
放出部を形成する表面伝導型電子放出素子において、素
子電極間に、各電極と隔てて絶縁体からなる凸形段差体
を設けた点に特徴を有するものである。
【0013】請求項5〜9の発明は、上記表面伝導型電
子放出素子の製造方法に関する発明で、基板上に素子電
極を形成する工程と、素子電極間に各電極と隔てて凸形
段差体を形成する工程と、素子電極間を連絡する導電性
薄膜を形成する工程と、導電性薄膜に電子放出部を形成
するフォーミング工程とを有する点に特徴を有するもの
ある。
子放出素子の製造方法に関する発明で、基板上に素子電
極を形成する工程と、素子電極間に各電極と隔てて凸形
段差体を形成する工程と、素子電極間を連絡する導電性
薄膜を形成する工程と、導電性薄膜に電子放出部を形成
するフォーミング工程とを有する点に特徴を有するもの
ある。
【0014】請求項9〜14の発明は、上記表面伝導型
電子放出素子を複数個備えた電子源の製造方法に関する
発明で、複数の表面伝導型電子放出素子を備えた電子源
の製法において、基板上に複数対の素子電極を形成する
工程と、各対の素子電極間に各電極と隔てて凸形段差体
を形成する工程と、各対の素子電極間を連絡する導電性
薄膜を形成する工程と、各導電性薄膜に電子放出部を形
成するフォーミング工程とを有する点に特徴を有するも
のである。
電子放出素子を複数個備えた電子源の製造方法に関する
発明で、複数の表面伝導型電子放出素子を備えた電子源
の製法において、基板上に複数対の素子電極を形成する
工程と、各対の素子電極間に各電極と隔てて凸形段差体
を形成する工程と、各対の素子電極間を連絡する導電性
薄膜を形成する工程と、各導電性薄膜に電子放出部を形
成するフォーミング工程とを有する点に特徴を有するも
のである。
【0015】請求項15〜20の発明は、上記製造方法
で得られる電子源に関する発明である。
で得られる電子源に関する発明である。
【0016】更に、請求項21〜24の発明は、上記電
子源を用いた画像形成装置に関する発明である。
子源を用いた画像形成装置に関する発明である。
【0017】上記のように、本発明は、新規な表面伝導
型電子放出素子、この表面伝導型電子放出素子を複数個
備えた新規な電子源、これを用いた新規な画像形成装置
及びこれらの製造方法に係るもので、各発明の構成及び
作用を以下に更に説明する。
型電子放出素子、この表面伝導型電子放出素子を複数個
備えた新規な電子源、これを用いた新規な画像形成装置
及びこれらの製造方法に係るもので、各発明の構成及び
作用を以下に更に説明する。
【0018】本発明の表面伝導型電子放出素子には平面
型と垂直型がある。まず、平面型の表面伝導型電子放出
素子の基本的な構成について説明する。
型と垂直型がある。まず、平面型の表面伝導型電子放出
素子の基本的な構成について説明する。
【0019】図1(a)、(b)は、平面型の表面伝導
型電子放出素子の基本的な構成を示す図である。
型電子放出素子の基本的な構成を示す図である。
【0020】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極、6は凸形段差体で
ある。
3は導電性薄膜、4と5は素子電極、6は凸形段差体で
ある。
【0021】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
【0022】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In2 O3 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In2 O3 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
【0023】素子電極間隔G、素子電極長さS、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
薄膜3の形状等は、応用される形態等によって設計され
る。
【0024】素子電極間隔Gは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極4,5間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極4,5間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。
【0025】素子電極長さSは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚dは、
数百オングストロームから数マイクロメートルである。
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚dは、
数百オングストロームから数マイクロメートルである。
【0026】凸形段差体6としては、SiO2 等の絶縁
体や、基板1自体をエッチングして形成したものが挙げ
られる。凸形段差体6の高さHは、百数十オングストロ
ームから数マイクロメートルの間であれば良く、500
オングストロームから3000オングストロームが実用
的で望ましい。また、凸形段差体6の幅Lと素子電極間
隔G、及び素子電極4,5と凸形段差体6との関係は、
L≦G、W≦1/5×Gであることが望ましい。
体や、基板1自体をエッチングして形成したものが挙げ
られる。凸形段差体6の高さHは、百数十オングストロ
ームから数マイクロメートルの間であれば良く、500
オングストロームから3000オングストロームが実用
的で望ましい。また、凸形段差体6の幅Lと素子電極間
隔G、及び素子電極4,5と凸形段差体6との関係は、
L≦G、W≦1/5×Gであることが望ましい。
【0027】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、凸形段差体6、導
電性薄膜3の順に積層されたものとなっているが、基板
1上に、導電性薄膜3、素子電極4,5、凸形段差体6
の順に積層したものとしてもよい。
子は、基板1上に、素子電極4,5、凸形段差体6、導
電性薄膜3の順に積層されたものとなっているが、基板
1上に、導電性薄膜3、素子電極4,5、凸形段差体6
の順に積層したものとしてもよい。
【0028】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数オングストロームから
数千オングストロームで、特に好ましくは10オングス
トロームから500オングストロームであり、その抵抗
値は、10の3乗から10の7乗オーム/□のシート抵
抗値である。
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数オングストロームから
数千オングストロームで、特に好ましくは10オングス
トロームから500オングストロームであり、その抵抗
値は、10の3乗から10の7乗オーム/□のシート抵
抗値である。
【0029】本発明における導電性薄膜3を構成する材
料としては、例えばPd、Pt、Ru、Ag、Au、T
i、In、Cu、Cr、Fe、Zn、Sn、Ta、W、
Pb等の金属、PdO、SnO2 、In2 O3 、Pb
O、Sb2 O3 等の酸化物、HfB2 、ZrB2 、La
B6 、CeB6 、YB4 、GdB4 等の硼化物、Ti
C、ZrC、HfC、TaC、SiC、WCなどの炭化
物、TiN、ZrN、HfN等の窒化物、Si、Ge等
の半導体、カーボン等が挙げられる。
料としては、例えばPd、Pt、Ru、Ag、Au、T
i、In、Cu、Cr、Fe、Zn、Sn、Ta、W、
Pb等の金属、PdO、SnO2 、In2 O3 、Pb
O、Sb2 O3 等の酸化物、HfB2 、ZrB2 、La
B6 、CeB6 、YB4 、GdB4 等の硼化物、Ti
C、ZrC、HfC、TaC、SiC、WCなどの炭化
物、TiN、ZrN、HfN等の窒化物、Si、Ge等
の半導体、カーボン等が挙げられる。
【0030】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは10オングストロームから200オングス
トロームである。
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは10オングストロームから200オングス
トロームである。
【0031】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
【0032】亀裂は、数オングストロームから数百オン
グストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性薄膜3を構成する材料
の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部2及びその近傍の導電性薄膜
3は炭素及び炭素化合物を有することもある。
グストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性薄膜3を構成する材料
の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部2及びその近傍の導電性薄膜
3は炭素及び炭素化合物を有することもある。
【0033】次に、垂直型の表面伝導型電子放出素子の
基本的な構成について説明する。
基本的な構成について説明する。
【0034】図2は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中21は段差形成部材
で、その他図1と同じ符号は同じ部材を示すものであ
る。
の基本的な構成を示す図で、図中21は段差形成部材
で、その他図1と同じ符号は同じ部材を示すものであ
る。
【0035】基板1、電子放出部2、導電性薄膜3、素
子電極4,5及び凸形段差体6は、前述した平面型の表
面伝導型電子放出素子と同様の材料で構成されたもので
ある。
子電極4,5及び凸形段差体6は、前述した平面型の表
面伝導型電子放出素子と同様の材料で構成されたもので
ある。
【0036】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔L(図1参照)に対応するもので、段差形
成部材21の作成法や素子電極4,5間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔L(図1参照)に対応するもので、段差形
成部材21の作成法や素子電極4,5間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。
【0037】導電性薄膜3は、通常、素子電極4,5及
び凸形段差体6の作成後に形成されるので、素子電極
4,5の上に積層されるが、導電性薄膜3の形成後に素
子電極4,5及び凸形段差体6を作成し、導電性薄膜3
の上に素子電極4,5及び凸形段差体6が積層されるよ
うにすることも可能である。また、平面型の表面伝導型
電子放出素子の説明においても述べたように、電子放出
部2の形成は、導電性薄膜3の膜厚、膜質、材料及び後
述するフォーミング条件等の製法に依存するので、その
位置及び形状は図2に示されるような位置及び形状に特
定されるものではない。
び凸形段差体6の作成後に形成されるので、素子電極
4,5の上に積層されるが、導電性薄膜3の形成後に素
子電極4,5及び凸形段差体6を作成し、導電性薄膜3
の上に素子電極4,5及び凸形段差体6が積層されるよ
うにすることも可能である。また、平面型の表面伝導型
電子放出素子の説明においても述べたように、電子放出
部2の形成は、導電性薄膜3の膜厚、膜質、材料及び後
述するフォーミング条件等の製法に依存するので、その
位置及び形状は図2に示されるような位置及び形状に特
定されるものではない。
【0038】尚、以下の説明は、上述の平面型の表面伝
導型電子放出素子と垂直型の表面伝導型電子放出素子の
内、平面型を例にして説明するが、平面型の表面伝導型
電子放出素子に代えて垂直型の表面伝導型電子放出素子
としてもよい。
導型電子放出素子と垂直型の表面伝導型電子放出素子の
内、平面型を例にして説明するが、平面型の表面伝導型
電子放出素子に代えて垂直型の表面伝導型電子放出素子
としてもよい。
【0039】本発明の表面伝導型電子放出素子の製法と
しては様々な方法が考えられるが、その一例を図3ない
し図6に基づいて説明する。尚、図3において図1と同
じ符号は同じ部材を示すものである。
しては様々な方法が考えられるが、その一例を図3ない
し図6に基づいて説明する。尚、図3において図1と同
じ符号は同じ部材を示すものである。
【0040】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
絶縁材料及び素子電極材料を堆積させた後、フォトリソ
グラフィー技術により基板1の面上に凸形段差体6及び
素子電極4,5を形成する(図3(a))。
り十分に洗浄した後、真空蒸着法、スパッタ法等により
絶縁材料及び素子電極材料を堆積させた後、フォトリソ
グラフィー技術により基板1の面上に凸形段差体6及び
素子電極4,5を形成する(図3(a))。
【0041】2)素子電極4,5を設けた基板1上に有
機金属溶液を分散塗布して放置することにより、素子電
極4と素子電極5間を連絡して有機金属薄膜を形成す
る。尚、有機金属溶液とは、前述の導電性薄膜3の構成
材料の金属を主元素とする有機化合物の溶液である。こ
の後、有機金属薄膜を加熱焼成処理し、リフトオフ、エ
ッチング等によりパターニングされた導電性薄膜3を形
成する(図3(b))。
機金属溶液を分散塗布して放置することにより、素子電
極4と素子電極5間を連絡して有機金属薄膜を形成す
る。尚、有機金属溶液とは、前述の導電性薄膜3の構成
材料の金属を主元素とする有機化合物の溶液である。こ
の後、有機金属薄膜を加熱焼成処理し、リフトオフ、エ
ッチング等によりパターニングされた導電性薄膜3を形
成する(図3(b))。
【0042】本発明においては、上記加熱焼成時に加熱
温度を所定の温度に制御することにより、導電性薄膜3
の構成材料が、酸化物と金属の2相混合状態か、あるい
は非化学量論組成を有する酸化物を有する状態にするこ
とが好ましい。これは再酸化又は再還元によって抵抗値
の調整を広範囲で行えるためである。
温度を所定の温度に制御することにより、導電性薄膜3
の構成材料が、酸化物と金属の2相混合状態か、あるい
は非化学量論組成を有する酸化物を有する状態にするこ
とが好ましい。これは再酸化又は再還元によって抵抗値
の調整を広範囲で行えるためである。
【0043】導電性薄膜3の形成方法としては、例え
ば、真空蒸着法、スパッタ法、化学的気相堆積法、ディ
ッピング法及びスピンナー法等によって有機金属膜を形
成することもできるが、ここでは特に、最も簡便な形成
方法である分散塗布法を用いている。
ば、真空蒸着法、スパッタ法、化学的気相堆積法、ディ
ッピング法及びスピンナー法等によって有機金属膜を形
成することもできるが、ここでは特に、最も簡便な形成
方法である分散塗布法を用いている。
【0044】有機金属溶液としては、酢酸ブチルやアル
コール等から成る有機溶媒に微粒子及び微粒子の分散を
促進する添加剤を加えたものを用いることができ、攪拌
等により微粒子の分散液を調整する。
コール等から成る有機溶媒に微粒子及び微粒子の分散を
促進する添加剤を加えたものを用いることができ、攪拌
等により微粒子の分散液を調整する。
【0045】また、微粒子を分散して形成させるのに化
学的な方法として有機金属化合物の溶媒を基板上に塗布
した後、熱分解によって半導体の金属酸化物や金属の微
粒子を形成する手法も用いることができる。一例として
は、カプリル酸スズ(C7 H15COO)2 Sn、ジイソ
アシロキシエトキシアンチモンC2 H5 O(C5 H
11O)2 Sbの熱分解によって、それぞれSnO2 、S
b2 O3 の微粒子を形成したり、有機パラジウム化合物
からPd微粒子を形成する例などを挙げることができ
る。
学的な方法として有機金属化合物の溶媒を基板上に塗布
した後、熱分解によって半導体の金属酸化物や金属の微
粒子を形成する手法も用いることができる。一例として
は、カプリル酸スズ(C7 H15COO)2 Sn、ジイソ
アシロキシエトキシアンチモンC2 H5 O(C5 H
11O)2 Sbの熱分解によって、それぞれSnO2 、S
b2 O3 の微粒子を形成したり、有機パラジウム化合物
からPd微粒子を形成する例などを挙げることができ
る。
【0046】尚、このようにして微粒子からなる導電性
薄膜3を形成する際、導電性薄膜3のシート抵抗は5×
10の3乗から1×10の7乗Ω/□となるようにする
のが好ましい。
薄膜3を形成する際、導電性薄膜3のシート抵抗は5×
10の3乗から1×10の7乗Ω/□となるようにする
のが好ましい。
【0047】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に不図示の電源より通電
すると、導電性薄膜3の部位に構造の変化した電子放出
部2が形成される(図3(c))。この通電処理により
導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部2である。
処理を施す。素子電極4,5間に不図示の電源より通電
すると、導電性薄膜3の部位に構造の変化した電子放出
部2が形成される(図3(c))。この通電処理により
導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部2である。
【0048】フォーミングの電圧波形の例を図4に示
す。
す。
【0049】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
【0050】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
ついて図4(a)で説明する。
【0051】図4(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔であり、例えば、T1を1マ
イクロ秒〜10ミリ秒、T2を10マイクロ秒〜100
ミリ秒とし、波高値(フォーミング時のピーク電圧)を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気下で、数秒から数十
分印加する。尚、印加する電圧波形は、図示される三角
波に限定されるものではなく、矩形波等の所望の波形を
用いることができる。
形のパルス幅とパルス間隔であり、例えば、T1を1マ
イクロ秒〜10ミリ秒、T2を10マイクロ秒〜100
ミリ秒とし、波高値(フォーミング時のピーク電圧)を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気下で、数秒から数十
分印加する。尚、印加する電圧波形は、図示される三角
波に限定されるものではなく、矩形波等の所望の波形を
用いることができる。
【0052】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
パルスを印加する場合について図4(b)で説明する。
【0053】図4(b)におけるT1及びT2は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
【0054】尚、パルス間隔T2中に、導電性薄膜3を
局所的に破壊、変形もしくは変質させない程度の電圧、
例えば0.1V程度の電圧で素子電流を測定して抵抗値
を求め、例えば1Mオーム以上の抵抗を示したときにフ
ォーミングを終了することが好ましい。
局所的に破壊、変形もしくは変質させない程度の電圧、
例えば0.1V程度の電圧で素子電流を測定して抵抗値
を求め、例えば1Mオーム以上の抵抗を示したときにフ
ォーミングを終了することが好ましい。
【0055】上記フォーミング工程からそれ以降の工程
は、図5に示されるような測定評価系内で行われるもの
である。この測定評価系について説明する。
は、図5に示されるような測定評価系内で行われるもの
である。この測定評価系について説明する。
【0056】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノード電極、53はアノード電極54に電圧を印加す
るための高圧電源、52は電子放出部2より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプ、57はガス導入口である。
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノード電極、53はアノード電極54に電圧を印加す
るための高圧電源、52は電子放出部2より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプ、57はガス導入口である。
【0057】表面伝導型電子放出素子及びアノード電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
【0058】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネルの組み立て段階において、表示パネル及
びその内部を真空装置55及びその内部として構成する
ことで、フォーミング工程及び後述するそれ以後の工程
における測定評価及び処理に応用されるものである。
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネルの組み立て段階において、表示パネル及
びその内部を真空装置55及びその内部として構成する
ことで、フォーミング工程及び後述するそれ以後の工程
における測定評価及び処理に応用されるものである。
【0059】4)本発明の表面伝導型電子放出素子の場
合、更に活性化工程を施すことが好ましい。
合、更に活性化工程を施すことが好ましい。
【0060】活性化工程とは、例えば10の−4乗〜1
0の−5乗torr程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部2に堆積させることで、素子電流、放出
電流の状態を著しく向上させることができる工程であ
る。この活性化工程は、例えば素子電流や放出電流を測
定しながら行って、例えば放出電流が飽和した時点で終
了するようにすれば効果的であるので好ましい。また、
活性化工程でのパルス波高値は、好ましくは駆動電圧の
波高値である。
0の−5乗torr程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部2に堆積させることで、素子電流、放出
電流の状態を著しく向上させることができる工程であ
る。この活性化工程は、例えば素子電流や放出電流を測
定しながら行って、例えば放出電流が飽和した時点で終
了するようにすれば効果的であるので好ましい。また、
活性化工程でのパルス波高値は、好ましくは駆動電圧の
波高値である。
【0061】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500オングストローム以下、より好ましくは3
00オングストローム以下である。
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500オングストローム以下、より好ましくは3
00オングストローム以下である。
【0062】5)このようにして作成した表面伝導型電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気下で動作駆動する、安定
化工程を施すことが好ましい。より好ましくは、この高
い真空度の真空雰囲気下で、80〜150℃の加熱の
後、動作駆動する。
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気下で動作駆動する、安定
化工程を施すことが好ましい。より好ましくは、この高
い真空度の真空雰囲気下で、80〜150℃の加熱の
後、動作駆動する。
【0063】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約10の−
6乗torr以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。
度より高い真空度の真空雰囲気とは、例えば約10の−
6乗torr以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。
【0064】即ち、表面伝導型電子放出素子を上記真空
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流If、放出電流Ieが安定する。
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流If、放出電流Ieが安定する。
【0065】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
出素子の基本特性を以下に説明する。
【0066】以下に述べる表面伝導型電子放出素子の基
本特性は、図5の測定評価系のアノード電極54の電圧
を1kV〜10kVとし、アノード電極54と表面伝導
型電子放出素子の距離Hを2〜8mmとして行った測定
に基づくものである。
本特性は、図5の測定評価系のアノード電極54の電圧
を1kV〜10kVとし、アノード電極54と表面伝導
型電子放出素子の距離Hを2〜8mmとして行った測定
に基づくものである。
【0067】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfとの関係の典型的な例を図6に示す。尚、
図6の(a)において、放出電流Ieは素子電流Ifに
比べて著しく小さいので、任意単位で示されている。
素子電圧Vfとの関係の典型的な例を図6に示す。尚、
図6の(a)において、放出電流Ieは素子電流Ifに
比べて著しく小さいので、任意単位で示されている。
【0068】図6の(a)から明らかなように、表面伝
導型電子放出素子は、放出電流Ieに対する次の3つの
特徴的特性を有する。
導型電子放出素子は、放出電流Ieに対する次の3つの
特徴的特性を有する。
【0069】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6の(a)中のVt
h)を超える素子電圧Vfを印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieが殆ど検出されない。即ち、放出電流Ieに対す
る明確なしきい値電圧Vthを持った非線形素子であ
る。
る電圧(しきい値電圧と呼ぶ:図6の(a)中のVt
h)を超える素子電圧Vfを印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieが殆ど検出されない。即ち、放出電流Ieに対す
る明確なしきい値電圧Vthを持った非線形素子であ
る。
【0070】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
【0071】第3に、アノード電極54(図5参照)に
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
【0072】放出電流Ieが素子電圧Vfに対してMI
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の(a)で示す特性
である。一方、図6の(b)で示すように、素子電流I
fは素子電圧Vfに対して電圧制御型負性抵抗特性(V
CNR特性と呼ぶ)を示す場合もある。いずれの特性を
示すかは、表面伝導型電子放出素子の製法及び測定時の
測定条件等に依存する。但し、素子電流Ifが素子電圧
Vfに対してVCNR特性を有する表面伝導型電子放出
素子でも、上記3つの特性上の特徴を有する。
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の(a)で示す特性
である。一方、図6の(b)で示すように、素子電流I
fは素子電圧Vfに対して電圧制御型負性抵抗特性(V
CNR特性と呼ぶ)を示す場合もある。いずれの特性を
示すかは、表面伝導型電子放出素子の製法及び測定時の
測定条件等に依存する。但し、素子電流Ifが素子電圧
Vfに対してVCNR特性を有する表面伝導型電子放出
素子でも、上記3つの特性上の特徴を有する。
【0073】このようにして作成した表面伝導型電子放
出素子の素子電極4,5間の断面を電界放射型走査電子
顕微鏡(FE−SEM)で観察すると、図1(b)に示
したように、素子電極4,5の端面は導電性薄膜3によ
って完全に覆われていることが判る。
出素子の素子電極4,5間の断面を電界放射型走査電子
顕微鏡(FE−SEM)で観察すると、図1(b)に示
したように、素子電極4,5の端面は導電性薄膜3によ
って完全に覆われていることが判る。
【0074】更に、このような表面伝導型電子放出素子
を真空容器内に収容し、上方にフェースプレートを設け
て焼成を行い、封着して電子源もしくは画像形成装置を
作成すると、焼成後も素子抵抗及びフォーミング電圧が
低減される。
を真空容器内に収容し、上方にフェースプレートを設け
て焼成を行い、封着して電子源もしくは画像形成装置を
作成すると、焼成後も素子抵抗及びフォーミング電圧が
低減される。
【0075】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
電子放出素子の配列について説明する。
【0076】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
【0077】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
【0078】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
【0079】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された本発明の
表面伝導型電子放出素子104の個数及び形状は用途に
応じて適宜設定されるものである。
ガラス板等であり、この基板1上に配列された本発明の
表面伝導型電子放出素子104の個数及び形状は用途に
応じて適宜設定されるものである。
【0080】m本のX方向配線102は、夫々外部端子
Dx1,Dx2,……,Dxmを有するもので、基板1
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
Dx1,Dx2,……,Dxmを有するもので、基板1
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
【0081】n本のY方向配線103は、夫々外部端子
Dy1,Dy2,……,Dynを有するもので、X方向
配線102と同様に作成される。
Dy1,Dy2,……,Dynを有するもので、X方向
配線102と同様に作成される。
【0082】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
【0083】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
【0084】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
【0085】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
【0086】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
【0087】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
【0088】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
【0089】図8において、1は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
111は基板1を固定したリアプレート、116はガラ
ス基板113の内面に蛍光膜114とメタルバック11
5等が形成されたフェースプレート、112は支持枠で
あり、リアプレート111、支持枠112及びフェース
プレート116にフリットガラス等を塗布し、大気中あ
るいは窒素中で、400〜500℃で10分以上焼成す
ることで封着して外囲器118を構成している。
明の表面伝導型電子放出素子を配置した電子源の基板、
111は基板1を固定したリアプレート、116はガラ
ス基板113の内面に蛍光膜114とメタルバック11
5等が形成されたフェースプレート、112は支持枠で
あり、リアプレート111、支持枠112及びフェース
プレート116にフリットガラス等を塗布し、大気中あ
るいは窒素中で、400〜500℃で10分以上焼成す
ることで封着して外囲器118を構成している。
【0090】図8において、2は図1における電子放出
部に相当する。102、103は、表面伝導型電子放出
素子104の一対の素子電極4,5と接続されたX方向
配線及びY方向配線で、夫々外部端子Dx1ないしDx
m,Dy1ないしDynを有している。
部に相当する。102、103は、表面伝導型電子放出
素子104の一対の素子電極4,5と接続されたX方向
配線及びY方向配線で、夫々外部端子Dx1ないしDx
m,Dy1ないしDynを有している。
【0091】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
【0092】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
【0093】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
【0094】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェースプレート11
6側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器118内で発生した負イオンの衝突による
ダメージからの蛍光体122の保護等である。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着等で堆積することで
作製できる。
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェースプレート11
6側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器118内で発生した負イオンの衝突による
ダメージからの蛍光体122の保護等である。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着等で堆積することで
作製できる。
【0095】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
【0096】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
【0097】外囲器118内は、不図示の排気管を通
じ、10の−7乗torr程度の真空度にされ、封止さ
れる。また、外囲器118の封止を行う直前あるいは封
止後に、ゲッター処理を行うこともある。これは、外囲
器118内の所定の位置に配置したゲッター(不図示)
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常Ba等が主成分であり、該蒸着膜の吸着作用により、
例えば1×10の−5乗ないしは1×10の−7乗to
rrの真空度を維持するためのものである。
じ、10の−7乗torr程度の真空度にされ、封止さ
れる。また、外囲器118の封止を行う直前あるいは封
止後に、ゲッター処理を行うこともある。これは、外囲
器118内の所定の位置に配置したゲッター(不図示)
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常Ba等が主成分であり、該蒸着膜の吸着作用により、
例えば1×10の−5乗ないしは1×10の−7乗to
rrの真空度を維持するためのものである。
【0098】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
118の封止直前又は封止後に行われるもので、その内
容は前述の通りである。
表面伝導型電子放出素子の各製造工程は、通常、外囲器
118の封止直前又は封止後に行われるもので、その内
容は前述の通りである。
【0099】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx及びVaは直流電圧源であ
る。
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx及びVaは直流電圧源であ
る。
【0100】図10に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn及び高圧端子Hvを介して外部の電気回路と
接続されている。この内、外部端子Dx1ないしDxm
には前記表示パネル201内に設けられている表面伝導
型電子放出素子、即ちm行n列の行列状にマトリクス配
置された表面伝導型電子放出素子群を1行(n素子ず
つ)順次駆動して行くための走査信号が印加される。
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn及び高圧端子Hvを介して外部の電気回路と
接続されている。この内、外部端子Dx1ないしDxm
には前記表示パネル201内に設けられている表面伝導
型電子放出素子、即ちm行n列の行列状にマトリクス配
置された表面伝導型電子放出素子群を1行(n素子ず
つ)順次駆動して行くための走査信号が印加される。
【0101】一方、端子Dy1ないし外部端子Dynに
は、前記走査信号により選択された1行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Hvには、直流電圧源
Vaより、例えば10kVの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。
は、前記走査信号により選択された1行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Hvには、直流電圧源
Vaより、例えば10kVの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。
【0102】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1ないしSmで模式的に示す)を
備えるもので、各スイッチング素子S1〜Smは、直流
電圧電源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
ング素子(図10中S1ないしSmで模式的に示す)を
備えるもので、各スイッチング素子S1〜Smは、直流
電圧電源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
【0103】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
【0104】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
【0105】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
【0106】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて作
動する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えてもよい。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて作
動する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えてもよい。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
【0107】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmryに従って
適宜Id1ないしIdnの内容を記憶する。記憶された
内容は、Id’1ないしId’nとして出力され、変調
信号発生器207に入力される。
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmryに従って
適宜Id1ないしIdnの内容を記憶する。記憶された
内容は、Id’1ないしId’nとして出力され、変調
信号発生器207に入力される。
【0108】変調信号発生器207は、前記画像データ
Id’1ないしId’nの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。
Id’1ないしId’nの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。
【0109】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
【0110】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
【0111】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
【0112】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
【0113】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
【0114】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
【0115】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
【0116】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
【0117】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dx
m及びDy1〜Dynから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Hvを通じて、メタルバック115
あるいは透明電極(不図示)に高電圧を印加して電子ビ
ームを加速し、加速した電子ビームを蛍光膜114に衝
突させることで生じる励起・発光によって、NTSC方
式のテレビ信号に応じてテレビジョン表示を行うことが
できるものである。
路を有する本発明の画像形成装置は、端子Dx1〜Dx
m及びDy1〜Dynから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Hvを通じて、メタルバック115
あるいは透明電極(不図示)に高電圧を印加して電子ビ
ームを加速し、加速した電子ビームを蛍光膜114に衝
突させることで生じる励起・発光によって、NTSC方
式のテレビ信号に応じてテレビジョン表示を行うことが
できるものである。
【0118】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
【0119】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
【0120】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
【0121】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
【0122】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。
【0123】図12は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
【0124】図12中302はグリッド電極、303は
電子が通過するための開口、D1〜Dmは各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1〜
Gnはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
電子が通過するための開口、D1〜Dmは各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1〜
Gnはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
【0125】尚、図12において図7と同じ符号は同じ
部材を示すものであり、図7に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
部材を示すものであり、図7に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
【0126】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
【0127】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
【0128】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
【0129】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
【0130】
【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。
る。
【0131】実施例1 本実施例で用いた表面伝導型電子放出素子の構成は、図
1(a),(b)に示されるものと同様である。
1(a),(b)に示されるものと同様である。
【0132】表面伝導型電子放出素子の製法は、基本的
には図3で説明した方法と同様である。以下、図1及び
図3を用いて、本実施例で用いた表面伝導型電子放出素
子の基本的な構成及び製造法を説明する。
には図3で説明した方法と同様である。以下、図1及び
図3を用いて、本実施例で用いた表面伝導型電子放出素
子の基本的な構成及び製造法を説明する。
【0133】図1において1は基板、4と5は素子電
極、6は凸形段差体、2は電子放出部、3は電子放出部
2を含む薄膜である。
極、6は凸形段差体、2は電子放出部、3は電子放出部
2を含む薄膜である。
【0134】以下、製造手順を図1及び図3に基づいて
説明する。
説明する。
【0135】工程−a 基板1として青板ガラスを用い、有機溶剤等により清浄
化した青板ガラス上に、通常一般的に用いられる真空蒸
着法、フォトリソグラフィー技術により、凸形段差体6
及び素子電極4,5を形成した。
化した青板ガラス上に、通常一般的に用いられる真空蒸
着法、フォトリソグラフィー技術により、凸形段差体6
及び素子電極4,5を形成した。
【0136】素子電極4,5の材料としては、導電性を
有するものであればどのようなものでも構わないが、本
実施例ではNiを用いた。また、凸形段差体6の材料と
しては、絶縁体であればどのようなものでも構わない
が、本実施例ではSiO2 膜をマスク蒸着して形成し
た。素子電極間隔Gは、実用的には0.5マイクロメー
トルから20マイクロメートルであることが望ましく、
本実施例では10マイクロメートルとした。更に、凸形
段差体6の素子電極間隔方向の長さLは8マイクロメー
トルとし、凸形段差体6と素子電極4,5との距離Wは
夫々1マイクロメートルとなるように配置した。即ち、
W≦1/5×Gを満たすように形成した。
有するものであればどのようなものでも構わないが、本
実施例ではNiを用いた。また、凸形段差体6の材料と
しては、絶縁体であればどのようなものでも構わない
が、本実施例ではSiO2 膜をマスク蒸着して形成し
た。素子電極間隔Gは、実用的には0.5マイクロメー
トルから20マイクロメートルであることが望ましく、
本実施例では10マイクロメートルとした。更に、凸形
段差体6の素子電極間隔方向の長さLは8マイクロメー
トルとし、凸形段差体6と素子電極4,5との距離Wは
夫々1マイクロメートルとなるように配置した。即ち、
W≦1/5×Gを満たすように形成した。
【0137】工程−b 次に、電子放出部2を形成するための導電性薄膜3を所
定の形状にパターニングするために、通常よく用いられ
る蒸着マスクを素子電極4,5上に配置し、膜厚200
0オングストロームのCr膜を真空蒸着により堆積、パ
ターニングし、その上にSnO2 微粒子1.0g、有機
溶媒(メチルエチルケトン:シクロヘキサン=3:1、
800cc)の各材料をガラスビーズと共にペイントシ
ェーカーで24時間攪拌して得られた有機金属溶液をス
ピンナーにより回転塗布し、250℃で10分間の加熱
焼成処理をした。尚、ここで述べる微粒子膜とは、前述
したように、複数の微粒子が集合した膜であり、その微
細構造として、微粒子が個々に分散配置した状態のみな
らず、微粒子が互いに隣接、あるいは、重なり合った状
態(島状も含む)の膜をさし、その粒径とは、この状態
で粒子形状が認識可能な微粒子ついての径をいう。
定の形状にパターニングするために、通常よく用いられ
る蒸着マスクを素子電極4,5上に配置し、膜厚200
0オングストロームのCr膜を真空蒸着により堆積、パ
ターニングし、その上にSnO2 微粒子1.0g、有機
溶媒(メチルエチルケトン:シクロヘキサン=3:1、
800cc)の各材料をガラスビーズと共にペイントシ
ェーカーで24時間攪拌して得られた有機金属溶液をス
ピンナーにより回転塗布し、250℃で10分間の加熱
焼成処理をした。尚、ここで述べる微粒子膜とは、前述
したように、複数の微粒子が集合した膜であり、その微
細構造として、微粒子が個々に分散配置した状態のみな
らず、微粒子が互いに隣接、あるいは、重なり合った状
態(島状も含む)の膜をさし、その粒径とは、この状態
で粒子形状が認識可能な微粒子ついての径をいう。
【0138】工程−c Cr膜及び焼成後の薄膜3を酸エッチャントによりエッ
チングして所望のパターンを形成した。
チングして所望のパターンを形成した。
【0139】以上の工程により、基板1上に素子電極
4,5、凸形段差体6及び導電性薄膜3等を形成した。
4,5、凸形段差体6及び導電性薄膜3等を形成した。
【0140】このようにして作成された表面伝導型電子
放出素子の素子電極間隔部分の断面をFE−SEMで観
察すると、図1(a)に示すように、素子電極4,5の
端面は導電性薄膜3で完全に覆われていた。
放出素子の素子電極間隔部分の断面をFE−SEMで観
察すると、図1(a)に示すように、素子電極4,5の
端面は導電性薄膜3で完全に覆われていた。
【0141】工程−d 上記工程を経た基板1を図5の測定評価系に設置し、上
部に不図示のフェースプレートを置き、封着加熱を行っ
た。その後、抵抗値を測定すると、2kΩであり、封着
加熱前の約1.2倍に留まっていた。更に、測定評価系
を真空ポンプにて排気して、2×10の−6乗torr
の真空度に達した後、素子電圧Vfを印加するための電
源51より素子電極4,5間に電圧を印加し、通電処理
(フォーミング処理)を施した。フォーミング処理の電
圧波形は図4(b)に示されるような波形とした。
部に不図示のフェースプレートを置き、封着加熱を行っ
た。その後、抵抗値を測定すると、2kΩであり、封着
加熱前の約1.2倍に留まっていた。更に、測定評価系
を真空ポンプにて排気して、2×10の−6乗torr
の真空度に達した後、素子電圧Vfを印加するための電
源51より素子電極4,5間に電圧を印加し、通電処理
(フォーミング処理)を施した。フォーミング処理の電
圧波形は図4(b)に示されるような波形とした。
【0142】図4(b)中、T1及びT2は電圧波形の
パルス幅とパルス間隔であり、本実施例ではT1を1ミ
リ秒、T2を10ミリ秒とし、三角波の波高値(フォー
ミング時のピーク電圧)は0.1Vステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、0.1Vの電圧でT2間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約1Mオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了したところ、フォーミング電圧VF
は9.0Vであり、封着加熱前の約1.1倍に留まっ
た。
パルス幅とパルス間隔であり、本実施例ではT1を1ミ
リ秒、T2を10ミリ秒とし、三角波の波高値(フォー
ミング時のピーク電圧)は0.1Vステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、0.1Vの電圧でT2間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約1Mオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了したところ、フォーミング電圧VF
は9.0Vであり、封着加熱前の約1.1倍に留まっ
た。
【0143】このフォーミング処理した表面伝導型電子
放出素子の断面をFE−SEMで観察すると、図1
(b)に示したように、電子放出部2は素子電極間隔の
中心付近に形成されていた。
放出素子の断面をFE−SEMで観察すると、図1
(b)に示したように、電子放出部2は素子電極間隔の
中心付近に形成されていた。
【0144】工程−e 続いて、フォーミング処理した表面伝導型電子放出素子
に、波高値が18Vの矩形波を印加して活性化処理をし
た。
に、波高値が18Vの矩形波を印加して活性化処理をし
た。
【0145】活性化処理は、図5の測定評価系内で、素
子電極4,5間に、素子電流If及び放出電流Ieを測
定しながら上記パルス電圧を印加することで行った。
尚、この時の図5の測定評価装置内の真空度は1.5×
10の−5乗torrであった。Ieが、約30分で最
大となったので、活性化処理を終了した。
子電極4,5間に、素子電流If及び放出電流Ieを測
定しながら上記パルス電圧を印加することで行った。
尚、この時の図5の測定評価装置内の真空度は1.5×
10の−5乗torrであった。Ieが、約30分で最
大となったので、活性化処理を終了した。
【0146】更に、この表面伝導型電子放出素子の上方
のフェースプレートにVa=1kVを掛けたところ、安
定して電子放出が得られた。このように素子電極間隔内
に絶縁体から成る凸形段差体6を設けることにより、封
着時の高抵抗化防止、及びばらつきなく安定してフォー
ミング処理を行うことができた。
のフェースプレートにVa=1kVを掛けたところ、安
定して電子放出が得られた。このように素子電極間隔内
に絶縁体から成る凸形段差体6を設けることにより、封
着時の高抵抗化防止、及びばらつきなく安定してフォー
ミング処理を行うことができた。
【0147】実施例2 本実施例で用いた表面伝導型電子放出素子の構成は、図
13(a),(b)に示されるものと同様である。
13(a),(b)に示されるものと同様である。
【0148】図13において1は基板、4と5は素子電
極、6は凸形段差体、2は電子放出部、3は電子放出部
2を含む薄膜である。
極、6は凸形段差体、2は電子放出部、3は電子放出部
2を含む薄膜である。
【0149】以下、実施例2の表面伝導型電子放出素子
の製造手順を説明する。
の製造手順を説明する。
【0150】工程−a 基板1として青板ガラスを用い、有機溶剤等により清浄
化した青板ガラス上に、通常一般的に用いられるフォト
リソグラフィー技術、エッチング技術により、凸形段差
体6を形成した。
化した青板ガラス上に、通常一般的に用いられるフォト
リソグラフィー技術、エッチング技術により、凸形段差
体6を形成した。
【0151】工程−b 次に、通常一般的に用いられる真空蒸着法、フォトリソ
グラフィー技術により素子電極4,5を形成した。素子
電極4,5は、Tiを50オングストローム蒸着した
後、Alを1000オングストローム蒸着した。素子電
極間隔Gは6マイクロメートル、凸形段差体6の長さL
は6マイクロメートル、凸形段差体6と素子電極4,5
との距離Wは夫々1マイクロメートルとなるように配置
した。即ち、W≦1/5×Gを満たすように形成した。
グラフィー技術により素子電極4,5を形成した。素子
電極4,5は、Tiを50オングストローム蒸着した
後、Alを1000オングストローム蒸着した。素子電
極間隔Gは6マイクロメートル、凸形段差体6の長さL
は6マイクロメートル、凸形段差体6と素子電極4,5
との距離Wは夫々1マイクロメートルとなるように配置
した。即ち、W≦1/5×Gを満たすように形成した。
【0152】工程−c 次に、微粒子材料をAu:SnO2 =2:1のモル比で
混合したことを除いて、実施例1と同様にして導電性薄
膜3を所定の形状に形成し、Cr膜及び焼成後の薄膜3
を酸エッチャントによりエッチングして所望のパターン
を形成した。
混合したことを除いて、実施例1と同様にして導電性薄
膜3を所定の形状に形成し、Cr膜及び焼成後の薄膜3
を酸エッチャントによりエッチングして所望のパターン
を形成した。
【0153】以上の工程により、基板1上に素子電極
4,5、凸形段差体6及び導電性薄膜3等を形成した。
4,5、凸形段差体6及び導電性薄膜3等を形成した。
【0154】このようにして作成された表面伝導型電子
放出素子の素子電極間隔部分の断面をFE−SEMで観
察すると、図13(a)に示すように、素子電極4,5
の端面は導電性薄膜3で完全に覆われていた。
放出素子の素子電極間隔部分の断面をFE−SEMで観
察すると、図13(a)に示すように、素子電極4,5
の端面は導電性薄膜3で完全に覆われていた。
【0155】工程−d 上記補正工程を経た基板1を図5の測定評価系に設置
し、上部に不図示のフェースプレートを置き、封着加熱
を行った。その後、抵抗値を測定すると、2kΩであ
り、封着加熱前の約1.2倍に留まっていた。更に、測
定評価系を真空ポンプにて排気して、2×10の−6乗
torrの真空度に達した後、素子電圧Vfを印加する
ための電源51より素子電極4,5間に電圧を印加し、
通電処理(フォーミング処理)を施した。フォーミング
処理の電圧波形は図4(b)に示されるような波形とし
た。
し、上部に不図示のフェースプレートを置き、封着加熱
を行った。その後、抵抗値を測定すると、2kΩであ
り、封着加熱前の約1.2倍に留まっていた。更に、測
定評価系を真空ポンプにて排気して、2×10の−6乗
torrの真空度に達した後、素子電圧Vfを印加する
ための電源51より素子電極4,5間に電圧を印加し、
通電処理(フォーミング処理)を施した。フォーミング
処理の電圧波形は図4(b)に示されるような波形とし
た。
【0156】図4(b)中、T1及びT2は電圧波形の
パルス幅とパルス間隔であり、本実施例ではT1を1ミ
リ秒、T2を10ミリ秒とし、三角波の波高値(フォー
ミング時のピーク電圧)は0.1Vステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、0.1Vの電圧でT2間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約1Mオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了したところ、フォーミング電圧VF
は9.0Vであり、封着加熱前の約1.1倍に留まっ
た。
パルス幅とパルス間隔であり、本実施例ではT1を1ミ
リ秒、T2を10ミリ秒とし、三角波の波高値(フォー
ミング時のピーク電圧)は0.1Vステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、0.1Vの電圧でT2間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約1Mオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了したところ、フォーミング電圧VF
は9.0Vであり、封着加熱前の約1.1倍に留まっ
た。
【0157】このフォーミング処理した表面伝導型電子
放出素子の断面をFE−SEMで観察すると、図13
(b)に示したように、電子放出部2は素子電極間隔の
中心付近に形成されていた。
放出素子の断面をFE−SEMで観察すると、図13
(b)に示したように、電子放出部2は素子電極間隔の
中心付近に形成されていた。
【0158】工程−e 続いて、フォーミング処理した表面伝導型電子放出素子
に、波高値が18Vの矩形波を印加して活性化処理をし
た。
に、波高値が18Vの矩形波を印加して活性化処理をし
た。
【0159】活性化処理は、図5の測定評価系内で、素
子電極4,5間に、素子電流If及び放出電流Ieを測
定しながら上記パルス電圧を印加することで行った。
尚、この時の図5の測定評価装置内の真空度は1.5×
10の−5乗torrであった。Ieが、約30分で最
大となったので、活性化処理を終了した。
子電極4,5間に、素子電流If及び放出電流Ieを測
定しながら上記パルス電圧を印加することで行った。
尚、この時の図5の測定評価装置内の真空度は1.5×
10の−5乗torrであった。Ieが、約30分で最
大となったので、活性化処理を終了した。
【0160】更に、この表面伝導型電子放出素子の上方
のフェースプレートにVa=1kVを掛けたところ、安
定して電子放出が得られた。このように素子電極間隔内
に絶縁体から成る凸形段差体6を設けることにより、実
施例1と同様の作用効果が得られた。
のフェースプレートにVa=1kVを掛けたところ、安
定して電子放出が得られた。このように素子電極間隔内
に絶縁体から成る凸形段差体6を設けることにより、実
施例1と同様の作用効果が得られた。
【0161】実施例3 図14は、本発明の表面伝導型電子放出素子を直線状に
複数配列した線電子放出素子を複数併設した、本実施例
における電子源の概略構成を示すものである。
複数配列した線電子放出素子を複数併設した、本実施例
における電子源の概略構成を示すものである。
【0162】図14において1は基板、4と5は素子電
極、3は導電性薄膜、7は配線電極であり、8はこれら
からなる電子源である。また、302は変調手段、30
3は開口である。
極、3は導電性薄膜、7は配線電極であり、8はこれら
からなる電子源である。また、302は変調手段、30
3は開口である。
【0163】本実施例における電子源は次のようにして
製造される。
製造される。
【0164】まず、実施例1と同様の方法で素子電極
4,5及び導電性薄膜3を線状に並べたものを複数形成
した。次に、この上に素子電極4,5を形成する場合と
同様にして配線電極7を形成して電子源8とした。更
に、通常のフォトリソ・プロセスを用いて、不図示の絶
縁体を介してグリッド電極からなる変調手段302を形
成した。
4,5及び導電性薄膜3を線状に並べたものを複数形成
した。次に、この上に素子電極4,5を形成する場合と
同様にして配線電極7を形成して電子源8とした。更
に、通常のフォトリソ・プロセスを用いて、不図示の絶
縁体を介してグリッド電極からなる変調手段302を形
成した。
【0165】これらを図5の測定評価装置内に収容し、
450℃で封着を行い、真空ポンプにて排気して、2×
10の−6乗torrの真空度に達した後封止し、抵抗
値を測定したところ、封着前は1ラインの合同抵抗が1
0Ωであったものが、13Ωと1.3倍に留まった。ま
た、素子電極4,5間に電圧を印加してフォーミング処
理したところ、7Vで安定にフォーミング処理され、封
着加熱前のフォーミング電圧の1.1倍であった。
450℃で封着を行い、真空ポンプにて排気して、2×
10の−6乗torrの真空度に達した後封止し、抵抗
値を測定したところ、封着前は1ラインの合同抵抗が1
0Ωであったものが、13Ωと1.3倍に留まった。ま
た、素子電極4,5間に電圧を印加してフォーミング処
理したところ、7Vで安定にフォーミング処理され、封
着加熱前のフォーミング電圧の1.1倍であった。
【0166】更に、素子電極4,5間に駆動電圧14V
を印加し、次に変調手段302に情報信号に応じた電圧
を印加した。即ち、0V以下で電子線をオフ制御でき、
+30V以上でオン制御できた。また、30〜0Vの間
で電子線の電子量を連続的に変化し得た。その結果、複
数の表面伝導型電子放出素子からなる線電子放出素子に
対し順次行うことにより、全情報信号に応じた電子線の
放出が得られた。
を印加し、次に変調手段302に情報信号に応じた電圧
を印加した。即ち、0V以下で電子線をオフ制御でき、
+30V以上でオン制御できた。また、30〜0Vの間
で電子線の電子量を連続的に変化し得た。その結果、複
数の表面伝導型電子放出素子からなる線電子放出素子に
対し順次行うことにより、全情報信号に応じた電子線の
放出が得られた。
【0167】本実施例の電子源は、各対の素子電極間隔
内に絶縁体よりなる凸形段差体を設け、凸形段差体と素
子電極4,5との距離Wと素子電極間隔Gとの間に0<
W≦1/5×Gという関係を持たせることにより、導電
性薄膜3の素子電極4,5へのカバレージを良くし、封
着加熱後の素子抵抗の増加を防止することができた。こ
のことから、各素子のフォーミング処理時に均一且つ低
電圧で安定にフォーミングでき、更に、各素子から放出
された電子線のばらつきが極めて小さく、均一な電子線
が得られるという効果があった。
内に絶縁体よりなる凸形段差体を設け、凸形段差体と素
子電極4,5との距離Wと素子電極間隔Gとの間に0<
W≦1/5×Gという関係を持たせることにより、導電
性薄膜3の素子電極4,5へのカバレージを良くし、封
着加熱後の素子抵抗の増加を防止することができた。こ
のことから、各素子のフォーミング処理時に均一且つ低
電圧で安定にフォーミングでき、更に、各素子から放出
された電子線のばらつきが極めて小さく、均一な電子線
が得られるという効果があった。
【0168】実施例4 図15は、本発明の表面伝導型電子放出素子を多数個並
べた電子源を有する本実施例における画像形成装置の概
略構成を示すものである。図15において、9は画像形
成板、122は画像形成部材であるところの蛍光体であ
り、電子が衝突することにより発光する。10は蛍光体
の輝点である。図14と同一符号は同一部材を示す。
べた電子源を有する本実施例における画像形成装置の概
略構成を示すものである。図15において、9は画像形
成板、122は画像形成部材であるところの蛍光体であ
り、電子が衝突することにより発光する。10は蛍光体
の輝点である。図14と同一符号は同一部材を示す。
【0169】本画像形成装置は配線電極7の間に表面伝
導型電子放出素子を複数並べた電子源8とグリッド電極
からなる変調手段302でXYマトリックス駆動を行
い、画像形成板9上の蛍光体122に電子を衝突させる
ことにより、画像形成を行う装置である。
導型電子放出素子を複数並べた電子源8とグリッド電極
からなる変調手段302でXYマトリックス駆動を行
い、画像形成板9上の蛍光体122に電子を衝突させる
ことにより、画像形成を行う装置である。
【0170】本実施例の画像形成装置では、まず、実施
例3と同様にして電子源を作成し、図5の測定評価装置
内に収容し、450℃で封着を行い、真空ポンプにて排
気して、2×10の−6乗torrの真空度に達した後
封止し、抵抗値を測定したところ、実施例3と同様に封
着前の1.2〜1.5倍程度であった。また、素子電極
4,5間に電圧を印加してフォーミング処理したとこ
ろ、7Vで安定にフォーミング処理された。
例3と同様にして電子源を作成し、図5の測定評価装置
内に収容し、450℃で封着を行い、真空ポンプにて排
気して、2×10の−6乗torrの真空度に達した後
封止し、抵抗値を測定したところ、実施例3と同様に封
着前の1.2〜1.5倍程度であった。また、素子電極
4,5間に電圧を印加してフォーミング処理したとこ
ろ、7Vで安定にフォーミング処理された。
【0171】次に、この電子源の鉛直上に蛍光体122
を有する画像形成板9を設置し、5kVの電圧を印加し
たところ、画像形成体9の輝点10は一の表面伝導型電
子放出素子内で均一な輝度を示したのみならず、並列に
並べた複数の素子間でもばらつきのない輝度が得られ
た。
を有する画像形成板9を設置し、5kVの電圧を印加し
たところ、画像形成体9の輝点10は一の表面伝導型電
子放出素子内で均一な輝度を示したのみならず、並列に
並べた複数の素子間でもばらつきのない輝度が得られ
た。
【0172】以上のように本発明の表面伝導型電子放出
素子を複数個配置した電子源を用いた画像形成装置は、
封着加熱後の素子抵抗の高抵抗比を防止することがで
き、各素子のフォーミング処理時に均一且つ低電圧で安
定にフォーミングできた。更に、画像形成板9上の輝点
10も輝度のばらつきが小さく、より均一な輝度の画像
を得ることができた。
素子を複数個配置した電子源を用いた画像形成装置は、
封着加熱後の素子抵抗の高抵抗比を防止することがで
き、各素子のフォーミング処理時に均一且つ低電圧で安
定にフォーミングできた。更に、画像形成板9上の輝点
10も輝度のばらつきが小さく、より均一な輝度の画像
を得ることができた。
【0173】実施例5 図16は、前述の表面伝導型電子放出素子を電子源とし
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。
【0174】図中16100はディスプレイパネル、1
6101はディスプレイパネルの駆動回路、16102
はディスプレイコントローラ、16103はマルチプレ
クサ、16104はデコーダ、16105は入出力イン
ターフェース回路、16106はCPU、16107は
画像生成回路、16108及び16109及び1611
0は画像メモリーインターフェース回路、16111は
画像入力インターフェース回路、16112及び161
13はTV信号受信回路、16114は入力部である。
6101はディスプレイパネルの駆動回路、16102
はディスプレイコントローラ、16103はマルチプレ
クサ、16104はデコーダ、16105は入出力イン
ターフェース回路、16106はCPU、16107は
画像生成回路、16108及び16109及び1611
0は画像メモリーインターフェース回路、16111は
画像入力インターフェース回路、16112及び161
13はTV信号受信回路、16114は入力部である。
【0175】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
【0176】以下、画像信号の流れに沿って各部の機能
を説明する。
を説明する。
【0177】まず、TV信号受信回路16113は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるTV信号を受信するための回路である。
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるTV信号を受信するための回路である。
【0178】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
【0179】TV信号受信回路16113で受信された
TV信号は、デコーダ16104に出力される。
TV信号は、デコーダ16104に出力される。
【0180】TV信号受信回路16112は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるTV信号を受信するための回路である。前
記TV信号受信回路16113と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ16104に出力され
る。
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるTV信号を受信するための回路である。前
記TV信号受信回路16113と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ16104に出力され
る。
【0181】画像入力インターフェース回路16111
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ16104に
出力される。
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ16104に
出力される。
【0182】画像メモリーインターフェース回路161
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ16104に出力され
る。
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ16104に出力され
る。
【0183】画像メモリーインターフェース回路161
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
16104に出力される。
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
16104に出力される。
【0184】画像メモリーインターフェース回路161
08は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ16104に入
力される。
08は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ16104に入
力される。
【0185】入出力インターフェース回路16105
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によっては
本画像形成装置の備えるCPU16106と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によっては
本画像形成装置の備えるCPU16106と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。
【0186】画像生成回路16107は、前記入出力イ
ンターフェース回路16105を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはCPU1
6106より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。
ンターフェース回路16105を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはCPU1
6106より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。
【0187】本回路により生成された表示用画像データ
は、デコーダ16104に出力されるが、場合によって
は前記入出力インターフェース回路16105を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。
は、デコーダ16104に出力されるが、場合によって
は前記入出力インターフェース回路16105を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。
【0188】CPU16106は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。
【0189】例えば、マルチプレクサ16103に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
16102に対して制御信号を発生し、画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)や一画面の走査線の数など表示装置の動作を適宜
制御する。また、前記画像生成回路16107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路16105を介して
外部のコンピュータやメモリーをアクセスして画像デー
タや文字・図形情報を入力する。
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
16102に対して制御信号を発生し、画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)や一画面の走査線の数など表示装置の動作を適宜
制御する。また、前記画像生成回路16107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路16105を介して
外部のコンピュータやメモリーをアクセスして画像デー
タや文字・図形情報を入力する。
【0190】尚、CPU16106は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路161
05を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路161
05を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。
【0191】入力部16114は、前記CPU1610
6に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。
6に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。
【0192】デコーダ16104は、前記16107な
いし16113より入力される種々の画像信号を3原色
信号、又は輝度信号とI信号、Q信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
16104は内部に画像メモリーを備えるのが望まし
い。これは、例えばMUSE方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。
いし16113より入力される種々の画像信号を3原色
信号、又は輝度信号とI信号、Q信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
16104は内部に画像メモリーを備えるのが望まし
い。これは、例えばMUSE方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。
【0193】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1610
7及びCPU16106と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。
表示が容易になる。あるいは前記画像生成回路1610
7及びCPU16106と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。
【0194】マルチプレクサ16103は、前記CPU
16106より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ16
103はデコーダ16104から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
16101に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
16106より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ16
103はデコーダ16104から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
16101に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
【0195】ディスプレイパネルコントローラ1610
2は、前記CPU16106より入力される制御信号に
基づき、駆動回路16101の動作を制御するための回
路である。
2は、前記CPU16106より入力される制御信号に
基づき、駆動回路16101の動作を制御するための回
路である。
【0196】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路16101に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)を制御するための信号を駆動回路16101
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路16101に対して
出力する場合もある。
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路16101に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)を制御するための信号を駆動回路16101
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路16101に対して
出力する場合もある。
【0197】駆動回路16101は、ディスプレイパネ
ル16100に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ16103から入力される
画像信号と、前記ディスプレイパネルコントローラ16
102より入力される制御信号に基づいて動作するもの
である。
ル16100に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ16103から入力される
画像信号と、前記ディスプレイパネルコントローラ16
102より入力される制御信号に基づいて動作するもの
である。
【0198】以上、各部の機能を説明したが、図16に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル16100に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
16104におて逆変換された後、マルチプレクサ16
103において適宜選択され、駆動回路16101に入
力される。一方、デイスプレイコントローラ16102
は、表示する画像信号に応じて駆動回路16101の動
作を制御するための制御信号を発生する。駆動回路16
101は、上記画像信号と制御信号に基づいてディスプ
レイパネル16100に駆動信号を印加する。これによ
り、ディスプレイパネル16100において画像が表示
される。これらの一連の動作は、CPU16106によ
り統括的に制御される。
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル16100に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
16104におて逆変換された後、マルチプレクサ16
103において適宜選択され、駆動回路16101に入
力される。一方、デイスプレイコントローラ16102
は、表示する画像信号に応じて駆動回路16101の動
作を制御するための制御信号を発生する。駆動回路16
101は、上記画像信号と制御信号に基づいてディスプ
レイパネル16100に駆動信号を印加する。これによ
り、ディスプレイパネル16100において画像が表示
される。これらの一連の動作は、CPU16106によ
り統括的に制御される。
【0199】本画像形成装置においては、前記デコーダ
16104に内蔵する画像メモリや、画像生成回路16
107及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。
16104に内蔵する画像メモリや、画像生成回路16
107及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。
【0200】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
【0201】尚、図16は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。
【0202】例えば図16の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。
【0203】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。
【0204】
【発明の効果】以上説明したように、本発明によれば、
素子電極端面の導電性薄膜によるカバレージが良くな
り、封着加熱後も高抵抗化することなく、均一かつ低電
圧でフォーミング処理することができる表面伝導型電子
放出素子が歩留り良く得られるものである。また、本発
明の電子源はばらつきがなく均一な輝点を得ることがで
き、この電子源を用いると、より均一な明るさの画像を
有する表示装置等の画像形成装置が得られるものであ
る。
素子電極端面の導電性薄膜によるカバレージが良くな
り、封着加熱後も高抵抗化することなく、均一かつ低電
圧でフォーミング処理することができる表面伝導型電子
放出素子が歩留り良く得られるものである。また、本発
明の電子源はばらつきがなく均一な輝点を得ることがで
き、この電子源を用いると、より均一な明るさの画像を
有する表示装置等の画像形成装置が得られるものであ
る。
【図1】本発明の平面型表面伝導型電子放出素子を示す
概略的構成図である。
概略的構成図である。
【図2】本発明の垂直型表面伝導型電子放出素子を示す
概略的構成図である。
概略的構成図である。
【図3】本発明の表面伝導型電子放出素子の製造方法を
示す図である。
示す図である。
【図4】フォーミング波形の例を示す図である。
【図5】本発明の表面伝導型電子放出素子の測定評価系
の一例を示す概略的構成図である。
の一例を示す概略的構成図である。
【図6】本発明の表面伝導型電子放出素子の放出電流−
素子電圧特性(I−V特性)を示す図である。
素子電圧特性(I−V特性)を示す図である。
【図7】単純マトリクス配置の本発明の電子源の概略的
構成図である。
構成図である。
【図8】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図である
画像形成装置に用いる表示パネルの概略的構成図である
【図9】図8の表示パネルにおける蛍光膜を示す図であ
る。
る。
【図10】図8の表示パネルを駆動する駆動回路の一例
を示す図である。
を示す図である。
【図11】梯型配置の電子源の概略的平面図である。
【図12】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。
装置に用いる表示パネルの概略的構成図である。
【図13】実施例2における表面伝導型電子放出素子を
示す概略構成図である。
示す概略構成図である。
【図14】実施例3における電子源を示す概略構成図で
ある。
ある。
【図15】実施例4における画像形成装置を示す概略構
成図である。
成図である。
【図16】実施例5における画像形成装置を示すブロッ
ク図である。
ク図である。
【図17】従来の表面伝導型電子放出素子を示す概略構
成図である。
成図である。
1 基体 2 電子放出部 3 薄膜 4,5 素子電極 6 凸形段差体 7 配線電極 8 電子源 9 画像形成板 10 輝点 21 段差形成部材 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 57 ガス導入管 102 X方向配線(下配線) 103 Y方向配線(上配線) 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 16100 ディスプレイパネル 16101 駆動回路 16102 ディスプレイコントローラ 16103 マルチプレクサ 16104 デコーダ 16105 入出力インターフェース回路 16106 CPU 16107 画像生成回路 16108 画像メモリーインターフェース回路 16109 画像メモリーインターフェース回路 16110 画像メモリーインターフェース回路 16111 画像入力インターフェース回路 16112 TV信号受信回路 16113 TV信号受信回路 16114 入力部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三道 和宏 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 河手 信一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 野村 一郎 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 武田 俊彦 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
Claims (24)
- 【請求項1】 基板上の素子電極間に導電性薄膜を形成
し通電処理して電子放出部を形成する表面伝導型電子放
出素子において、 素子電極間に、各電極と隔てて絶縁体からなる凸形段差
体を設けたことを特徴とする表面伝導型電子放出素子。 - 【請求項2】 各素子電極と凸形段差体との間隔Wと、
素子電極間隔Gとの関係がW≦1/5×Gであることを
特徴とする請求項1の表面伝導型電子放出素子。 - 【請求項3】 素子電極が同一面上に形成された平面型
であることを特徴とする請求項1又は2の表面伝導型電
子放出素子。 - 【請求項4】 素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に電子放出部を含む導電性薄膜が形
成された垂直型であることを特徴とする請求項1又は2
の表面伝導型電子放出素子。 - 【請求項5】 基板上に素子電極を形成する工程と、 素子電極間に各電極と隔てて凸形段差体を形成する工程
と、 素子電極間を連絡する導電性薄膜を形成する工程と、 導電性薄膜に電子放出部を形成するフォーミング工程と
を有することを特徴とする表面伝導型電子放出素子の製
造方法。 - 【請求項6】 導電性薄膜を形成する工程が、分散塗布
法により行われることを特徴とする請求項5の表面伝導
型電子放出素子の製造方法。 - 【請求項7】 フォーミング工程の後に、フォーミング
工程より高い真空度下で表面伝導型電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
5又は6の表面伝導型電子放出素子の製造方法。 - 【請求項8】 フォーミング工程の後に、有機物質の存
在下で表面伝導型電子放出素子に電圧を印加する活性化
工程を有することを特徴とする請求項5又は6の表面伝
導型電子放出素子の製造方法。 - 【請求項9】 活性化工程の後に、フォーミング工程及
び活性化工程より高い真空度下で表面伝導型電子放出素
子に電圧を印加する安定化工程を有することを特徴とす
る請求項8の表面伝導型電子放出素子の製造方法。 - 【請求項10】 複数の表面伝導型電子放出素子を備え
た電子源の製法において、 基板上に複数対の素子電極を形成する工程と、 各対の素子電極間に各電極と隔てて凸形段差体を形成す
る工程と、 各対の素子電極間を連絡する導電性薄膜を形成する工程
と、 各導電性薄膜に電子放出部を形成するフォーミング工程
とを有することを特徴とする電子源の製造方法。 - 【請求項11】 導電性薄膜を形成する工程が、分散塗
布法により行われることを特徴とする請求項10の電子
源の製造方法。 - 【請求項12】 フォーミング工程の後に、フォーミン
グ工程より高い真空度下で表面伝導型電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項10又は11の電子源の製造方法。 - 【請求項13】 フォーミング工程の後に、有機物質の
存在下で各表面伝導型電子放出素子に電圧を印加する活
性化工程を有することを特徴とする請求項10又は11
の電子源の製造方法。 - 【請求項14】 活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で各表面伝導型電子放
出素子に電圧を印加する安定化工程を有することを特徴
とする請求項13の電子源の製造方法。 - 【請求項15】 請求項10ないし14いずれかの方法
で製造されたことを特徴とする電子源。 - 【請求項16】 複数の表面伝導型電子放出素子と、各
表面伝導型電子放出素子から放出される電子線を情報信
号に応じて変調する変調手段とを有することを特徴とす
る請求項15の電子源。 - 【請求項17】 表面伝導型電子放出素子が、その素子
電極が同一面上に形成された平面型であることを特徴と
する請求項15又は16の電子源。 - 【請求項18】 表面伝導型電子放出素子が、その素子
電極が絶縁層を介して上下に位置し、該絶縁層の側面に
電子放出部を含む導電性薄膜が形成された垂直型である
ことを特徴とする請求項15又は16の電子源。 - 【請求項19】 複数の表面伝導型電子放出素子を配列
した素子列を少なくとも1列以上有し、各表面伝導型電
子放出素子を駆動するための配線がマトリクス配置され
ていることを特徴とする請求項15ないし18いずれか
の電子源。 - 【請求項20】 複数の表面伝導型電子放出素子を配列
した素子列を少なくとも1列以上有し、各表面伝導型電
子放出素子を駆動するための配線がはしご状配置されて
いることを特徴とする請求項15ないし18いずれかの
電子源。 - 【請求項21】 請求項15ないし20いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。 - 【請求項22】 請求項15ないし20いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。 - 【請求項23】 請求項15ないし20いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。 - 【請求項24】 請求項15ないし20いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15408095A JPH08329829A (ja) | 1995-05-30 | 1995-05-30 | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15408095A JPH08329829A (ja) | 1995-05-30 | 1995-05-30 | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08329829A true JPH08329829A (ja) | 1996-12-13 |
Family
ID=15576462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15408095A Pending JPH08329829A (ja) | 1995-05-30 | 1995-05-30 | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08329829A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088205A (ja) * | 2005-09-22 | 2007-04-05 | Tokyo Univ Of Agriculture & Technology | 金属材料層の製造方法及び電子デバイスの製造方法 |
KR100791327B1 (ko) * | 2005-04-15 | 2008-01-03 | 삼성전자주식회사 | 게이트 조절 전자 방출 소자 어레이 패널, 이를 구비하는액티브 매트릭스 디스플레이 및 이의 제조 방법 |
-
1995
- 1995-05-30 JP JP15408095A patent/JPH08329829A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100791327B1 (ko) * | 2005-04-15 | 2008-01-03 | 삼성전자주식회사 | 게이트 조절 전자 방출 소자 어레이 패널, 이를 구비하는액티브 매트릭스 디스플레이 및 이의 제조 방법 |
JP2007088205A (ja) * | 2005-09-22 | 2007-04-05 | Tokyo Univ Of Agriculture & Technology | 金属材料層の製造方法及び電子デバイスの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6348761B1 (en) | Electron beam apparatus and image-forming apparatus | |
JPH0896700A (ja) | 電子源、それを用いた画像形成装置及びこれらの製法 | |
JPH08180801A (ja) | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
JP2909702B2 (ja) | 電子放出素子、電子源、画像形成装置及びこれらの製造方法 | |
JP2932240B2 (ja) | 電子源及びそれを用いた画像形成装置と、それらの製造方法 | |
JPH08162002A (ja) | 表面伝導型電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JPH08329829A (ja) | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
JP2961499B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2923841B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2961500B2 (ja) | 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法 | |
JP3320245B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
JP2866312B2 (ja) | 電子源及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2872591B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JP2961494B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置の製造方法 | |
JP2946181B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
JP2976175B2 (ja) | 電子放出素子、電子源及びこれらの製造方法と、該電子源を用いた画像形成装置 | |
JP2946178B2 (ja) | 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法 | |
JP2850104B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
JPH08162015A (ja) | 表面伝導型電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
JPH0927273A (ja) | 電子放出素子、電子源、及びこれを用いた画像形成装置とそれらの製造方法 | |
JPH0831306A (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JPH0831316A (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 | |
JPH08329827A (ja) | 電子放出素子、それを用いた電子源、画像形成装置 | |
JPH08329828A (ja) | 電子放出素子、それを用いた電子源、画像形成装置 | |
JPH08162011A (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 |