JP2006278817A - 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 - Google Patents
積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006278817A JP2006278817A JP2005096988A JP2005096988A JP2006278817A JP 2006278817 A JP2006278817 A JP 2006278817A JP 2005096988 A JP2005096988 A JP 2005096988A JP 2005096988 A JP2005096988 A JP 2005096988A JP 2006278817 A JP2006278817 A JP 2006278817A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- type
- underfill
- chips
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 67
- 230000002093 peripheral effect Effects 0.000 claims abstract description 81
- 230000015572 biosynthetic process Effects 0.000 claims description 124
- 238000010030 laminating Methods 0.000 claims description 47
- 239000000945 filler Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 27
- 239000007787 solid Substances 0.000 claims 3
- 238000003475 lamination Methods 0.000 abstract description 23
- 235000012431 wafers Nutrition 0.000 description 95
- 229920005989 resin Polymers 0.000 description 81
- 239000011347 resin Substances 0.000 description 81
- 239000007788 liquid Substances 0.000 description 55
- 238000007789 sealing Methods 0.000 description 49
- 229920001187 thermosetting polymer Polymers 0.000 description 44
- 230000007547 defect Effects 0.000 description 31
- 230000000694 effects Effects 0.000 description 24
- 238000001723 curing Methods 0.000 description 22
- 239000011159 matrix material Substances 0.000 description 21
- 239000003822 epoxy resin Substances 0.000 description 20
- 229920000647 polyepoxide Polymers 0.000 description 20
- 230000001747 exhibiting effect Effects 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 229910007637 SnAg Inorganic materials 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229920001169 thermoplastic Polymers 0.000 description 8
- 239000004416 thermosoftening plastic Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000001029 thermal curing Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 ウェハ20の回路形成領域14と同一の平面寸法D2を有するチップ8を該回路形成領域14に積層する。その後、該回路形成領域14の周囲領域2上に第1のアンダーフィル4を供給し、毛細管現象で、回路形成領域14とチップ8との間隙に該アンダーフィル4を注入する。その後、該アンダーフィル4を硬化する。更に、ウェハ20をダイシングして、回路形成領域14を含むチップ1と、チップ8と、該アンダーフィルとを含むチップブロック100を形成する。よって、このチップブロック100が、後の積層工程における積層の対象となっても、硬化された該アンダーフィル4がチップ1とチップ8との間隙に介在しているので、チップ1とチップ8との間のバンプ3に印加される応力が低減される。
【選択図】 図2
Description
第1実施形態は、異なる寸法の複数のチップを積層した積層構造体の製造方法を提供するものである。寸法の異なる2つのタイプのチップをそれぞれ3つ使用し、トータルで6段の積層構造体を形成する。更に、2つのタイプのチップは、各々、対応する位置に貫通電極を有する。
図1乃至図6は、本発明の第1の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第1の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第1の実施形態によれば、ウエハの2次元マトリックス配列された複数の回路形成領域上に、この回路形成領域と同じ寸法の複数の第2タイプのチップを積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、第2タイプのチップの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第2タイプのチップとの間隙を、第2タイプのチップの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる複数の2チップサブブロックを形成する。即ち、全ての完成された2チップサブブロックは、第1タイプのチップと、第2タイプのチップと、該両チップ間の間隙に介在する硬化された第1タイプのアンダーフィルとから構成される。
前述の例では、6チップブロックからなる積層構造体を形成した後、当該積層構造体を支持基板に搭載したが、本発明は、必ずしもこの例に限るものではない。積層工程における加重や加熱が印加される回数が全ての段のチップで完全に均一とするため、第1タイプのチップ1と第2タイプのチップ8と、該両チップ間に介在する第1タイプのアンダーフィル4とからなる2チップサブブロックを4つ形成し、第2タイプのアンダーフィル6を介して該2チップサブブロック同士を更に積層して、4チップサブブロックを2つ形成し、更に、第2タイプのアンダーフィル6を介して4チップサブブロック同士を積層して、8チップブロックからなる積層構造体を形成した後、最後に、第2タイプのアンダーフィル6を介して当該積層構造体を支持基板に搭載してもよい。
更に、ウエハ20の回路形成領域14の回路形成面と第2タイプのチップ8の回路形成面とが互いに向き合うように、ウエハ20と第2タイプのチップ8とを積層し、その後直ちに、ウエハ20の回路形成領域14と第2タイプのチップ8との間隙を、前述の方法で第1タイプのアンダーフィル4により充填する。そうすることで、その後の工程において、常に、回路形成領域14の回路形成面と第2タイプのチップ8の回路形成面とが、第1タイプのアンダーフィル4により保護された状態となるので好ましい。
第2実施形態は、異なる寸法の複数のチップを積層した積層構造体の製造方法を提供するものである。寸法の異なる2つのタイプのチップをそれぞれ3つ使用し、トータルで6段の積層構造体を形成する。更に、2つのタイプのチップは、各々、対応する位置に貫通電極を有する。
図7乃至図10は、本発明の第2の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第2の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第2の実施形態によれば、寸法の異なる2タイプのチップを積層し、複数の2チップサブブロックを形成した後であって、他の工程の前に、複数の2チップサブブロックの各々において、前述の第1タイプのチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、2チップサブブロックの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、第1タイプのチップと第2タイプのチップとの間隙を、2チップサブブロックの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。
前述の例では、6チップブロックからなる積層構造体を形成した後、当該積層構造体を支持基板に搭載したが、本発明は、必ずしもこの例に限るものではない。積層工程における加重や加熱が印加される回数が全ての段のチップで完全に均一とするため、第1タイプのチップ1と第2タイプのチップ8と、該両チップ間に介在する第1タイプのアンダーフィル4とからなる2チップサブブロックを4つ形成し、第2タイプのアンダーフィル6を介して該2チップサブブロック同士を更に積層して、4チップサブブロックを2つ形成し、更に、第2タイプのアンダーフィル6を介して4チップサブブロック同士を積層して、8チップブロックからなる積層構造体を形成した後、最後に、第2タイプのアンダーフィル6を介して当該積層構造体を支持基板に搭載してもよい。
更に、第1タイプのチップ1の回路形成面と第2タイプのチップ8の回路形成面とが互いに向き合うように、第1タイプのチップ1と第2タイプのチップ8とを積層し、その後直ちに、第1タイプのチップ1と第2タイプのチップ8との間隙を、前述の方法で第1タイプのアンダーフィル4により充填する。そうすることで、その後の工程において、常に、第1タイプのチップ1の回路形成面と第2タイプのチップ8の回路形成面とが、第1タイプのアンダーフィル4により保護された状態となるので好ましい。
前述の第1の実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を1段積層した。しかし、本実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を多段積層する。以下図面を参照して詳細に説明する。
図14乃至図18は、本発明の第3の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第3の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第3の実施形態によれば、ウエハの2次元マトリックス配列された複数の回路形成領域の各々の上に、この回路形成領域と同じ寸法の複数の第2タイプのチップを多段積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、多段積層された第2タイプのチップの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙を、第2タイプのチップの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる5チップブロックを形成する。即ち、全ての完成された5チップブロックは、第1タイプのチップと、第2タイプのチップと、第1タイプのチップの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙に介在する硬化された第1タイプのアンダーフィルとから構成される。その後、5チップブロックからなる積層構造体を、第2タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
前述の第2の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
図17乃至図19は、本発明の第4の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第4の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第4の実施形態によれば、1つの第1タイプのチップ1上に、4つの第2タイプのチップ8―1、8−2、8−3、8−4を順次積層し、1つの5チップブロック200を形成する。前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8―1、8−2、8−3、8−4の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙を、5チップブロック200の中心まで、同時に侵入する。結果、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙は、同時に、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。その後、前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。
前述の第1の実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を1段積層した。しかし、本実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を多段積層する。以下図面を参照して詳細に説明する。
図20乃至図24は、本発明の第5の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第5の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第5の実施形態によれば、ウエハの2次元マトリックス配列された複数の回路形成領域の各々の上に、この回路形成領域と同じ寸法の複数の第2タイプのチップを多段積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィルを、多段積層された第2タイプのチップの側面に接触するように供給する。結果、第1タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙を、第2タイプのチップの中心まで、侵入し、該間隙は、第1タイプのアンダーフィルにより完全に充填される。その後、この注入された第1タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる5チップサブブロックを形成する。即ち、全ての完成された5チップサブブロックは、第1タイプのチップと、第2タイプのチップと、第1タイプのチップの回路形成領域と第2タイプのチップとの間隙、並びに、第2タイプのチップ同士の間隙に介在する硬化された第1タイプのアンダーフィルとから構成される。その後、第2タイプのアンダーフィルを介在させ、2つの5チップサブブロック同士を積層し、10チップブロックからなる積層構造体を形成する。この積層構造体を、第2タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
前述の第2の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
図25乃至図28は、本発明の第6の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第6の実施形態は、複数チップからなる積層構造体をインターポーザ7からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第6の実施形態によれば、2つの第1タイプのチップ1上に、それぞれ4つの第2タイプのチップ8―1、8−2、8−3、8−4を順次積層し、第1及び第2の5チップサブブロック200―1、200―2を形成する。これら第1及び第2の5チップサブブロック200―1、200―2の各々の前述の第1タイプのチップ1の周囲領域2からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第1タイプのアンダーフィル4を供給する。ここで、供給した第1タイプのアンダーフィル4が、第2タイプのチップ8―1、8−2、8−3、8−4の側面に接触するようにする。第1タイプのアンダーフィル4は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第1タイプのアンダーフィル4は、「毛細管現象」により、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙を、第1及び第2の5チップサブブロック200―1、200―2の各々の中心まで、同時に侵入する。結果、第1及び第2の5チップサブブロック200―1、200―2の各々において、第1タイプのチップ1と最下段の第2タイプのチップ8―1との間隙、並びに、複数の第2タイプのチップ8―1、8−2、8−3、8−4同士の間隙は、同時に、液体としての性質を有する第1タイプのアンダーフィル4により完全に充填される。その後、第1及び第2の5チップサブブロック200―1、200―2の各々において、前述の間隙に注入された第1タイプのアンダーフィル4を硬化する。その後、第2タイプのアンダーフィル6を介して、第1及び第2の5チップサブブロック200―1、200―2同士を積層し、該第2タイプのアンダーフィル6を硬化する。
前述の第1の実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を1段積層した。しかし、本実施形態では、ウエハ20の2次元マトリックス配列された複数の回路形成領域14上に、複数の第2タイプのチップ8を多段積層する。以下図面を参照して詳細に説明する。
図29乃至図33は、本発明の第7の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第7の実施形態は、前述の第5の実施形態の効果に加えて、ポスト12と封止樹脂15とを設けているため、基板を実装した後の接続信頼性が向上する効果を奏する。
前述の第1の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第1タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
図34乃至図37は、本発明の第8の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
本発明の第8の実施形態は、前述の第6の実施形態の効果に加えて、ポスト12と封止樹脂15とを設けているため、基板を実装した後の接続信頼性が向上する効果を奏する。
上記実施形態において、第1タイプのアンダーフィル4の注入工程は、「毛細管現象」を利用して行ったが、この「毛細管現象」に加え吸引力を併せて使用してもよい。
2 周囲領域
3 バンプ
4 第1タイプのアンダーフィル
5 貫通電極
6 第2タイプのアンダーフィル
7 インターポーザ
8 第2タイプのチップ
8−1 第2タイプのチップ
8−2 第2タイプのチップ
8−3 第2タイプのチップ
8−4 第2タイプのチップ
9 外部端子
10 封止樹脂
11 WCSP(Wafer−Level Chip Size Package)
12 ポスト
13 貫通電極
14 回路形成領域
15 封止樹脂
20 ウエハ
100 2チップサブブロック
100―1 第1の2チップサブブロック
100―2 第2の2チップサブブロック
100―3 第3の2チップサブブロック
110 4チップサブブロック
120 6チップブロック
200 5チップブロック
200―1 第1の5チップサブブロック
200―2 第2の5チップサブブロック
300 10チップブロック
D1 第1の水平方向寸法
D2 第2の水平方向寸法
Claims (35)
- 第1の回路形成領域と、前記第1の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
前記第1の回路形成領域と実質同一の平面寸法を有する第1のチップを、前記第1の回路形成領域に積層する工程と、
前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
を含む積層構造体の形成方法。 - 前記第1のアンダーフィルを注入する工程は、
前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項1に記載の積層構造体の形成方法。 - 前記第1のチップを積層する工程の後であって、且つ、前記第1のアンダーフィルを注入する工程の前に、前記第1の回路形成領域と実質同一の平面寸法を有する第2のチップを、前記第1のチップの上に積層する工程を更に含むことを特徴とする請求項1又は2に記載の積層構造体の形成方法。
- 前記第1のアンダーフィルを注入する工程は、
前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙と、前記第1のチップと前記第2のチップとの第2の間隙とに、前記第1のアンダーフィルを注入する工程であることを特徴とする請求項3に記載の積層構造体の形成方法。 - 前記第1のアンダーフィルを硬化する工程を更に含むことを特徴とする請求項1乃至4のいずれかに記載の積層構造体の形成方法。
- 前記第1のアンダーフィルを硬化する工程の後に、前記ウェハをダイシングして、前記第1の回路形成領域を含む第3のチップと、前記第1のチップと、前記第1のアンダーフィルと、を含む第1のチップブロックを形成する工程を更に含むことを特徴とする請求項5に記載の積層構造体の形成方法。
- 前記ウェハをダイシングする工程の後に、第4及び第5のチップを含む第2のチップブロックを前記第1のチップブロックに積層する工程を更に含むことを特徴とする請求項5に記載の積層構造体の形成方法。
- 前記第2のチップブロックを前記第1のチップブロックに積層する工程は、前記第1のアンダーフィルよりフィラーの含有量が多い第2のアンダーフィルを介して前記第2のチップブロックを前記第1のチップブロックに積層する工程であることを特徴とする請求項7に記載の積層構造体の形成方法。
- 前記第1のチップを積層する工程は、前記第1の回路形成領域の第1の回路形成面と、前記第1のチップの第2の回路形成面とが互いに向き合うように積層する工程であることを特徴とする請求項1乃至8のいずれかに記載の積層構造体の形成方法。
- 第1の回路形成領域と、前記第1の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
前記第1の回路形成領域と実質同一の平面寸法を有する第1のチップを、前記第1の回路形成領域に積層する工程と、
前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
前記第1のアンダーフィルを硬化する工程と、
前記ウェハをダイシングして、前記第1の回路形成領域を含む第2のチップと、前記第1のチップと、前記第1のアンダーフィルと、を含む第1のチップブロックからなる積層構造体を形成する工程と、
前記積層構造体を基板に積層する工程と、
を含む半導体装置の製造方法。 - 前記第1のアンダーフィルを注入する工程は、
前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項10に記載の半導体装置の製造方法。 - 複数の回路形成領域と、前記複数の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第1のチップを、前記複数の回路形成領域にそれぞれ積層する工程と、
前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
前記第1のアンダーフィルを硬化する工程と、
前記ウェハをダイシングして、前記複数の回路形成領域をそれぞれ含む複数の第2のチップと、前記複数の第1のチップと、前記第1のアンダーフィルと、を含む複数の第1のチップサブブロックを形成する工程と、
前記複数の第1のチップサブブロック同士を互いに積層して、前記複数の第1のチップサブブロックからなる積層構造体を形成する工程と、
を含む積層構造体の形成方法。 - 前記第1のアンダーフィルを注入する工程は、
前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項12に記載の積層構造体の形成方法。 - 前記複数の第1のチップを積層する工程の後であって、且つ、前記第1のアンダーフィルを供給する工程の前に、前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第2のチップを、前記複数の第1のチップにそれぞれ積層する工程を更に含むことを特徴とする請求項12又は13に記載の積層構造体の形成方法。
- 前記第1のアンダーフィルを注入する工程は、
前記第1の周囲領域上から、前記複数の回路形成領域の各々と前記複数の第1のチップの各々との第1の間隙と、前記複数の回路形成領域の各々と前記複数の第2のチップの各々との第2の間隙とに、前記第1のアンダーフィルを注入する工程であることを特徴とする請求項14に記載の積層構造体の形成方法。 - 前記複数の第1のチップサブブロック同士を互いに積層する工程は、前記第1のアンダーフィルよりフィラーの含有量が多い第2のアンダーフィルを介して前記複数の第1のチップサブブロック同士を互いに積層する工程であることを特徴とする請求項12乃至15のいずれかに記載の積層構造体の形成方法。
- 前記複数の第1のチップを積層する工程は、前記複数の回路形成領域の各々の第1の回路形成面と、前記複数の第1のチップの各々の第2の回路形成面とが互いに向き合うように積層する工程であることを特徴とする請求項12乃至16のいずれかに記載の積層構造体の形成方法。
- 複数の回路形成領域と、前記複数の回路形成領域の周囲を囲むよう延在する第1の周囲領域と、を含むウェハを用意する工程と、
前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第1のチップを、前記複数の回路形成領域にそれぞれ積層する工程と、
前記第1の周囲領域上から、前記第1の回路形成領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
前記第1のアンダーフィルを硬化する工程と、
前記ウェハをダイシングして、前記複数の回路形成領域をそれぞれ含む複数の第2のチップと、前記複数の第1のチップと、前記第1のアンダーフィルと、を含む第1のチップサブブロックを形成する工程と、
を含む半導体装置の製造方法。 - 前記第1のアンダーフィルを注入する工程は、
前記第1の周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項18に記載の半導体装置の製造方法。 - 第1の平面寸法を有すると共に周囲領域を含む第1のチップと、前記第1の平面寸法より小さい第2の平面寸法を有する第2のチップとを積層し、第1のチップブロックを形成する工程と、
前記周囲領域上から、前記第1のチップと前記第2のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
を含む積層構造体の形成方法。 - 前記第1のアンダーフィルを注入する工程は、
前記周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項20に記載の積層構造体の形成方法。 - 前記第1のアンダーフィルを硬化する工程を更に含むことを特徴とする請求項20又は21に記載の積層構造体の形成方法。
- 前記第1のアンダーフィルを硬化する工程の後、第3のチップを前記第1のチップブロックに積層する工程を更に含むことを特徴とする請求項22に記載の積層構造体の形成方法。
- 前記第1のアンダーフィルを硬化する工程の後、第4及び第5のチップを含む第2のチップブロックを前記第1のチップブロックに積層する工程を更に含むことを特徴とする請求項22に記載の積層構造体の形成方法。
- 前記第2のチップブロックを前記第1のチップブロックに積層する工程は、前記第1のアンダーフィルよりフィラーの含有量が多い第2のアンダーフィルを介して前記第2のチップブロックを前記第1のチップブロックに積層する工程であることを特徴とする請求項24に記載の積層構造体の形成方法。
- 前記第1のチップブロックを形成する工程の後、前記第1の平面寸法より小さい第3の平面寸法を有する第3のチップを、前記第2のチップに積層する工程を更に含み、
前記第1のアンダーフィルを注入する工程は、前記第2のチップと前記第3のチップとの第2の間隙と、前記第1の間隙とに、前記第1のアンダーフィルを同時に注入する工程であることを特徴とする請求項20又は21に記載の積層構造体の形成方法。 - 前記第3の平面寸法は、前記第2の平面寸法と実質同一であることを特徴とする請求項26に記載の積層構造体の形成方法。
- 前記第1のチップと前記第2のチップとを積層する工程は、前記第1のチップの第1の回路形成面と、前記第2のチップの第2の回路形成面とが互いに向き合うように積層する工程であることを特徴とする請求項20乃至27のいずれかに記載の積層構造体の形成方法。
- 前記第1乃至第3のチップの各々は、複数の貫通電極と、前記複数の貫通電極に接続された複数のバンプとを有することを特徴とする請求項20乃至28のいずれかに記載の積層構造体の形成方法。
- 第1の平面寸法を有すると共に周囲領域を含む第1のチップと、前記第1の平面寸法より小さい第2の平面寸法を有する第2のチップとを積層し、第1のチップブロックを形成する工程と、
前記周囲領域上から、前記第1のチップと前記第2のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
前記第1のアンダーフィルを硬化して、前記第1のチップブロックからなる積層構造体を形成する工程と、
前記積層構造体を基板に積層する工程と、
を含む半導体装置の製造方法。 - 前記第1のアンダーフィルを注入する工程は、
前記周囲領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項30に記載の半導体装置の製造方法。 - 第1の領域と、前記第1の領域の周囲を囲むよう延在する第2の領域と、を含む実質的に平坦な第1の面を有する第1の固体を用意する工程と、
前記第1の領域と実質同一の平面寸法を有する第1のチップを、前記第1の領域に積層する工程と、
前記第2の領域上から、前記第1の領域と前記第1のチップとの第1の間隙に、第1のアンダーフィルを注入する工程と、
を含む積層構造体の形成方法。 - 前記第1のアンダーフィルを注入する工程は、
前記第2の領域上に第1のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第1の間隙に、前記第1のアンダーフィルを注入する工程からなることを特徴とする請求項32に記載の積層構造体の形成方法。 - 前記第1の固体は、ウェハからなることを特徴とする請求項32又は33に記載の積層構造体の形成方法。
- 前記第1の固体は、第2のチップからなることを特徴とする請求項32又は33に記載の積層構造体の形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096988A JP4575205B2 (ja) | 2005-03-30 | 2005-03-30 | 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 |
US11/276,828 US8138023B2 (en) | 2005-03-30 | 2006-03-15 | Method for forming laminated structure and method for manufacturing semiconductor device using the method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096988A JP4575205B2 (ja) | 2005-03-30 | 2005-03-30 | 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278817A true JP2006278817A (ja) | 2006-10-12 |
JP4575205B2 JP4575205B2 (ja) | 2010-11-04 |
Family
ID=37071077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005096988A Active JP4575205B2 (ja) | 2005-03-30 | 2005-03-30 | 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8138023B2 (ja) |
JP (1) | JP4575205B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235295A (ja) * | 2007-03-16 | 2008-10-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2010251347A (ja) * | 2009-04-10 | 2010-11-04 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2011061004A (ja) * | 2009-09-10 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8148828B2 (en) | 2008-10-23 | 2012-04-03 | Samsung Electronics Co., Ltd. | Semiconductor packaging device |
JP2012109437A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR20140034909A (ko) * | 2011-07-27 | 2014-03-20 | 마이크론 테크놀로지, 인크. | 반도체 다이 어셈블리들, 이를 포함하는 반도체 장치들, 및 제조 방법들 |
KR20140042090A (ko) * | 2012-09-27 | 2014-04-07 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
JP2014154697A (ja) * | 2013-02-08 | 2014-08-25 | Toshiba Corp | 半導体装置、半導体装置の製造方法 |
KR20150001398A (ko) * | 2013-06-27 | 2015-01-06 | 삼성전자주식회사 | 관통전극을 갖는 반도체 패키지 및 그 제조방법 |
US9711494B2 (en) | 2011-08-08 | 2017-07-18 | Micron Technology, Inc. | Methods of fabricating semiconductor die assemblies |
JP2017168646A (ja) * | 2016-03-16 | 2017-09-21 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI464811B (zh) * | 2012-06-05 | 2014-12-11 | Yi Ham Chiang | 半導體封裝方法與結構 |
KR20160019252A (ko) * | 2014-08-11 | 2016-02-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 |
US9935082B2 (en) * | 2015-12-29 | 2018-04-03 | Micron Technology, Inc. | Stacked semiconductor dies with selective capillary under fill |
US11222868B2 (en) * | 2016-07-06 | 2022-01-11 | Micron Technology, Inc. | Thermal transfer structures for semiconductor die assemblies |
US10707169B1 (en) * | 2018-12-28 | 2020-07-07 | Intel Corporation | Ceramic interposers for on-die interconnects |
US11101240B2 (en) * | 2019-06-28 | 2021-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation bonding film for semiconductor packages and methods of forming the same |
WO2023184632A1 (zh) * | 2022-04-02 | 2023-10-05 | 金红 | 一种可叠加的阶梯式微型芯片 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110084A (ja) * | 2001-09-28 | 2003-04-11 | Rohm Co Ltd | 半導体装置 |
JP2003142648A (ja) * | 2001-11-02 | 2003-05-16 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2005012023A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2005032820A (ja) * | 2003-07-08 | 2005-02-03 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2005051150A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2005072596A (ja) * | 2003-08-26 | 2005-03-17 | Samsung Electronics Co Ltd | チップスタックパッケージとその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5445873A (en) * | 1993-11-01 | 1995-08-29 | Shin-Etsu Chemical Co., Ltd. | Room temperature curable solventless silicone coating compositions |
US5733800A (en) * | 1996-05-21 | 1998-03-31 | Micron Technology, Inc. | Underfill coating for LOC package |
JP3648053B2 (ja) * | 1998-04-30 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置 |
JP3423897B2 (ja) * | 1999-04-01 | 2003-07-07 | 宮崎沖電気株式会社 | 半導体装置の製造方法 |
JP3447690B2 (ja) * | 2000-12-04 | 2003-09-16 | 日本電気株式会社 | 半導体チップの積層実装方法 |
JP3507059B2 (ja) * | 2002-06-27 | 2004-03-15 | 沖電気工業株式会社 | 積層マルチチップパッケージ |
US6919646B2 (en) * | 2002-03-12 | 2005-07-19 | Nec Electronics Corporation | Semiconductor device with contacting electrodes |
JP3896038B2 (ja) | 2002-05-27 | 2007-03-22 | 株式会社東芝 | 積層型半導体モジュール |
-
2005
- 2005-03-30 JP JP2005096988A patent/JP4575205B2/ja active Active
-
2006
- 2006-03-15 US US11/276,828 patent/US8138023B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110084A (ja) * | 2001-09-28 | 2003-04-11 | Rohm Co Ltd | 半導体装置 |
JP2003142648A (ja) * | 2001-11-02 | 2003-05-16 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2005012023A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2005032820A (ja) * | 2003-07-08 | 2005-02-03 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2005051150A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2005072596A (ja) * | 2003-08-26 | 2005-03-17 | Samsung Electronics Co Ltd | チップスタックパッケージとその製造方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4700641B2 (ja) * | 2007-03-16 | 2011-06-15 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP2008235295A (ja) * | 2007-03-16 | 2008-10-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8148828B2 (en) | 2008-10-23 | 2012-04-03 | Samsung Electronics Co., Ltd. | Semiconductor packaging device |
JP2010251347A (ja) * | 2009-04-10 | 2010-11-04 | Elpida Memory Inc | 半導体装置の製造方法 |
US8786102B2 (en) | 2009-09-10 | 2014-07-22 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of manufacturing the same |
JP2011061004A (ja) * | 2009-09-10 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2012109437A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US9466546B2 (en) | 2010-11-18 | 2016-10-11 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of forming the same |
US9379091B2 (en) | 2011-07-27 | 2016-06-28 | Micron Technology, Inc. | Semiconductor die assemblies and semiconductor devices including same |
JP2014522115A (ja) * | 2011-07-27 | 2014-08-28 | マイクロン テクノロジー, インク. | 半導体ダイ組立体、半導体ダイ組立体を含む半導体デバイス、半導体ダイ組立体の製作方法 |
KR101594939B1 (ko) * | 2011-07-27 | 2016-02-17 | 마이크론 테크놀로지, 인크. | 반도체 다이 어셈블리들, 이를 포함하는 반도체 장치들, 및 제조 방법들 |
KR20140034909A (ko) * | 2011-07-27 | 2014-03-20 | 마이크론 테크놀로지, 인크. | 반도체 다이 어셈블리들, 이를 포함하는 반도체 장치들, 및 제조 방법들 |
US9711494B2 (en) | 2011-08-08 | 2017-07-18 | Micron Technology, Inc. | Methods of fabricating semiconductor die assemblies |
JP2014072524A (ja) * | 2012-09-27 | 2014-04-21 | Samsung Electronics Co Ltd | 半導体パッケージ |
KR20140042090A (ko) * | 2012-09-27 | 2014-04-07 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
KR102007259B1 (ko) * | 2012-09-27 | 2019-08-06 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
JP2014154697A (ja) * | 2013-02-08 | 2014-08-25 | Toshiba Corp | 半導体装置、半導体装置の製造方法 |
KR20150001398A (ko) * | 2013-06-27 | 2015-01-06 | 삼성전자주식회사 | 관통전극을 갖는 반도체 패키지 및 그 제조방법 |
JP2015012291A (ja) * | 2013-06-27 | 2015-01-19 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 貫通電極を有する半導体パッケージ及びその製造方法 |
KR102094924B1 (ko) * | 2013-06-27 | 2020-03-30 | 삼성전자주식회사 | 관통전극을 갖는 반도체 패키지 및 그 제조방법 |
JP2017168646A (ja) * | 2016-03-16 | 2017-09-21 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8138023B2 (en) | 2012-03-20 |
JP4575205B2 (ja) | 2010-11-04 |
US20060223232A1 (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4575205B2 (ja) | 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 | |
JP5936968B2 (ja) | 半導体装置とその製造方法 | |
US7560302B2 (en) | Semiconductor device fabricating method | |
US7683459B2 (en) | Bonding method for through-silicon-via based 3D wafer stacking | |
JP5570799B2 (ja) | 半導体装置及びその製造方法 | |
US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101419597B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US7378297B2 (en) | Methods of bonding two semiconductor devices | |
TWI355061B (en) | Stacked-type chip package structure and fabricatio | |
WO2010080068A1 (en) | Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies | |
JP2010251347A (ja) | 半導体装置の製造方法 | |
JP2008109046A (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
TW201511209A (zh) | 半導體裝置及半導體裝置之製造方法 | |
TW201222721A (en) | Method of manufacturing semiconductor device | |
WO2014203807A1 (ja) | 半導体装置 | |
JP2004072009A (ja) | 半導体装置及びその製造方法 | |
JP2016062995A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2014034691A1 (en) | Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack | |
WO2009146587A1 (en) | Bongding method for through-silicon-via based 3d wafer stacking | |
JP2015177007A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2012209449A (ja) | 半導体装置の製造方法 | |
JP2012146853A (ja) | 半導体装置の製造方法 | |
KR20150131130A (ko) | 반도체 장치 및 그 제조 방법 | |
US20060207086A1 (en) | Method for laminating chips and method for manufacturing semiconductor device using the same | |
US8872318B2 (en) | Through interposer wire bond using low CTE interposer with coarse slot apertures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4575205 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |