KR20160019252A - 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20160019252A
KR20160019252A KR1020140103751A KR20140103751A KR20160019252A KR 20160019252 A KR20160019252 A KR 20160019252A KR 1020140103751 A KR1020140103751 A KR 1020140103751A KR 20140103751 A KR20140103751 A KR 20140103751A KR 20160019252 A KR20160019252 A KR 20160019252A
Authority
KR
South Korea
Prior art keywords
interposer
circuit board
semiconductor die
attaching
underfill
Prior art date
Application number
KR1020140103751A
Other languages
English (en)
Inventor
도원철
박진희
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140103751A priority Critical patent/KR20160019252A/ko
Priority to US14/822,487 priority patent/US10867956B2/en
Priority to TW104126062A priority patent/TWI666739B/zh
Publication of KR20160019252A publication Critical patent/KR20160019252A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

본 발명은 회로 기판과 반도체 다이를 연결하는 인터포저의 휨현상을 방지할 수 있는 반도체 디바이스의 제조 방법에 관한 것이다.
일례로, 회로 기판을 준비하는 회로 기판 준비 단계; 상기 회로 기판의 상부에 인터포저를 안착시키고, 제 1 리플로우 공정을 통해 상기 인터포저를 상기 회로 기판에 부착하는 인터포저 부착 단계; 상기 인터포저의 상부에 반도체 다이를 안착시키고, 제 2 리플로우 공정을 통해 상기 반도체 다이를 상기 인터포저에 부착하는 반도체 다이 부착 단계; 및 상기 회로 기판과 인터포저 사이 및 상기 인터포저와 반도체 다이 사이에 언더필을 주입하는 언더필 주입 단계를 포함하는 반도체 디바이스의 제조 방법을 개시한다.

Description

반도체 디바이스의 제조 방법{Manufacturing method of semiconductor device}
본 발명은 반도체 디바이스의 제조 방법에 관한 것이다.
최근 모바일 폰이나 PMP 등 휴대용 전자기기는 고기능화와 동시에 소형, 경량 및 낮은 가격이 요구되고 있다. 이러한 추세에 따라 휴대용 전자기기에 탑재되는 반도체 패키지(Semiconductor Package)는 보다 혁신적으로 가격경쟁력이 있는 3D 패키지 형태로 발전하고 있다. 3D 반도체 패키지의 기술로는 관통 전극(Through Mold Via)을 이용한 반도체 패키지의 적층 기술이 사용되고 있다. 예를 들어, 관통 전극을 이용한 반도체 패키지의 적층 기술은 반도체 다이와 인터포저를 수직으로 적층하여 초소형의 반도체 패키지의 구현이 가능하다. 그러나 한편으로, 적층된 반도체 다이와 인터포저 사이의 결합력이나 휨현상 등과 같은 신뢰성에 대한 문제가 제기되고 있다.
한국공개특허공보 10-2009-0097317(2009.09.16)
본 발명은 회로 기판과 반도체 다이를 연결하는 인터포저의 휨현상을 방지할 수 있는 반도체 디바이스의 제조 방법을 제공한다.
본 발명에 의한 반도체 디바이스의 제조 방법은 회로 기판을 준비하는 회로 기판 준비 단계; 상기 회로 기판의 상부에 인터포저를 안착시키고, 제 1 리플로우 공정을 통해 상기 인터포저를 상기 회로 기판에 부착하는 인터포저 부착 단계; 상기 인터포저의 상부에 반도체 다이를 안착시키고, 제 2 리플로우 공정을 통해 상기 반도체 다이를 상기 인터포저에 부착하는 반도체 다이 부착 단계; 및 상기 회로 기판과 인터포저 사이 및 상기 인터포저와 반도체 다이 사이에 언더필을 주입하는 언더필 주입 단계를 포함하는 것을 특징으로 한다.
또한, 상기 언더필 주입 단계에서 상기 언더필은 상기 회로 기판과 인터포저 사이 및 상기 인터포저와 반도체 다이 사이에 한번에 주입될 수 있다.
또한, 상기 인터포저는 상기 회로 기판 및 상기 반도체 다이에 비해 상대적으로 두께가 얇을 수 있다.
또한, 상기 인터포저는 상기 제 1 리플로우 공정에서 휘어졌다가 상기 제 2 리플로우 공정에서 평평하게 펴질 수 있다.
또한, 상기 회로 기판은 절연층과, 상기 절연층의 상면에 형성된 제 1 배선 패턴과, 상기 절연층의 하면에 형성된 제 2 배선 패턴과, 상기 제 1 배선 패턴의 일부를 노출시키는 제 1 패시베이션층 및 상기 제 2 배선 패턴의 일부를 노출시키는 제 2 패시베이션층을 포함할 수 있다.
또한, 상기 인터포저는 절연체와, 상기 절연체를 관통하며 상기 절연체의 상면과 하면을 연결하는 도전성 비아 및 상기 절연체의 하면에 형성된 솔더볼을 포함하고, 상기 인터포저 부착 단계에서 상기 솔더볼은 상기 제 1 배선 패턴에 용착될 수 있다.
또한, 상기 반도체 다이는 하면에 형성된 본드 패드와 상기 본드 패드에 형성된 도전성 범프를 포함하고, 상기 반도체 다이 부착 단계에서 상기 도전성 범프는 상기 도전성 비아에 전기적으로 연결될 수 있다.
또한, 상기 언더필 주입 단계에서 상기 언더필은 상기 솔더볼의 주위와 상기 도전성 범프 주위에 형성될 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 회로 기판의 상부에 인터포저를 안착시키고 제 1 리플로우 공정을 수행하고, 상기 인터포저의 상부에 반도체 다이를 안착시키고 제 2 리플로우 공정을 수행하며, 상대적으로 얇은 인터포저는 제 1 리플로우 공정 중 미세하게 휘어졌다가 제 2 리플로우 공정을 통해 다시 평평하게 펴지게 된다. 즉, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 두 번의 리플로우 공정을 통해 상대적으로 얇은 인터포저가 휘어지는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다. 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 회로 기판 준비 단계(S1), 인터포저 부착 단계(S2), 반도체 다이 부착 단계(S3) 및 언더필 주입 단계(S4)를 포함한다. 이하에서는 도 1의 각 단계들을 도 2a 내지 도 2d를 참조하여 설명하기로 한다.
상기 회로 기판 준비 단계(S1)는 본 발명의 일 실시예에 따른 반도체 디바이스의 기본이 되는 회로 기판을 준비하는 단계이다.
도 2a를 참조하면, 상기 회로 기판 준비 단계(S1)에서는 절연층(111), 상기 절연층(111)의 상면에 형성된 제 1 배선 패턴(112), 상기 절연층(111)의 하면에 형성된 제 2 배선 패턴(113), 상기 상면에 형성되어 상기 제 1 배선 패턴(112)의 일부를 노출시키는 제 1 패시베이션층(114) 및 상기 하면에 형성되어 상기 제 2 배선 패턴(113)의 일부를 노출시키는 제 2 패시베이션층(115)을 포함하는 회로 기판(110)을 준비한다. 상기 회로 기판(110)은 인쇄회로기판(PCB)일 수 있다.
상기 인터포저 부착 단계(S2)는 상기 회로 기판(110)의 상부에 인터포저(120)를 부착하는 단계이다.
도 2b를 참조하면, 상기 인터포저 부착 단계(S2)에서는 인터포저(120)를 상기 회로 기판(110)의 상부에 안착시키고, 제 1 리플로우(reflow) 공정을 통해 상기 인터포저(120)를 상기 회로 기판(110)에 부착시킨다.
상기 인터포저(120)는 절연체(121)와, 상기 절연체(121)를 관통하며 상기 절연체(121)의 상면과 하면을 연결하는 도전성 비아(122)를 포함한다. 또한, 상기 인터포저(120)의 하면에는 솔더볼(123)이 형성된다. 이때, 상기 인터포저(120)의 하면에는 배선 패턴(미도시)이 형성되어, 상기 솔더볼(123)이 상기 인터포저(120)의 하면에 용착될 수 있다. 물론, 상기 인터포저(120)의 상면에도 배선 패턴(미도시)이 형성되어 상기 인터포저(120)의 상부에 메모리 칩 또는 로직 칩과 같은 반도체 다이(110)를 적층할 수 있다. 이러한 인터포저(120)는 실리콘 기판 또는 인쇄회로기판일 수 있다.
상기 인터포저 부착 단계(S2)에서 상기 인터포저(120)의 솔더볼(123)은 상기 회로 기판(110)의 제 1 배선 패턴(112)에 용착된다. 상기 인터포저(120)는 상기 회로 기판(110)에 비해 상대적으로 매우 얇은 기판으로 형성된다. 따라서, 상기 제 1 리플로우 공정 시 상기 인터포저(120)는 미세하게 휘어질 수 있다.
상기 반도체 다이 부착 단계(S3)는 상기 인터포저(120)의 상부에 반도체 다이(130)를 부착하는 단계이다.
도 2c를 참조하면, 상기 반도체 다이 부착 단계(S3)에서는 적어도 하나의 반도체 다이(130)를 상기 인터포저(120)의 상부에 안착시키고, 제 2 리플로우 공정을 통해 상기 반도체 다이(130)를 상기 인터포저(120)의 상부에 부착시킨다.
상기 반도체 다이(130)는 실리콘 재질로 형성되며 그 내부에는 다수의 반도체 소자들이 형성된다. 또한, 상기 반도체 다이(130)의 하면에는 다수의 본드 패드(131)가 형성되고, 상기 본드 패드(131)에는 도전성 범프(132)가 형성된다. 도면에서 상기 반도체 다이(130)는 2개인 것으로 도시하였으나, 상기 반도체 다이(130)의 개수는 이보다 많거나 적을 수 있다.
상기 반도체 다이 부착 단계(S3)에서 상기 도전성 범프(132)는 상기 인터포저(120)의 상면에 형성된 배선 패턴(미도시)에 용착되어, 상기 도전성 비아(122)와 전기적으로 연결된다. 즉, 상기 반도체 다이(130)는 상기 도전성 비아(122)를 통해 상기 회로 기판(110)과 전기적으로 연결된다. 상기 반도체 다이(130)는 상기 인터포저(120)에 비해 상대적으로 두껍게 형성된다.
상기 반도체 다이 부착 단계(S3)에서 제 2 리플로우 공정을 수행할 때, 상기 도전성 범프(132)뿐만 아니라 상기 인터포저(120)의 솔더볼(123)도 다시 한번 리플로우 공정을 수행하게 된다. 이때, 상기 인터포저(120)의 상부에는 반도체 다이(130)가 안착되어 있으므로, 상기 인터포저 부착 단계(S2)에서 미세하게 휘어졌던 인터포저(120)는 다시 평평하게 펴지게 된다. 즉, 상기 인터포저(120)는 상기 인터포저 부착 단계(S2)에서 수행한 제 1 리플로우 공정을 통해 휘어졌다가, 상기 반도체 다이 부착 단계(S3)에서 수행한 제 2 리플로우 공정을 통해 다시 평평하게 펴지게 된다.
상기 언더필 주입 단계(S4)는 상기 회로 기판(110)과 상기 인터포저(120) 사이 및 상기 인터포저(120)와 반도체 다이(130) 사이에 언더필(underfill)(140)을 주입하는 단계이다.
도 2d를 참조하면, 상기 언더필 주입 단계(S4)에서는 상기 회로 기판(110)과 인터포저(120) 사이 및 상기 인터포저(120)와 반도체 다이(130) 사이에 언더필(140)을 주입하고 이를 경화시켜, 상기 인터포저(120)와 반도체 다이(130)를 상기 회로 기판(110)에 완벽하게 고정시킬 수 있다.
상기 언더필(140)은 상기 회로 기판(110)과 인터포저(120) 사이에 위치하는 솔더볼(123) 주위와 상기 인터포저(120)와 반도체 다이(130) 사이에 위치하는 도전성 범프(132) 주위에 형성된다. 또한, 상기 언더필(140)은 상기 회로 기판(110)과 인터포저(120) 사이 및 상기 인터포저(120)와 반도체 다이(130) 사이에 한번에 주입된 후 경화된다.
상기와 같은 제조 공정을 통해 완성된 반도체 디바이스(100)는 회로 기판(110), 상기 회로 기판(110)의 상부에 안착된 인터포저(120), 상기 인터포저(120)의 상부에 안착된 반도체 다이(130) 및 상기 회로 기판(110)과 인터포저(120) 사이 및 상기 인터포저(120)와 반도체 다이(130) 사이에 주입된 언더필(140)을 포함한다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 회로 기판의 상부에 인터포저를 안착시키고 제 1 리플로우 공정을 수행하고, 상기 인터포저의 상부에 반도체 다이를 안착시키고 제 2 리플로우 공정을 수행한다. 이때, 상대적으로 얇은 인터포저는 제 1 리플로우 공정 중 미세하게 휘어졌다가 제 2 리플로우 공정을 통해 다시 평평하게 펴지게 된다. 즉, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 두 번의 리플로우 공정을 통해 인터포저가 휘어지는 것을 방지하게 된다.
또한, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 회로 기판의 상부에 인터포저와 반도체 다이를 안착시킨 후 회로 기판과 인터포저 사이 및 인터포저와 반도체 다이 사이에 언더필을 주입하고 이를 경화시킴으로써, 제조 공정을 줄일 수 있으며 이에 따른 비용을 감소시킬 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100: 반도체 디바이스
110: 회로 기판
120: 인터포저
130: 반도체 다이
140: 언더필

Claims (8)

  1. 회로 기판을 준비하는 회로 기판 준비 단계;
    상기 회로 기판의 상부에 인터포저를 안착시키고, 제 1 리플로우 공정을 통해 상기 인터포저를 상기 회로 기판에 부착하는 인터포저 부착 단계;
    상기 인터포저의 상부에 반도체 다이를 안착시키고, 제 2 리플로우 공정을 통해 상기 반도체 다이를 상기 인터포저에 부착하는 반도체 다이 부착 단계; 및
    상기 회로 기판과 인터포저 사이 및 상기 인터포저와 반도체 다이 사이에 언더필을 주입하는 언더필 주입 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 언더필 주입 단계에서 상기 언더필은 상기 회로 기판과 인터포저 사이 및 상기 인터포저와 반도체 다이 사이에 한번에 주입되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 인터포저는 상기 회로 기판 및 상기 반도체 다이에 비해 상대적으로 두께가 얇은 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  4. 제 3 항에 있어서,
    상기 인터포저는 상기 제 1 리플로우 공정에서 휘어졌다가 상기 제 2 리플로우 공정에서 평평하게 펴지는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  5. 제 1 항에 있어서,
    상기 회로 기판은 절연층과, 상기 절연층의 상면에 형성된 제 1 배선 패턴과, 상기 절연층의 하면에 형성된 제 2 배선 패턴과, 상기 제 1 배선 패턴의 일부를 노출시키는 제 1 패시베이션층 및 상기 제 2 배선 패턴의 일부를 노출시키는 제 2 패시베이션층을 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  6. 제 5 항에 있어서,
    상기 인터포저는 절연체와, 상기 절연체를 관통하며 상기 절연체의 상면과 하면을 연결하는 도전성 비아 및 상기 절연체의 하면에 형성된 솔더볼을 포함하고,
    상기 인터포저 부착 단계에서 상기 솔더볼은 상기 제 1 배선 패턴에 용착되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  7. 제 6 항에 있어서,
    상기 반도체 다이는 하면에 형성된 본드 패드와 상기 본드 패드에 형성된 도전성 범프를 포함하고,
    상기 반도체 다이 부착 단계에서 상기 도전성 범프는 상기 도전성 비아에 전기적으로 연결된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  8. 제 7 항에 있어서,
    상기 언더필 주입 단계에서 상기 언더필은 상기 솔더볼의 주위와 상기 도전성 범프 주위에 형성된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020140103751A 2014-08-11 2014-08-11 반도체 디바이스의 제조 방법 KR20160019252A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140103751A KR20160019252A (ko) 2014-08-11 2014-08-11 반도체 디바이스의 제조 방법
US14/822,487 US10867956B2 (en) 2014-08-11 2015-08-10 Method of manufacturing a semiconductor device
TW104126062A TWI666739B (zh) 2014-08-11 2015-08-11 製造半導體裝置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140103751A KR20160019252A (ko) 2014-08-11 2014-08-11 반도체 디바이스의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160019252A true KR20160019252A (ko) 2016-02-19

Family

ID=55448710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103751A KR20160019252A (ko) 2014-08-11 2014-08-11 반도체 디바이스의 제조 방법

Country Status (3)

Country Link
US (1) US10867956B2 (ko)
KR (1) KR20160019252A (ko)
TW (1) TWI666739B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129409A1 (ja) * 2015-02-13 2016-08-18 ソニー株式会社 撮像素子、製造方法、および電子機器
KR102437245B1 (ko) 2017-10-24 2022-08-30 삼성전자주식회사 인쇄회로기판 및 그를 포함하는 반도체 패키지
KR102450575B1 (ko) 2018-07-10 2022-10-07 삼성전자주식회사 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US10658258B1 (en) * 2019-02-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package and method of forming the same
US20220367413A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Packages With Multiple Types of Underfill and Method Forming The Same
KR20230010079A (ko) * 2021-07-08 2023-01-18 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090097317A (ko) 2008-03-11 2009-09-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575205B2 (ja) * 2005-03-30 2010-11-04 Ｏｋｉセミコンダクタ株式会社 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
US7160757B2 (en) * 2005-04-25 2007-01-09 Intel Corporation Gap control between interposer and substrate in electronic assemblies
US7656042B2 (en) 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
KR101011840B1 (ko) 2008-11-14 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US9030022B2 (en) 2011-10-24 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods for forming the same
TWI536468B (zh) 2012-09-10 2016-06-01 矽品精密工業股份有限公司 封裝件之製法
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9355928B2 (en) * 2013-03-12 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure
US9224712B2 (en) * 2014-02-11 2015-12-29 International Business Machines Corporation 3D bond and assembly process for severely bowed interposer die

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090097317A (ko) 2008-03-11 2009-09-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US10867956B2 (en) 2020-12-15
TW201620091A (zh) 2016-06-01
TWI666739B (zh) 2019-07-21
US20160079201A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
USRE49045E1 (en) Package on package devices and methods of packaging semiconductor dies
USRE49046E1 (en) Methods and apparatus for package on package devices
US10297582B2 (en) BVA interposer
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
US9171790B2 (en) Package on package devices and methods of packaging semiconductor dies
US8779599B2 (en) Packages including active dies and dummy dies and methods for forming the same
US9030021B2 (en) Printed circuit board having hexagonally aligned bump pads for substrate of semiconductor package, and semiconductor package including the same
US20180040550A1 (en) Method of fabricating electronic package
CN111952274B (zh) 电子封装件及其制法
KR20160019252A (ko) 반도체 디바이스의 제조 방법
US10438907B2 (en) Wireless package with antenna connector and fabrication method thereof
KR101522770B1 (ko) 패키지 정렬 구조물 및 패키지 정렬 구조물의 형성 방법
JP2016048756A (ja) 半導体装置
US20100072601A1 (en) Semiconductor device and manufacturing method of a semiconductor device
US9312243B2 (en) Semiconductor packages
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
KR20210020640A (ko) 반도체 패키지
KR101680978B1 (ko) 플렉시블 반도체 패키지 및 이의 제조 방법
CN107316841B (zh) 电子封装件及基板结构
KR101712837B1 (ko) Pip 구조를 갖는 반도체 패키지 제조 방법
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法
KR20120058302A (ko) 적층형 반도체 패키지 적층 방법 및 이에 의한 적층형 반도체 패키지
KR20080023995A (ko) 웨이퍼 레벨 플립 칩 패키지 및 그의 제조방법
KR20180091525A (ko) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
KR20130077389A (ko) 인터포저가 필요없는 몰딩 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application