JP2006229182A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006229182A JP2006229182A JP2005244255A JP2005244255A JP2006229182A JP 2006229182 A JP2006229182 A JP 2006229182A JP 2005244255 A JP2005244255 A JP 2005244255A JP 2005244255 A JP2005244255 A JP 2005244255A JP 2006229182 A JP2006229182 A JP 2006229182A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 269
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000008569 process Effects 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 183
- 239000012535 impurity Substances 0.000 claims description 79
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 24
- 230000001681 protective effect Effects 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 239000005380 borophosphosilicate glass Substances 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 210000000746 body region Anatomy 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 半導体基板Sに高濃度N型ソース領域8およびP型基板領域3を貫通し、かつ低濃度N型ドレイン領域2に達する複数のトレンチTにゲート絶縁膜4を介してゲート電極5が埋め込まれている半導体装置において、半導体基板S内のP型基板領域3上に選択的に設けられた高濃度N型ソース領域8と、この領域8に隣接するように選択的に設けられた高濃度P型基板領域7と、基板表面領域の低濃度N型ドレイン領域2との間に中濃度P型基板領域13とを備えること。
【選択図】 図1
Description
−半導体装置の構造−
図1は、本発明の第1の実施形態に係るトレンチゲート構造を有する半導体装置の構造を示す斜視図であり、図2(a)は、図1に示す構造を正面側から見た断面図であり、図2(b)は、図1に示す構造を右側面側から見た断面図である。尚、図1及び図2(a)、(b)においては、構造を見やすくするために、コンタクト電極10の下側に設けられるバリアメタル層の図示を省略している。
図4(a)〜(f)、図5(a)〜(f)、図6(a)〜(f)及び図7(a)〜(d)は、本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。特に、図4(a)、(c)、(e)、図5(a)、(c)、(e)、図6(a)、(c)、(e)及び図7(a)、(c)は、図1に示す構造を正面側から見た断面構成を示しており、図4(b)、(d)、(f)、図5(b)、(d)、(f)、図6(b)、(d)、(f)及び図7(b)、(d)は、図1に示す構造を右側面側から見た断面構成を示している。
2 低濃度N型ドレイン領域
3 P型基板領域
4 ゲート絶縁膜
5 ゲート電極
5A ポリシリコン膜
6 埋め込み絶縁膜
6A BPSG膜
7 高濃度P型基板領域
8 高濃度N型ソース領域
9 シリサイド層
10 コンタクト電極
11 保護絶縁膜
12 犠牲酸化膜
13 中濃度P型基板領域13
51、52、53、54、55 フォトレジストマスク
T トレンチ
S 半導体基板
Claims (16)
- 半導体基板における下部に形成されていると共に部分的に前記半導体基板の表面まで延びている第1導電型の第1の半導体領域と、
前記半導体基板における前記第1の半導体領域の上に形成された第2導電型の第2の半導体領域と、
前記半導体基板における前記第2の半導体領域の上に形成された第1導電型の第3の半導体領域と、
前記第3の半導体領域と隣接するように前記半導体基板における前記第2の半導体領域の上に形成された第2導電型の第4の半導体領域と、
前記第2の半導体領域及び前記第3の半導体領域を貫通して前記第1の半導体領域に達するトレンチと、
前記トレンチの壁面上に形成されたゲート絶縁膜と、
前記トレンチ内における前記ゲート絶縁膜の上に形成されたゲート電極とを備え、
前記第4の半導体領域と当該第4の半導体領域の側方に位置する前記第1の半導体領域とによって挟まれている部分の前記半導体基板における前記第2の半導体領域の上に形成された第2導電型の第5の半導体領域をさらに備え、
前記第1の半導体領域における前記半導体基板の表面まで延びている部分の上面、前記第3の半導体領域の上面、前記第4の半導体領域の上面及び前記第5の半導体領域の上面はそれぞれ、前記半導体基板の表面となっており、
前記第5の半導体領域の不純物濃度は、前記第2の半導体領域の不純物濃度よりも高いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第5の半導体領域は前記第4の半導体領域と接していることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記第5の半導体領域は、前記第1の半導体領域における前記半導体基板の表面まで延びている部分と接していることを特徴とする半導体装置。 - 請求項1〜3のいずれか1項に記載の半導体装置において、
前記第4の半導体領域の不純物濃度は、前記第2の半導体領域の不純物濃度よりも高いことを特徴とする半導体装置。 - 請求項1〜4のいずれか1項に記載の半導体装置において、
前記第5の半導体領域の不純物濃度は、前記第4の半導体領域の不純物濃度よりも低いことを特徴とする半導体装置。 - 請求項1〜5のうちのいずれか1項に記載の半導体装置において、
前記ゲート電極の上面は、前記第3の半導体領域の上面と下面との間に位置することを特徴とする半導体装置。 - 請求項1〜6のうちのいずれか1項に記載の半導体装置において、
前記トレンチ内における前記ゲート電極の上面を覆う絶縁膜をさらに備え、
前記絶縁膜の上面は、前記第3の半導体領域の上面と下面との間に位置することを特徴とする半導体装置。 - 請求項1〜7のうちのいずれか1項に記載の半導体装置において、
前記第1の半導体領域は、不純物濃度が相対的に高い第1導電型の第6の半導体領域と、前記第6の半導体領域上に設けられ且つ不純物濃度が相対的に低い第1導電型の第7の半導体領域とを有することを特徴とする半導体装置。 - 半導体基板に第1の導電型の第1の半導体領域を形成する工程(a)と、
前記第1の半導体領域内に第2導電型の第2の半導体領域を形成する工程(b)と、
前記第2の半導体領域の上部に、第1導電型の第3の半導体領域と、前記第3の半導体領域と隣接する第2導電型の第4の半導体領域と、前記第4の半導体領域と前記第1の半導体領域のうち前記第4の半導体領域の側方に位置する部分とによって挟まれる第2導電型の第5の半導体領域とを形成する工程(c)と、
前記半導体基板に、前記第1の半導体領域の所定の部位に達するトレンチを形成する工程(d)と、
前記トレンチの壁面上にゲート絶縁膜を形成する工程(e)と、
前記トレンチ内における前記ゲート絶縁膜の上にゲート電極を形成する工程(f)とを備え、
前記工程(c)において、前記第5の半導体領域の不純物濃度を前記第2の半導体領域の不純物濃度よりも高くすることを特徴とする半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法において、
前記工程(c)において、前記第4の半導体領域の不純物濃度を前記第2の半導体領域の不純物濃度よりも高くすることを特徴とする半導体装置の製造方法。 - 請求項9又は10に記載の半導体装置の製造方法において、
前記工程(c)において、前記第5の半導体領域の不純物濃度を前記第4の半導体領域の不純物濃度よりも低くすることを特徴とする半導体装置の製造方法。 - 請求項9〜11のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(f)において、前記ゲート電極を、当該ゲート電極の上面が前記第3の半導体領域の上面と下面との間に位置するように形成することを特徴とする半導体装置の製造方法。 - 請求項9〜12のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(e)よりも後に、前記第2の半導体領域及び前記第5の半導体領域を形成することを特徴とする半導体装置の製造方法。 - 請求項9〜13のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(d)と前記工程(e)との間に、前記トレンチの壁面を犠牲酸化して酸化膜を形成した後、当該酸化膜を除去する工程をさらに備えていることを特徴とする半導体装置の製造方法。 - 請求項9〜14のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(f)よりも後に、前記第5の半導体領域を形成することを特徴とする半導体装置の製造方法。 - 請求項9〜14のうちのいずれか1項に記載の半導体装置の製造方法において、
前記工程(f)は、前記トレンチ内に導体膜を埋め込む工程(f1)と、前記導体膜にエッチング処理を行なって前記ゲート電極を形成する工程(f2)とを含み、
前記工程(f1)と前記工程(f2)との間に、イオン注入により第2導電型不純物を前記導体膜を介して前記半導体基板に導入することによって前記第5の半導体領域を形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005244255A JP4146857B2 (ja) | 2005-01-19 | 2005-08-25 | 半導体装置及びその製造方法 |
US11/261,927 US7271441B2 (en) | 2005-01-19 | 2005-10-31 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011289 | 2005-01-19 | ||
JP2005244255A JP4146857B2 (ja) | 2005-01-19 | 2005-08-25 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006229182A true JP2006229182A (ja) | 2006-08-31 |
JP4146857B2 JP4146857B2 (ja) | 2008-09-10 |
Family
ID=36683004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005244255A Active JP4146857B2 (ja) | 2005-01-19 | 2005-08-25 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7271441B2 (ja) |
JP (1) | JP4146857B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9029953B2 (en) | 2012-11-16 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
CN115911118A (zh) * | 2022-11-10 | 2023-04-04 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4146857B2 (ja) | 2005-01-19 | 2008-09-10 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4767722A (en) | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
JP4146857B2 (ja) | 2005-01-19 | 2008-09-10 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-08-25 JP JP2005244255A patent/JP4146857B2/ja active Active
- 2005-10-31 US US11/261,927 patent/US7271441B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9029953B2 (en) | 2012-11-16 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
CN115911118A (zh) * | 2022-11-10 | 2023-04-04 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
CN115911118B (zh) * | 2022-11-10 | 2023-07-18 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060157780A1 (en) | 2006-07-20 |
JP4146857B2 (ja) | 2008-09-10 |
US7271441B2 (en) | 2007-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9099552B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3940565B2 (ja) | 半導体装置及びその製造方法 | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN105448712B (zh) | 半导体装置的制造方法 | |
JP4440188B2 (ja) | 半導体装置の製造方法 | |
JP6666671B2 (ja) | 半導体装置 | |
US20090108343A1 (en) | Semiconductor component and method of manufacture | |
JP2005209807A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2010021176A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5341639B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20070120182A1 (en) | Transistor having recess gate structure and method for fabricating the same | |
JP4091921B2 (ja) | 半導体装置及びその製造方法 | |
JP4308096B2 (ja) | 半導体装置及びその製造方法 | |
JP2010062477A (ja) | トレンチ型半導体装置及びその製造方法 | |
JP2023080193A (ja) | トレンチ型半導体装置の製造方法 | |
JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2019109823A1 (zh) | Mosfet结构及其制造方法 | |
JP4800566B2 (ja) | 半導体装置及びその製造方法 | |
JP2012216577A (ja) | 絶縁ゲート型半導体装置 | |
JP2004158680A (ja) | 半導体装置およびその製造方法 | |
JP4146857B2 (ja) | 半導体装置及びその製造方法 | |
JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
JP2004335812A (ja) | 高耐圧半導体装置及びその製造方法 | |
JP2013069913A (ja) | 半導体装置およびその製造方法 | |
JP2007059722A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4146857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |