JP2006179740A - パッケージの封止方法 - Google Patents
パッケージの封止方法 Download PDFInfo
- Publication number
- JP2006179740A JP2006179740A JP2004372701A JP2004372701A JP2006179740A JP 2006179740 A JP2006179740 A JP 2006179740A JP 2004372701 A JP2004372701 A JP 2004372701A JP 2004372701 A JP2004372701 A JP 2004372701A JP 2006179740 A JP2006179740 A JP 2006179740A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- package
- ceramic sheet
- recesses
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】 パッケージ封止の効率化を実現し、生産性を高める。
【解決手段】 複数のパッケージが形成されたセラミックシート１を個々のパッケージ
に分割することなくセラミックシート１の複数の凹所２に所定の収納物を収納し、前記セ
ラミックシート１の複数の凹所２にリッド３を載置し、リッド３の主面の平坦部３Ａに一
対のローラ電極４を接触させ、一対のローラ電極４を前記主面に転接させながら通電し、
リッド３を前記複数の凹所２の周縁に接合したのちに個々のパッケージに分割することを
特徴とするパッケージの封止方法。
【選択図】 図１
【解決手段】 複数のパッケージが形成されたセラミックシート１を個々のパッケージ
に分割することなくセラミックシート１の複数の凹所２に所定の収納物を収納し、前記セ
ラミックシート１の複数の凹所２にリッド３を載置し、リッド３の主面の平坦部３Ａに一
対のローラ電極４を接触させ、一対のローラ電極４を前記主面に転接させながら通電し、
リッド３を前記複数の凹所２の周縁に接合したのちに個々のパッケージに分割することを
特徴とするパッケージの封止方法。
【選択図】 図１
Description
本発明は、半導体素子、水晶振動子等のチップを収納したパッケージの開口部に金属製
の蓋板であるリッドを接合して封止するパッケージの封止方法に関するものである。
の蓋板であるリッドを接合して封止するパッケージの封止方法に関するものである。
従来から、半導体素子、水晶振動子等のチップをパッケージ気密封止する方法として、
パラレルシーム接合法が広く用いられている。図６は従来からあるシールリング付きパッ
ケージの断面図であり、まずセラミック基板５１に金属製シールリング５２をろう接して
なるパッケージ５３の内部に半導体素子等のチップ５４を収納し、このチップ５４をワイ
ヤ５５によってパッケージの外部電極５６Ａと導通する内部電極５６Ｂに電気的に接続し
たものを準備する。このパッケージ５３の開口部にはコバール等からなるリッド５７が位
置決めされて載置される。
パラレルシーム接合法が広く用いられている。図６は従来からあるシールリング付きパッ
ケージの断面図であり、まずセラミック基板５１に金属製シールリング５２をろう接して
なるパッケージ５３の内部に半導体素子等のチップ５４を収納し、このチップ５４をワイ
ヤ５５によってパッケージの外部電極５６Ａと導通する内部電極５６Ｂに電気的に接続し
たものを準備する。このパッケージ５３の開口部にはコバール等からなるリッド５７が位
置決めされて載置される。
このとき、位置決めされたリッド５７がシーム接合されるまでに何らかの外力で位置ず
れしてしまったり、シーム接合を開始するためにローラ電極が接触することで位置ずれし
てしまうことを避けるために、リッドは通常スポット接合によって仮止めされる。
れしてしまったり、シーム接合を開始するためにローラ電極が接触することで位置ずれし
てしまうことを避けるために、リッドは通常スポット接合によって仮止めされる。
この仮止めは作業性の理由から一般にシーム接合のためのローラ電極で行われることが
多く、図７（ａ）で示すように、リッド５７の対向する２辺、例えば長辺側の２辺の略中
央部に一対のテーパ付きのローラ電極５８ａ、５８ｂを接触させ、転接させることなく電
極間に通電し、そのままローラ電極５８ａ、５８ｂを上昇させてリッド５７から離隔させ
る。これにより一対の点５７Ａ、５７Ｂがスポット溶接される。
多く、図７（ａ）で示すように、リッド５７の対向する２辺、例えば長辺側の２辺の略中
央部に一対のテーパ付きのローラ電極５８ａ、５８ｂを接触させ、転接させることなく電
極間に通電し、そのままローラ電極５８ａ、５８ｂを上昇させてリッド５７から離隔させ
る。これにより一対の点５７Ａ、５７Ｂがスポット溶接される。
そして図７（ｂ）で示すように、このリッド５７の長辺側の２辺の一端縁部イにローラ
電極５８ａ、５８ｂを一定の加圧条件の下で接触させ、この状態でパッケージ５３をステ
ージ５９と共に矢印アの方向に移動させると同時にローラ電極５８ａ，５８ｂにパルセー
ション通電を行い、この時発生するジュール熱により長辺を溶融しパッケージ５３にシー
ム接合する。
電極５８ａ、５８ｂを一定の加圧条件の下で接触させ、この状態でパッケージ５３をステ
ージ５９と共に矢印アの方向に移動させると同時にローラ電極５８ａ，５８ｂにパルセー
ション通電を行い、この時発生するジュール熱により長辺を溶融しパッケージ５３にシー
ム接合する。
このようにして長辺のシーム接合が終了すると、ローラ電極５８ａ，５８ｂを一旦上昇
移動させて電極間隔を調整すると共にパッケージ５３を図７（ｃ）に示すように水平面内
にて９０°回転させる。その後、再びローラ電極５８ａ，５８ｂを下降させて他の対向す
る２辺、すなわち短辺を同様にシーム接合し、チップ５４の封止を完成させるものである
。
移動させて電極間隔を調整すると共にパッケージ５３を図７（ｃ）に示すように水平面内
にて９０°回転させる。その後、再びローラ電極５８ａ，５８ｂを下降させて他の対向す
る２辺、すなわち短辺を同様にシーム接合し、チップ５４の封止を完成させるものである
。
ここで、リッド５７のコバール等からなる母材の少なくとも下側の表面には、一般にＮ
ｉめっきが施してあり、シールリング５２もコバール等からなる母材にＮｉ下地のＡｕめ
っきが施されている。そして前記Ｎｉめっき及びＮｉ下地のＡｕめっきが接合時のろう材
として機能するため、実際にはリッド５７の母材及びシールリング５２の母材はほとんど
溶融しないで接合が行われる。
ｉめっきが施してあり、シールリング５２もコバール等からなる母材にＮｉ下地のＡｕめ
っきが施されている。そして前記Ｎｉめっき及びＮｉ下地のＡｕめっきが接合時のろう材
として機能するため、実際にはリッド５７の母材及びシールリング５２の母材はほとんど
溶融しないで接合が行われる。
また、上述したようなシールリング付きパッケージのほかに、近年ではシールリングの
ないパッケージを用いた封止構造が普及してきており、このシーム接合法は一般にシール
リングレスシーム法あるいはダイレクトシーム法と称されている。このダイレクトシーム
法は、シールリングを用いない分パッケージ全体を低背化でき、また、パッケージのコス
トを下げることが可能となるので採用が広まったものである。
ないパッケージを用いた封止構造が普及してきており、このシーム接合法は一般にシール
リングレスシーム法あるいはダイレクトシーム法と称されている。このダイレクトシーム
法は、シールリングを用いない分パッケージ全体を低背化でき、また、パッケージのコス
トを下げることが可能となるので採用が広まったものである。
ダイレクトシーム法に用いるパッケージの開口部周縁には、シールリングを設けずにメ
タライズ層のみが形成され、このメタライズ層にもＮｉ下地のＡｕめっきが施されている
。このメタライズ層は、セラミック製のパッケージ上に電極や配線パターンを形成する工
程でこれらと同時に形成可能なものであって、シールリング付きパッケージにおいてもシ
ールリングをパッケージにろう接するために形成されていたものである。
タライズ層のみが形成され、このメタライズ層にもＮｉ下地のＡｕめっきが施されている
。このメタライズ層は、セラミック製のパッケージ上に電極や配線パターンを形成する工
程でこれらと同時に形成可能なものであって、シールリング付きパッケージにおいてもシ
ールリングをパッケージにろう接するために形成されていたものである。
このパッケージの開口部に配置するリッドの下面には、Ａｇ−Ｃｕ合金からなるろう材
層がクラッドされており、前述したシールリング付きパッケージ５３と同様の工程を経て
封止が行われる。そしてこのダイレクトシーム法の場合は、パッケージ開口部周縁のメタ
ライズ層上に設けたＮｉ下地の金めっきとリッド下面のＡｇ−Ｃｕ合金層とがろう材とし
て機能する。
層がクラッドされており、前述したシールリング付きパッケージ５３と同様の工程を経て
封止が行われる。そしてこのダイレクトシーム法の場合は、パッケージ開口部周縁のメタ
ライズ層上に設けたＮｉ下地の金めっきとリッド下面のＡｇ−Ｃｕ合金層とがろう材とし
て機能する。
また、パッケージ個々の封止作業はこれまで説明したように行われるが、実際の生産現
場では作業効率を向上させるために次のような工夫がなされている。この技術は特許文献
１にも開示されており、図８で示すようなキャリアボード６１を用意し、このキャリアボ
ード６１に複数のパッケージ５３を載置して封止を行うものである。
場では作業効率を向上させるために次のような工夫がなされている。この技術は特許文献
１にも開示されており、図８で示すようなキャリアボード６１を用意し、このキャリアボ
ード６１に複数のパッケージ５３を載置して封止を行うものである。
このキャリアボード６１には縦横直線状に複数の凹所が設けてあり、図９で示すように
リッドを載置する前の複数のパッケージ５３がこの凹所により保持され（エリアＤ）、キ
ャリアボード６１と共に仮止め部（エリアＥ）に搬送される。ここでキャリアボード６１
上の全てのパッケージ５３上にリッドが載置され仮止めが終了すると、これらのパッケー
ジはやはりキャリアボードと共にシーム溶接部に搬送される。
リッドを載置する前の複数のパッケージ５３がこの凹所により保持され（エリアＤ）、キ
ャリアボード６１と共に仮止め部（エリアＥ）に搬送される。ここでキャリアボード６１
上の全てのパッケージ５３上にリッドが載置され仮止めが終了すると、これらのパッケー
ジはやはりキャリアボードと共にシーム溶接部に搬送される。
このシーム溶接部はＸシーム部（エリアＦ）とＹシーム部（エリアＧ）とを備えており
、Ｘシーム部ではキャリアボード６１上の全パッケージの搬送方向と直交する２辺をシー
ム溶接する。また、Ｙシーム部ではキャリアボード６１上の全パッケージの搬送方向と平
行の２辺をシーム溶接する。このように封止に係る各工程をキャリアボード６１単位で実
行してゆくので、パッケージ毎に各工程を実行するものと比較して作業効率がよい。
、Ｘシーム部ではキャリアボード６１上の全パッケージの搬送方向と直交する２辺をシー
ム溶接する。また、Ｙシーム部ではキャリアボード６１上の全パッケージの搬送方向と平
行の２辺をシーム溶接する。このように封止に係る各工程をキャリアボード６１単位で実
行してゆくので、パッケージ毎に各工程を実行するものと比較して作業効率がよい。
しかしながら、上述したいずれの方法においてもパッケージ５３個々にリッドを載置し
て仮止めし、縦および横方向のシーム溶接を行うことに相違はなく、近年の電子部品のさ
らなる小型化の要求に対応して、このパッケージ５３の上面の寸法が長辺２ｍｍ短辺１．
６ｍｍまで小型化してくると、従来の方法では問題が生じてきた。
て仮止めし、縦および横方向のシーム溶接を行うことに相違はなく、近年の電子部品のさ
らなる小型化の要求に対応して、このパッケージ５３の上面の寸法が長辺２ｍｍ短辺１．
６ｍｍまで小型化してくると、従来の方法では問題が生じてきた。
つまりパッケージやリッドの小型化に伴い、それらのハンドリングが困難になり、その
ため搬送系を含めて封止装置全体の機械的精度の向上が要求されること。この精度の向上
は封止装置のコストアップの要因となっても封止作業の生産性の向上にはつながらないこ
とが問題とされる。
ため搬送系を含めて封止装置全体の機械的精度の向上が要求されること。この精度の向上
は封止装置のコストアップの要因となっても封止作業の生産性の向上にはつながらないこ
とが問題とされる。
本発明はこのような課題を解決すべく創出されたもので、従来のパッケージ封止作業の
工程に変化を加えることで、パッケージの小型化に対応した作業効率のよいパッケージの
封止方法を提供するものである。
工程に変化を加えることで、パッケージの小型化に対応した作業効率のよいパッケージの
封止方法を提供するものである。
本発明は第１の態様として、チップを収納するセラミック製のパッケージの凹所を覆う
ようにリッドを載置し、前記凹所の周縁に前記リッドを接合することで前記パッケージを
気密封止するパッケージ封止方法において、複数のパッケージが形成されたセラミックシ
ートを個々のパッケージに分割することなく前記セラミックシートの複数の凹所に所定の
収納物を収納し、前記セラミックシートの複数の凹所にリッドを載置し、前記リッドの主
面の平坦部に一対のローラ電極を接触させ、前記一対のローラ電極を前記主面に転接させ
ながら通電し、前記リッドを前記複数の凹所の周縁に接合したのちに個々のパッケージに
分割することを特徴とするパッケージの封止方法を提供する。
ようにリッドを載置し、前記凹所の周縁に前記リッドを接合することで前記パッケージを
気密封止するパッケージ封止方法において、複数のパッケージが形成されたセラミックシ
ートを個々のパッケージに分割することなく前記セラミックシートの複数の凹所に所定の
収納物を収納し、前記セラミックシートの複数の凹所にリッドを載置し、前記リッドの主
面の平坦部に一対のローラ電極を接触させ、前記一対のローラ電極を前記主面に転接させ
ながら通電し、前記リッドを前記複数の凹所の周縁に接合したのちに個々のパッケージに
分割することを特徴とするパッケージの封止方法を提供する。
また本発明は第２の態様として、前記一対のローラ電極は、前記転接および前記通電に
よって電極間に１条の接合ビードを形成することを特徴とする第１の態様として記載のパ
ッケージの封止方法を提供する。
よって電極間に１条の接合ビードを形成することを特徴とする第１の態様として記載のパ
ッケージの封止方法を提供する。
また本発明は第３の態様として、前記リッドは１枚で複数の凹所を覆い、このリッドが
前記接合ののちのパッケージの分割に伴って分割されることを特徴とする第１または第２
の態様として記載のパッケージの封止方法を提供する。
前記接合ののちのパッケージの分割に伴って分割されることを特徴とする第１または第２
の態様として記載のパッケージの封止方法を提供する。
また本発明は第４の態様として、前記セラミックシート上の凹所と凹所とのあいだには
、個々のパッケージに分割するのを容易とするための切り込みが形成してあり、分割の際
にはリッドのみがダイシングされることを特徴とする第３の態様として記載のパッケージ
の封止方法を提供する。
、個々のパッケージに分割するのを容易とするための切り込みが形成してあり、分割の際
にはリッドのみがダイシングされることを特徴とする第３の態様として記載のパッケージ
の封止方法を提供する。
また本発明は第５の態様として、セラミックシートと、このセラミックシートに形成さ
れた複数の凹所を封止するために接合されたリッドとを個々のパッケージに分割する際に
、前記セラミックシートと前記リッドとを一括してダイシングすることを特徴とする第３
の態様として記載のパッケージの封止方法を提供する。
れた複数の凹所を封止するために接合されたリッドとを個々のパッケージに分割する際に
、前記セラミックシートと前記リッドとを一括してダイシングすることを特徴とする第３
の態様として記載のパッケージの封止方法を提供する。
本発明の第１の態様によれば、リッドの主面の平坦部にローラ電極を接触させるように
したので、封止すべきパッケージと隣接したパッケージにローラ電極が干渉しない。した
がってセラミックシートに形成された複数の凹所に対して、個々のパッケージに分割する
前に封止作業が行え、パッケージの外形寸法が小さいものでもハンドリングが容易となり
、生産性が向上する。
したので、封止すべきパッケージと隣接したパッケージにローラ電極が干渉しない。した
がってセラミックシートに形成された複数の凹所に対して、個々のパッケージに分割する
前に封止作業が行え、パッケージの外形寸法が小さいものでもハンドリングが容易となり
、生産性が向上する。
本発明の第２の態様によれば、ローラ電極が凹所をまたいで通電しないので、電極から
の通電による抵抗発熱がリッドに生じても、凹所と凹所とのあいだの局部的な発熱に止ま
る。したがって、熱膨張の差によるセラミックパッケージとリッドとのあいだの残留応力
が低減でき、気密封止の信頼性が向上する。
の通電による抵抗発熱がリッドに生じても、凹所と凹所とのあいだの局部的な発熱に止ま
る。したがって、熱膨張の差によるセラミックパッケージとリッドとのあいだの残留応力
が低減でき、気密封止の信頼性が向上する。
本発明の第３の態様によれば、複数の凹所に対して１枚のリッドを載置すればよいので
、セラミックパッケージに加えてリッドのハンドリングも容易となり、さらに生産性が向
上する。また、ローラ電極をリッド上で格子状に転接させることで複数の凹所の封止が実
現できるので、接合作業そのものの効率が上がり生産性が向上する。
、セラミックパッケージに加えてリッドのハンドリングも容易となり、さらに生産性が向
上する。また、ローラ電極をリッド上で格子状に転接させることで複数の凹所の封止が実
現できるので、接合作業そのものの効率が上がり生産性が向上する。
本発明の第４の態様によれば、薄板形状のリッドのみをダイシングすることで、残りの
セラミックシートはチョコレートブレークすれば分離可能となる。したがって、完全に分
割する場面での設備を特に必要としなくなり、ハンドリングの容易さが時間的にさらに拡
張される。
セラミックシートはチョコレートブレークすれば分離可能となる。したがって、完全に分
割する場面での設備を特に必要としなくなり、ハンドリングの容易さが時間的にさらに拡
張される。
本発明の第５の態様によれば、セラミックシートの凹所と凹所とのあいだに１条の接合
ビードを形成するだけで封止が実現できる。したがって、接合作業そのものの効率がさら
に上がり生産性が向上する。
ビードを形成するだけで封止が実現できる。したがって、接合作業そのものの効率がさら
に上がり生産性が向上する。
次に添付図面を参照して本発明に係るパッケージの封止方法の実施形態を詳細に説明す
る。図１は本発明に係るパッケージの封止方法の斜視図である。図１において、１はセラ
ミックシートであり、このセラミックシート１にはマトリクス状に複数の凹所２が形成さ
れ、この凹所２の内部を含む所定の部位には導電層からなる配線が施されている。また、
この凹所には水晶振動子が実装され前記配線と電気的に結合している。
る。図１は本発明に係るパッケージの封止方法の斜視図である。図１において、１はセラ
ミックシートであり、このセラミックシート１にはマトリクス状に複数の凹所２が形成さ
れ、この凹所２の内部を含む所定の部位には導電層からなる配線が施されている。また、
この凹所には水晶振動子が実装され前記配線と電気的に結合している。
３はリッドであり複数の凹所２の全てを１枚で覆うような大きさに形成されている。本
実施形態の場合はコバールからなる基体に銀ろう層がクラッドされた２層構成となってい
る。また、セラミックシート１の複数の凹所２の周縁には、銀めっきの施されたメタライ
ズ層が形成されており、封止の際には主にこの銀めっきと前記クラッドされた銀ろう層と
が溶融し接合ビードを形成する。
実施形態の場合はコバールからなる基体に銀ろう層がクラッドされた２層構成となってい
る。また、セラミックシート１の複数の凹所２の周縁には、銀めっきの施されたメタライ
ズ層が形成されており、封止の際には主にこの銀めっきと前記クラッドされた銀ろう層と
が溶融し接合ビードを形成する。
４は一対のローラ電極であり、各ローラの最大半径部周縁４Ａ、４Ｂがリッド３の主面
の平坦部３Ａに当接し通電する。したがって、このローラ電極４はリッド３の周縁の稜線
に当設するものではない。
の平坦部３Ａに当接し通電する。したがって、このローラ電極４はリッド３の周縁の稜線
に当設するものではない。
図２（ａ）は本実施形態の接合の状態を示す断面図である。図２（ａ）においてリッド
３の平坦部３Ａに対し一対のローラ電極４が転接しつつ通電することで、１回の転接によ
って電極間に１条の接合ビード５が形成される。このときの通電によってジュール熱が発
生するのは電極間つまり凹所２と凹所２とのあいだのみで、凹所２の上部のリッド３は熱
伝導による温度上昇作用が生じるに止まる。
３の平坦部３Ａに対し一対のローラ電極４が転接しつつ通電することで、１回の転接によ
って電極間に１条の接合ビード５が形成される。このときの通電によってジュール熱が発
生するのは電極間つまり凹所２と凹所２とのあいだのみで、凹所２の上部のリッド３は熱
伝導による温度上昇作用が生じるに止まる。
このようにして格子状に接合ビード５が形成されることで各凹部周縁の全てに接合ビー
ドが形成され複数の凹所２内の空間（真空の場合もある）は密閉される。図２（ｂ）は接
合ビード５の形成が終了し、ローラ電極４がリッド３から退避した状態を示す。このあと
図の一点鎖線で示す位置をダイシングすることで、封止済みの個々のパッケージに分割す
る。
ドが形成され複数の凹所２内の空間（真空の場合もある）は密閉される。図２（ｂ）は接
合ビード５の形成が終了し、ローラ電極４がリッド３から退避した状態を示す。このあと
図の一点鎖線で示す位置をダイシングすることで、封止済みの個々のパッケージに分割す
る。
次に図３に基づいて他の実施形態を説明する。図３（ａ）に示すセラミックシート６は
チョコレートブレークのためのスリット７が凹所２の周縁に形成されていることを除き図
１および図２に基づいて説明したセラミックシート１と同等である。また一対のローラ電
極４は、両電極の間隔が所定量に調整されているだけで図１および図２で説明したものと
同様の作用を奏する。
チョコレートブレークのためのスリット７が凹所２の周縁に形成されていることを除き図
１および図２に基づいて説明したセラミックシート１と同等である。また一対のローラ電
極４は、両電極の間隔が所定量に調整されているだけで図１および図２で説明したものと
同様の作用を奏する。
この他の実施形態の場合は、図３（ａ）で示すように凹所２と凹所２とのあいだにスリ
ット７が形成されているので、ローラ電極４を一つの凹所２と凹所２とのあいだで並列に
２度転接させる。前述したようにローラ電極４の１回の転接によって電極間に１条の接合
ビードが形成されるので凹所２と凹所２とのあいだには２条の接合ビード８が形成される
。
ット７が形成されているので、ローラ電極４を一つの凹所２と凹所２とのあいだで並列に
２度転接させる。前述したようにローラ電極４の１回の転接によって電極間に１条の接合
ビードが形成されるので凹所２と凹所２とのあいだには２条の接合ビード８が形成される
。
次に図３（ｂ）の一点鎖線で示すようにリッド３のみをダイシングすることで、各パッ
ケージがセラミックシート６のスリット７によって断面縮小された部分のみで繋がった状
態となる。したがって、本封止工程直後でも、その後のどの工程でも容易に個々のパッケ
ージに分割することができる。
ケージがセラミックシート６のスリット７によって断面縮小された部分のみで繋がった状
態となる。したがって、本封止工程直後でも、その後のどの工程でも容易に個々のパッケ
ージに分割することができる。
ここまで２種類の実施形態について説明したが、図４で示すように１個の凹所２に対し
て１枚のリッドを載置するようにしてもよい。この場合はローラ電極の転接による接合動
作自体の効率化は望めないが、小型化したパッケージを分離する前にシーム溶接すること
で、パッケージのハンドリングや接合直前のパッケージの位置決めを容易にすることがで
きる。
て１枚のリッドを載置するようにしてもよい。この場合はローラ電極の転接による接合動
作自体の効率化は望めないが、小型化したパッケージを分離する前にシーム溶接すること
で、パッケージのハンドリングや接合直前のパッケージの位置決めを容易にすることがで
きる。
また図５で示すように、ローラ電極４の間隔を凹所２をまたがる間隔に調整し、凹所の
対辺に同時に２条の接合ビードを形成するようにしてもよい。この場合は凹所２の上部の
リッドにジュール熱を発生させることになるが、パッケージのハンドリングや位置決めが
容易になることに加え、リッドのハンドリングや位置決めも容易になる。
対辺に同時に２条の接合ビードを形成するようにしてもよい。この場合は凹所２の上部の
リッドにジュール熱を発生させることになるが、パッケージのハンドリングや位置決めが
容易になることに加え、リッドのハンドリングや位置決めも容易になる。
１ セラミックシート
２ 凹所
３ リッド
４ ローラ電極
５ 接合ビード
２ 凹所
３ リッド
４ ローラ電極
５ 接合ビード
Claims (5)
- チップを収納するセラミック製のパッケージの凹所を覆うようにリッドを載置し、前記凹
所の周縁に前記リッドを接合することで前記パッケージを気密封止するパッケージ封止方
法において、複数のパッケージが形成されたセラミックシートを個々のパッケージに分割
することなく前記セラミックシートの複数の凹所に所定の収納物を収納し、前記セラミッ
クシートの複数の凹所にリッドを載置し、前記リッドの主面の平坦部に一対のローラ電極
を接触させ、前記一対のローラ電極を前記主面に転接させながら通電し、前記リッドを前
記複数の凹所の周縁に接合したのちに個々のパッケージに分割することを特徴とするパッ
ケージの封止方法。 - 前記一対のローラ電極は、前記転接および前記通電によって電極間に１条の接合ビードを
形成することを特徴とする請求項１に記載のパッケージの封止方法。 - 前記リッドは１枚で複数の凹所を覆い、このリッドが前記接合ののちのパッケージの分割
に伴って分割されることを特徴とする請求項１または請求項２に記載のパッケージの封止
方法。 - 前記セラミックシート上の凹所と凹所とのあいだには、個々のパッケージに分割するのを
容易とするための切り込みが形成してあり、分割の際にはリッドのみがダイシングされる
ことを特徴とする請求項３に記載のパッケージの封止方法。 - セラミックシートと、このセラミックシートに形成された複数の凹所を封止するために接
合されたリッドとを個々のパッケージに分割する際に、前記セラミックシートと前記リッ
ドとを一括してダイシングすることを特徴とする請求項３に記載のパッケージの封止方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004372701A JP2006179740A (ja) | 2004-12-24 | 2004-12-24 | パッケージの封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004372701A JP2006179740A (ja) | 2004-12-24 | 2004-12-24 | パッケージの封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006179740A true JP2006179740A (ja) | 2006-07-06 |
Family
ID=36733541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004372701A Pending JP2006179740A (ja) | 2004-12-24 | 2004-12-24 | パッケージの封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006179740A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009004808A1 (ja) * | 2007-07-04 | 2009-01-08 | Akim Corporation | 電子部品パッケージ製造方法 |
| JP2010089095A (ja) * | 2008-10-03 | 2010-04-22 | Akim Kk | 溶接リングの仮付け装置、及び溶接リングの仮付け方法 |
| US7851263B2 (en) | 2007-01-19 | 2010-12-14 | Oki Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2011060400A (ja) * | 2009-09-14 | 2011-03-24 | Nippon Avionics Co Ltd | 磁気ディスク装置の製造方法 |
-
2004
- 2004-12-24 JP JP2004372701A patent/JP2006179740A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851263B2 (en) | 2007-01-19 | 2010-12-14 | Oki Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| WO2009004808A1 (ja) * | 2007-07-04 | 2009-01-08 | Akim Corporation | 電子部品パッケージ製造方法 |
| JP2009016537A (ja) * | 2007-07-04 | 2009-01-22 | Akim Kk | 電子部品パッケージ製造方法 |
| JP4723540B2 (ja) * | 2007-07-04 | 2011-07-13 | アキム株式会社 | 電子部品パッケージ製造方法 |
| JP2010089095A (ja) * | 2008-10-03 | 2010-04-22 | Akim Kk | 溶接リングの仮付け装置、及び溶接リングの仮付け方法 |
| JP2011060400A (ja) * | 2009-09-14 | 2011-03-24 | Nippon Avionics Co Ltd | 磁気ディスク装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9215802B2 (en) | Wiring substrate and multi-piece wiring substrate | |
| TWI604572B (zh) | 陶瓷封裝體、電子零件裝置及其製造方法 | |
| JP2006074017A (ja) | リードフレーム及びその製造方法 | |
| JP2017011045A (ja) | セラミックパッケージ、その製造方法、および電子部品装置の製造方法 | |
| JP2007043340A (ja) | 表面実装型圧電デバイス及びその製造方法 | |
| JP2007073713A (ja) | 圧電デバイス用パッケージ | |
| JP2009260845A (ja) | 圧電振動デバイスの製造方法および圧電振動デバイス | |
| JP2006179740A (ja) | パッケージの封止方法 | |
| JPH04213867A (ja) | 電子部品搭載用基板フレーム | |
| JP2009033613A (ja) | 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法 | |
| JP4649172B2 (ja) | 半導体パッケージ用ステムの製造方法 | |
| JP4159531B2 (ja) | パッケージの封止方法 | |
| JP2005353885A (ja) | 電子デバイスの製造方法 | |
| JP2005158883A (ja) | 回路基板 | |
| JP2000277557A (ja) | 半導体装置 | |
| JP2004153579A (ja) | 弾性表面波装置及びその製造方法 | |
| JP4974284B2 (ja) | パッケージの封止方法 | |
| JP4946959B2 (ja) | 半導体装置の製造方法 | |
| JP2008147348A (ja) | 多数個取り配線基板上の小型配線基板およびその封止方法。 | |
| JP2017011249A (ja) | 電子部品用パッケージの金属カバー | |
| JP4494849B2 (ja) | パッケージ用ロー材付き封着板およびその製造方法 | |
| JP4511214B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4698473B2 (ja) | 構造体の製造方法及び電子装置 | |
| JP5568416B2 (ja) | 電子デバイスの製造方法 | |
| JP5331022B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |