JP2006137966A - スパッタリング装置およびスパッタリング方法 - Google Patents

スパッタリング装置およびスパッタリング方法 Download PDF

Info

Publication number
JP2006137966A
JP2006137966A JP2004326379A JP2004326379A JP2006137966A JP 2006137966 A JP2006137966 A JP 2006137966A JP 2004326379 A JP2004326379 A JP 2004326379A JP 2004326379 A JP2004326379 A JP 2004326379A JP 2006137966 A JP2006137966 A JP 2006137966A
Authority
JP
Japan
Prior art keywords
target
shield
sputtering apparatus
impedance
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004326379A
Other languages
English (en)
Other versions
JP4614220B2 (ja
Inventor
Masahiro Yamamoto
昌裕 山本
Seiji Nakajima
誠二 中嶋
Hitoshi Yamanishi
斉 山西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004326379A priority Critical patent/JP4614220B2/ja
Publication of JP2006137966A publication Critical patent/JP2006137966A/ja
Application granted granted Critical
Publication of JP4614220B2 publication Critical patent/JP4614220B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

【課題】高周波あるいは高周波と直流が重畳された電源を用いたスパッタリングにおいて成膜レートを低下させることなく、ターゲット外周端部の侵食を促進しターゲット材料利用効率を向上させる。
【解決手段】ターゲット2の外周端部とアースシールド11Bの間にシールド11Aを設置し、このシールド11Aとアースの間にインピーダンスを調整するためのインピーダンス調整回路13を設ける。この構成により、プラズマ中よりシールド11Aに流れる電流を制御して、放電を維持しつつ、プラズマの電位差を過剰に大きくすることなく成膜することが可能になり、ターゲット2の外周端部まで効果的に侵食させることができる。
【選択図】図1

Description

本発明は、プラズマを利用したスパッタリング装置、およびその装置に用いられるスパッタリング方法に関するものである。
真空中でプラズマを発生させて処理対象の基板に成膜を行う技術として、スパッタリング技術がある。なかでも成膜速度向上や低ガス圧での成膜を実現するために、ターゲット裏面に磁気回路を設置してマグネトロン放電を行うマグネトロンスパッタが一般的である。
従来のマグネトロンスパッタは、例えば図9のような構成をしている。
図9において、1は真空チャンバー、2は成膜されるべき材料からなるターゲット、3はターゲット2を支持するバッキングプレート、4は、ターゲット2の裏面側に設置され、ターゲット2上に高密度なプラズマを発生させるための磁気回路であって、一般的には永久磁石が用いられる。
さらに、5は処理対象の基板、6はガス導入装置、7は排気装置、8は排気口、9はバルブ、10は防着板、11はアースシールド、12は電源である。
図9において、排気口8を通して真空チャンバー1内部をいったん高真空とした後、ガス導入装置6により一定流量の制御されたスパッタリングガスを導入する。ターゲット2に対向する位置に基板5を設置して、電源12によりバッキングプレート3に高電圧を印加する。これによりターゲット2上に高密度プラズマが発生する。プラズマから引き出されたイオンは、加速されターゲット2に衝突してスパッタリングを起こし、ターゲット2から飛び出したスパッタリング粒子が、対向する基板5に付着して薄膜を形成する。
ターゲット2の裏面側に設置された磁気回路4から生じる磁力線が、効果的に電子をトラップすることによってガスの電離を促進し、より高密度なプラズマを発生させて高速に成膜することが可能である。
しかしながら、このような構成では、磁力線がターゲット2の表面と平行になる付近の領域が成膜に伴って選択的に侵食され、図10に示すように、その侵食部17の最深部がバッキングプレート3にまで到達したときに、ターゲット2の外周部に多くの未使用材料が残ってしまう。
従来、ターゲット材料の利用効率を向上するためにマグネトロン磁石を回転する方法が用いられてきたが、この方法を用いてもターゲット中心部における利用効率は向上するが、外周部における利用効率向上の効果は低かつた。
また、ターゲット周辺に絶縁物を配置してターゲット外周端部まで侵食させる方法も考えられるが、ターゲットに印加される電力が高周波電力である場合、この絶縁物までスパッタリングされて膜中不純物の原因となってしまう。
ターゲットに印加される電力が高周波電力である場合は、成膜室内部の壁面をアノードとしてグロー放電が発生する。壁面の電位は、通常、接地電位に設定されているが、スパッタ粒子のイオン化を促進するために設置されたRFコイルの交流波電力を、導電性シールド構造体の内部に到達させるための手段として、特許文献1に記載された技術がある。
特表2002−530531号公報
前記従来の構成において、外周部における利用効率向上の効果を向上させるためには、ターゲット外周端もスパッタリングさせることが必要である。この課題を解決するためには、磁気回路をターゲットの外周側に移動すれば良いと考えられるが、十分な効果を得るために磁極をアースシールドにかかるまで移動させた場合、プラズマ中の電子閉じ込めが悪化するために、成膜レートの低下やプラズマの消滅が生じる。
また、プラズマの閉じ込めを良好にしようとしてアースシールドの内径を大きくすると、プラズマより入射するイオンがバッキングプレートをスパッタリングしてしまい、膜中に不純物として取り込まれるという不具合を生じる。さらに、ターゲットに高周波電力を印加して成膜を行うRFスパッタリングの場合、この問題を解決するためにアースシールドとターゲット外周端部の間に誘電体からなる物体を設置すると、裏面に配置した磁石から発生する磁場が電子を引き込むことにより生じる大きな負のバイアスによって、この誘電体がスパッタリングされてしまう場合がある。
本発明は、前記従来の課題を解決するものであり、成膜レートを低下させることなく、ターゲット材料利用効率を向上させることを可能にするスパッタリング装置およびスパッタリング方法を提供することを目的とする。
前記目的を達成するために、請求項1に記載の発明は、容器内にターゲットを設置し、前記容器内部にプラズマを発生させて処理対象物に薄膜を形成するスパッタリング装置において、前記ターゲットの周辺に設置され、ターゲットと略平行である面を少なくとも1つ有するシールドに、インピーダンスを制御するための電気回路を接続したことを特徴とする。
請求項2に記載の発明は、容器内にターゲットを設置し、前記容器内部にプラズマを発生させて処理対象物に薄膜を形成するスパッタリング装置において、インピーダンスを制御するための電気回路が接続されたシールドを前記ターゲットの周辺に設置し、さらに前記シールドより外周側にアースシールドを設置したことを特徴とする。
請求項3に記載の発明は、請求項2記載のスパッタリング装置において、ターゲットの周辺に設置されインピーダンスを制御するための電気回路が接続されたシールドの表面を、ターゲットの表面よりも該ターゲットを支持するバッキングプレートに近い位置に配設したことを特徴とする。
請求項4に記載の発明は、請求項1〜3いずれか1項記載のスパッタリング装置において、ターゲットの周辺に設置されインピーダンスを制御するための電気回路が接続されたシールドの外直径を、前記ターゲットの直径よりも40mm以上大きく設定したことを特徴とする。
請求項5に記載の発明は、請求項1〜請求項4いずれかに1項記載のスパッタリング装置において、ターゲットの周辺に設置されたシールドのインピーダンスを制御するために接続された電気回路を、可変容量あるいは可変インダクタの少なくとも1つを含む構成としたことを特徴とする。
請求項6に記載の発明は、請求項1〜5いずれか1項記載のスパッタリング装置において、ターゲットの周辺に設置されたシールドのインピーダンスを制御するために接続された電気回路に、直流電源を直列に接続したことを特徴とする。
請求項7に記載の発明は、請求項1〜6いずれか1項記載のスパッタリング装置において、シールドに生じる直流電圧をモニタする手段を備えたことを特徴とする。
請求項8に記載の発明は、請求項7に記載のスパッタリング装置に用いられるスパッタリング方法であって、インピーダンスを制御するための電気回路が接続されたシールドに生じる直流電圧をモニタしながら処理対象物に対する成膜を行い、前記電圧が略一定になるように前記電気回路のインピーダンスを制御することを特徴とする。
本発明のスパッタリング装置およびスパッタリング方法によれば、成膜レートを低下させることなく、ターゲット外周端部の侵食を促進しターゲット材料利用効率を向上させることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1におけるスパッタリング装置の概略構成図である。
図1において、1は真空チャンバー、2は、成膜されるべき材料からなるターゲットであり、外周部にシールド11Aを設置しており、インピーダンス調整回路13を通してアースに接続されている。シールド11Aの外周には通常のアースに接地されたアースシールド11Bが配置されている。3は、バッキングプレートであって、ターゲット2を保持しており一般的には銅材料からなっている。
4は、磁気回路であって、ターゲット2の裏面に設置することによって、ターゲット2上に高密度なプラズマを発生させることができる。この磁気回路4としては、永久磁石または電磁石、あるいは、これらを組み合わせて構成したものを使用することができる。
さらに、5は処理対象の基板、6はガス導入装置、7は排気装置、8は排気口、9はバルブ、10は防着板、12は、電源であって、高周波電源あるいは直流電源と高周波電源とが重畳されたものでもよい。ここでは、高周波電源を用いた例について説明する。
図1において、排気口8を通して真空チャンバー1内部を高真空とした後、ガス導入装置6により一定流量の制御されたスパッタリングガスを導入する。スパッタリングガスは、一般的には、ArまたはXeなどの希ガスが用いられる。ここでは、Arを使用した例について説明する。
ターゲット2に対向する位置に基板5を設置して、電源12によりバッキングプレート3に高周波電圧を印加する。これによりターゲット上に高密度プラズマが発生する。プラズマから引き出されたイオンは、加速してターゲット2に衝突し、スパッタリングを起こし、ターゲットから飛び出したスパッタリング粒子が、対向する基板5に付着して薄膜を形成する。
ターゲット2上に発生するプラズマは、磁気回路4から生じる磁力線が効果的に電子をトラップすることによって、ガスの電離を促進している。このことより、磁力線がターゲット2の表面と平行になる付近の領域に、高密度なプラズマが生成される。
一般的な平板状のターゲットの場合、ターゲット上に発生したプラズマより引き出されたArイオンは、略垂直にターゲットに衝突する。よって、ターゲット上に生成されたプラズマの密度が、略そのままターゲットの侵食形状に対応することになる。
ターゲット材料の利用効率を向上させるためには、外周部までスパッタリングさせる必要があるが、単純に磁気回路4を外周に移動させるとプラズマが消滅してしまう。これは電子がアース電位のアースシールド11Bに逃げてしまい、電離確率が低下することによって放電維持が不可能になるためである。
逆に、アースシールド11Bを大きくすると、バッキングプレート3が露出してスパッタリングされてしまう。また、ターゲット2とアースシールド11Bの間にフローティング電位となる部材を設置すると、電子がアースに逃げることによるパワーロスの低減はある程度期待できるが、大きく負にチャージアップを起こすことにより、スパッタリングされて、不純物の発生源となるおそれがある。
本実施形態においては、前記問題を解決するために、ターゲット2の外周端部とアースシールド11Bの間にシールド11Aを設置し、このシールド11Aとアースの間にインピーダンスを調整するための電気回路であるインピーダンス調整回路13を設けた。これによって、プラズマ中よりシールド11Aに流れる電流を制御して、放電を維持しつつ、プラズマの電位差を過剰に大きくすることなく成膜することができる。
なお、シールド11Aは、図2〜図4に示すように、その表面をターゲット面よりもバッキングプレート3に近い位置に設置したり、アースシールド11Bの表面をバッキングプレート3に近い位置に設置したり、あるいはシールド11Aとアースシールド11Bとをオーバラツプさせるような構造にしてもよい。
また、図5に示すように、アースシールド11Bは設置せず、ターゲット2と略平行である面を少なくとも1つ有するシールド11Aのみを設置することによっても、同様の効果を得ることはできるが効果の程度は劣る。
既述した特許文献1に記載された技術は、チャンバー内部にフィルタ回路に接続された導電性シールド構造体を設置しているが、これはチャンパーの側面に配置されており、ターゲット上において発生するマグネトロンプラズマに積極的に影響を与えることはできない。このため本発明が課題としているターゲット外周端部の侵食形状を良好にする効果はない。
本実施形態におけるシールドは、ターゲット上において発生するプラズマに対して影響を与えターゲット外周端部まで安定にプラズマを発生させるために、ターゲット外周端部の近傍に配置されることでプラズマに接する必要がある。また、より効果的にプラズマに影響を与えるためには、ターゲットと略平行である面を少なくとも1つ有する方が好ましい。また、インピーダンスの調整はターゲットに印加されている高周波電力の周波数におけるインピーダンスを対象とする。これらの点において本実施形態は特許文献1に記載の技術とは異なる。
また、図6に示すように、シールド11Aの幅は電子の閉じ込め効果に影響を与える。この幅を狭くし過ぎると、電子はインピーダンスの低いアースシールド11Bに向かって流入をはじめるため、放電維持が困難になってくる。この最適値を求めるためにプラズマのシミュレーションを行った。すなわち、直径150mmのターゲット2を用いて、3.0PaのAr放電時の電子の流れを調べたところ、シールド11Aの直径がターゲット2の直径によりも40mm以上大きい場合、電子の流れはアースシールド11Bに向かわないことが分かった。よって、前記のようなシールドを用いた場合、より効果的に放電を維持できると考えられる。
(実施の形態2)
図7は本発明の実施の形態2におけるスパッタリング装置の概略構成図である。なお、図7において、図1と同じ構成要素については同じ符号を用い、詳しい説明を省略する。
実施の形態2では、シールド11Aに、インピーダンス調整回路13と直列に直流電源14を接続しており、インピーダンス調整回路13の調整に加えて、これに直列に直流電源14を接続することにより、より広範囲にシールド11Aに誘起される直流バイアスを制御することが可能になり、これによりシールド11Aの表面への膜の付着を軽減することができる。
なお、実施の形態2において、シールド11Aおよびアースシールド11Bの構造を、図1と同じ場合について記載したが、図2〜図5に示すような構造を採用してもよい。
(実施の形態3)
図8は本発明の実施の形態3におけるスパッタリング装置の概略構成図である。
図8において、図1と同じ構成要素については同じ符号を用い、詳しい説明を省略する。
実施の形態3では、シールド11Aにインピーダンス調整回路13を接続し、さらにシールド11Aに誘起される直流バイアスの電圧値をモニタするVdcモニタ15を設置している。
通常、スパッタリングに伴いシールド11Aに膜が付着すると、インピーダンスが変化しプラズマの状態にも影響を与えてしまう。これを防止するためには、シールド11Aに数Vから数十Vの負のバイアスを生じさせて、軽くスパッタリングさせて膜の付着を軽減することが効果的である。
実施の形態3では、前記膜の付着の程度を、Vdcモニタ15による電圧値の変化によって知ることが可能であり、この信号を基に制御回路16によりフィードバック制御を行い、インピーダンス調整回路13の可変容量を調整することにより、良好な表面状態を長時間保つようにしている。
なお、実施の形態3においても、シールド11Aおよびアースシールド11Bの構造を図1と同じ場合について記載したが、図2〜図5のような構造を採用してもよい。
本発明は、プラズマを利用したスパッタリング装置およびスパッタリング方法に適用され、成膜レートを低下させることなく、ターゲット外周端部の侵食を促進しターゲット材料利用効率を向上させ、低コスト成膜を実現することが要求されるスパッタリング装置に用いて有効である。
本発明の実施の形態1におけるスパッタリング装置の概略概略図 本発明の実施の形態1におけるスパッタリング装置の変形例の概略概略図 本発明の実施の形態1におけるスパッタリング装置の変形例の概略概略図 本発明の実施の形態1におけるスパッタリング装置の変形例の概略概略図 本発明の実施の形態1におけるスパッタリング装置の変形例の概略概略図 本発明の実施の形態1におけるシールド直径とターゲット直径の関係を示す図 本発明の実施の形態2におけるスパッタリング装置の概略構成図 本発明の実施の形態3におけるスパッタリング装置の概略構成図 従来のスパッタリング装置例の概略構成図 従来のスパッタリング装置例におけるターゲット侵食形状を示す図
符号の説明
1 真空チャンバー
2 ターゲット
3 バッキングプレート
4 磁気回路
5 基板
6 ガス導入装置
7 排気装置
8 排気口
9 バルブ
10 防着板
11A シールド
11B アースシールド
12 電源
13 インピーダンス調整回路
14 直流電源
15 Vdcモニタ
16 制御回路
17 ターゲット侵食部

Claims (8)

  1. 容器内にターゲットを設置し、前記容器内部にプラズマを発生させて処理対象物に薄膜を形成するスパッタリング装置において、前記ターゲットの周辺に設置され、ターゲットと略平行である面を少なくとも1つ有するシールドに、インピーダンスを制御するための電気回路を接続したことを特徴とするスパッタリング装置。
  2. 容器内にターゲットを設置し、前記容器内部にプラズマを発生させて処理対象物に薄膜を形成するスパッタリング装置において、インピーダンスを制御するための電気回路が接続されたシールドを前記ターゲットの周辺に設置し、さらに前記シールドより外周側にアースシールドを設置したことを特徴とするスパッタリング装置。
  3. 前記ターゲットの周辺に設置されインピーダンスを制御するための電気回路が接続されたシールドの表面を、前記ターゲットの表面よりも該ターゲットを支持するバッキングプレートに近い位置に配設したことを特徴とする請求項2記載のスパッタリング装置。
  4. 前記ターゲットの周辺に設置されインピーダンスを制御するための電気回路が接続されたシールドの外直径を、前記ターゲットの直径よりも40mm以上大きく設定したことを特徴とする請求項1〜3いずれか1項記載のスパッタリング装置。
  5. 前記ターゲットの周辺に設置されたシールドのインピーダンスを制御するために接続された電気回路を、可変容量あるいは可変インダクタの少なくとも1つを含む構成としたことを特徴とする請求項1〜請求項4いずれかに1項記載のスパッタリング装置。
  6. 前記ターゲットの周辺に設置されたシールドのインピーダンスを制御するために接続された電気回路に、直流電源を直列に接続したことを特徴とする請求項1〜5いずれか1項記載のスパッタリング装置。
  7. 前記シールドに生じる直流電圧をモニタする手段を備えたことを特徴とする請求項1〜6いずれか1項記載のスパッタリング装置。
  8. 請求項7に記載のスパッタリング装置に用いられるスパッタリング方法であって、インピーダンスを制御するための電気回路が接続されたシールドに生じる直流電圧をモニタしながら処理対象物に対する成膜を行い、前記電圧が略一定になるように前記電気回路のインピーダンスを制御することを特徴とするスパッタリング方法。
JP2004326379A 2004-11-10 2004-11-10 スパッタリング装置およびスパッタリング方法 Expired - Fee Related JP4614220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004326379A JP4614220B2 (ja) 2004-11-10 2004-11-10 スパッタリング装置およびスパッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004326379A JP4614220B2 (ja) 2004-11-10 2004-11-10 スパッタリング装置およびスパッタリング方法

Publications (2)

Publication Number Publication Date
JP2006137966A true JP2006137966A (ja) 2006-06-01
JP4614220B2 JP4614220B2 (ja) 2011-01-19

Family

ID=36618973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326379A Expired - Fee Related JP4614220B2 (ja) 2004-11-10 2004-11-10 スパッタリング装置およびスパッタリング方法

Country Status (1)

Country Link
JP (1) JP4614220B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073557B1 (ko) 2009-11-24 2011-10-14 삼성모바일디스플레이주식회사 스퍼터링 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016152089A1 (ja) * 2015-03-25 2016-09-29 株式会社アルバック 高周波スパッタリング装置及びスパッタリング方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049465A (ja) * 1990-04-27 1992-01-14 Ube Ind Ltd 薄膜処理装置の直流電位制御方法および装置
JPH079971U (ja) * 1993-07-05 1995-02-10 日電アネルバ株式会社 バイアススパッタ装置
JPH07147200A (ja) * 1993-11-11 1995-06-06 Alps Electric Co Ltd 高周波マグネトロンプラズマ装置
JPH10102234A (ja) * 1996-09-26 1998-04-21 Canon Inc スパッタ装置及び該装置を用いた成膜方法
JP2001035698A (ja) * 1999-07-26 2001-02-09 Matsushita Electric Ind Co Ltd プラズマ発生方法及びプラズマ処理装置
JP2004277785A (ja) * 2003-03-14 2004-10-07 Sony Corp スパッタリング装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049465A (ja) * 1990-04-27 1992-01-14 Ube Ind Ltd 薄膜処理装置の直流電位制御方法および装置
JPH079971U (ja) * 1993-07-05 1995-02-10 日電アネルバ株式会社 バイアススパッタ装置
JPH07147200A (ja) * 1993-11-11 1995-06-06 Alps Electric Co Ltd 高周波マグネトロンプラズマ装置
JPH10102234A (ja) * 1996-09-26 1998-04-21 Canon Inc スパッタ装置及び該装置を用いた成膜方法
JP2001035698A (ja) * 1999-07-26 2001-02-09 Matsushita Electric Ind Co Ltd プラズマ発生方法及びプラズマ処理装置
JP2004277785A (ja) * 2003-03-14 2004-10-07 Sony Corp スパッタリング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073557B1 (ko) 2009-11-24 2011-10-14 삼성모바일디스플레이주식회사 스퍼터링 장치
US9034156B2 (en) 2009-11-24 2015-05-19 Samsung Display Co., Ltd. Sputtering apparatus

Also Published As

Publication number Publication date
JP4614220B2 (ja) 2011-01-19

Similar Documents

Publication Publication Date Title
JP4945566B2 (ja) 容量結合型磁気中性線プラズマスパッタ装置
KR100322330B1 (ko) 재료의 이온 스퍼터링 방법 및 장치
US11255012B2 (en) Electrically and magnetically enhanced ionized physical vapor deposition unbalanced sputtering source
JP3939499B2 (ja) イオン化物理蒸着の方法および装置
KR100887820B1 (ko) 변조 전력 신호를 이용한 이온 밀도 및 에너지 제어 시스템및 방법
US6080287A (en) Method and apparatus for ionized physical vapor deposition
US6358376B1 (en) Biased shield in a magnetron sputter reactor
JP3846970B2 (ja) イオン化スパッタリング装置
KR20060130500A (ko) 스퍼터링을 제어하기 위한 전력 신호를 변조하기 위한시스템 및 방법
JP4344019B2 (ja) イオン化スパッタ方法
WO2009157439A1 (ja) スパッタリング装置及びスパッタリング方法
KR20140133513A (ko) 스퍼터 장치
JP2007197840A (ja) イオン化スパッタ装置
JP4614220B2 (ja) スパッタリング装置およびスパッタリング方法
US6342139B1 (en) Sputtering system
JP5773346B2 (ja) セルフイオンスパッタリング装置
JP4197149B2 (ja) スパッタリング装置
JP2007291477A (ja) スパッタリング装置
JP3784203B2 (ja) マグネトロンスパッタ方法と装置
JPH049465A (ja) 薄膜処理装置の直流電位制御方法および装置
Bellido-Gonzalez et al. HIPIMS in full face erosion circular cathode for semiconductor applications
JP2006169610A (ja) スパッタリング装置
JPH11200038A (ja) マグネトロンスパッタ装置及びその方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071012

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090513

A131 Notification of reasons for refusal

Effective date: 20090526

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090708

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20091201

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20100531

Free format text: JAPANESE INTERMEDIATE CODE: A911

A131 Notification of reasons for refusal

Effective date: 20100622

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100707

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
RD03 Notification of appointment of power of attorney

Effective date: 20100910

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100914

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100915

A61 First payment of annual fees (during grant procedure)

Effective date: 20101013

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20131029

LAPS Cancellation because of no payment of annual fees