JP2006084403A - スキャンフリップフロップ回路とこれを用いたスキャンテスト回路およびテスト設計手法 - Google Patents
スキャンフリップフロップ回路とこれを用いたスキャンテスト回路およびテスト設計手法 Download PDFInfo
- Publication number
- JP2006084403A JP2006084403A JP2004271417A JP2004271417A JP2006084403A JP 2006084403 A JP2006084403 A JP 2006084403A JP 2004271417 A JP2004271417 A JP 2004271417A JP 2004271417 A JP2004271417 A JP 2004271417A JP 2006084403 A JP2006084403 A JP 2006084403A
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- value
- test
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
ディレイテストを行う際にタイミングに余裕のないパスにおいては、終点となるフリップフロップに対する始点のフリップフロップ数は必ずしも1ではなく、他の始点となるフリップフロップの前段にある組み合わせ回路によっては、始点である出力ビットを反転するスキャンフリップフロップにおける論理値の遷移が観測点に伝播せず、遅延故障テストができない場合がある。
【解決手段】
出力値を保持する保持容易型スキャンフリップフロップを用意し、テスト対象パスの終点となるフリップフロップに関連するすべてのフリップフロップのうち、ターゲットパス上にないフリップフロップを、出力値を保持する保持容易化回路に置換することによって、ターゲットパスの遅延故障検出(ディレイテスト)時に前記その他のパスを非活性化し、前記ターゲットパスの始点である反転容易型スキャンフリップフロップにおける信号の変化を確実にテスト対象回路に伝播する。
【選択図】 図1
Description
ディレイテストの方法について、図11を用いて説明する。図11はブロードサイド方式と呼ばれるディレイテストの代表的な方式のひとつである。ディレイテストを始める前段階として、シフトサイクル(スキャンイン)でシフト・レジスタ状に接続されている各スキャンフリップフロップに遷移前の値を設定する。その後、スキャンイネーブル信号(ScanEnable)を非活性状態にしている間、つまりシフトサイクルを解除した状態でクロック(TestClock)を2回入力する(A,B)。
200 一般的なスキャンフリップフロップ回路
201 反転容易型スキャンフリップフロップ回路
202 保持容易型スキャンフリップフロップ回路
203 反転保持混在型スキャンフリップフロップ回路
Claims (9)
- 入力値にかかわらず出力値を保持するモードを有するスキャンフリップフロップ。
- 第1のモードと第2のモードとを有し、
第1のモードにおいては入力端子からの入力値に関わらず1つ前の周期に出力端子から出力した値を保持して出力し、第2のモードにおいては入力端子からの入力値を出力することを特徴とする請求項1に記載のスキャンフリップフロップ。 - スキャンフリップフロップ本体と、前記出力端子と前記入力端子とのうちいずれかを選択的にスキャンフリップフロップ本体の入力値として選択するセレクタとを有し、前記セレクタは、前記第1のモードにおいては前記出力端子の値を選択して出力し、前記第2のモードにおいては前記入力端子の値を選択することを特徴とする請求項2に記載のスキャンフリップフロップ。
- 請求項2、または3に記載のスキャンフリップフロップを具備するスキャンテスト回路。
- 前記第1のモードと第2のモードとに加えさらに第3のモードを有し、
第3のモードにおいては1つ前の周期に出力した値の反転値を出力することを特徴とする請求項2に記載のスキャンフリップフロップ。 - スキャンフリップフロップ本体と、前記出力端子と前記入力端子と前記スキャンフリップ本体の反転出力端子とのうちいずれかを選択的にスキャンフリップフロップ本体の入力値として選択するセレクターとを有し、前記セレクタは、前記第1のモードにおいては前記出力端子の値を選択して出力し、前記第2のモードにおいては前記入力端子の値を選択し、前記第3のモードにおいては前記スキャンフリップ本体の反転出力端子の値を選択して出力することを特徴とする請求項2に記載のスキャンフリップフロップ。
- 請求項5、または6に記載のスキャンフリップフロップを具備するスキャンテスト回路。
- 論理回路から成るLSIの内部回路をテストするための複数のフリップフロップの直列接続回路で構成されシフトレジスタとして動作させるスキャンチェーンを備え、テストモード時にテスト用のスキャンテストデータ及びクロックを入力し、前記内部回路により論理演算させ、その演算結果の出力であるスキャンアウト結果データに基づき前記内部回路が正常動作していることを確認するスキャンパス方式のテストで、入力するクロックの2周期で実動作スピードのタイミングテストを行うテスト設計において
テスト対象となる信号伝播経路を抽出するステップと
前記テスト対象信号伝播経路の終点に設けられた第1のフリップフロップに前記入力されたクロックの1周期内に伝播の影響を与える第2のフリップフロップが前記2周期の1周期目に出力する第1の値と前記2周期の2周期目に出力する第2の値とを決定するステップと
前記第2の値が設定可能かどうかを判定するステップと
前記第2の値が設定可能でない場合前記第1の値と前記第2の値が等しいかどうかを判定するステップと
第1の値と第2の値が等しい場合前記第2のフリップフロップを請求項1乃至3に記載のスキャンフリップフロップに置き換えることを特徴とするテスト設計手法。 - 論理回路から成るLSIの内部回路をテストするための複数のフリップフロップの直列接続回路で構成されシフトレジスタとして動作させるスキャンチェーンを備え、テストモード時にテスト用のスキャンテストデータ及びクロックを入力し、前記内部回路により論理演算させ、その演算結果の出力であるスキャンアウト結果データに基づき前記内部回路が正常動作していることを確認するスキャンパス方式のテストで、入力するクロックの2周期で実動作スピードのタイミングテストを行うテスト設計において
テスト対象となる信号伝播経路を抽出する第1のステップと
前記テスト対象信号伝播経路の終点に設けられた第1のフリップフロップに前記入力されたクロックの1周期内に伝播の影響を与える第2のフリップフロップを請求項第5,6に記載のスキャンフリップフロップに置き換える第2のステップと
前記第1のフリップフロップに前記入力されたクロックの1周期内に伝播の影響を与える前記第2のフリップフロップが前記2周期の1周期目に出力する第1の値と前記2周期の2周期目に出力する第2の値とを決定する第3のステップと
前記第1の値と前記第2の値が等しいかどうかを判定する第4のステップと
前記第4のステップの判定結果に基づいて前記第2のフリップフロップを使用するモードを決定する第5のステップを決定することを特徴とするテスト設計手法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271417A JP4650928B2 (ja) | 2004-09-17 | 2004-09-17 | スキャンフリップフロップ回路とこれを用いたスキャンテスト回路およびテスト設計手法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271417A JP4650928B2 (ja) | 2004-09-17 | 2004-09-17 | スキャンフリップフロップ回路とこれを用いたスキャンテスト回路およびテスト設計手法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006084403A true JP2006084403A (ja) | 2006-03-30 |
JP4650928B2 JP4650928B2 (ja) | 2011-03-16 |
Family
ID=36163018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004271417A Expired - Fee Related JP4650928B2 (ja) | 2004-09-17 | 2004-09-17 | スキャンフリップフロップ回路とこれを用いたスキャンテスト回路およびテスト設計手法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4650928B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296548A (ja) * | 2008-06-09 | 2009-12-17 | Toshiba Corp | 半導体集積回路装置 |
US8441277B2 (en) | 2007-12-28 | 2013-05-14 | Nec Corporation | Semiconductor testing device, semiconductor device, and testing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1090368A (ja) * | 1996-09-19 | 1998-04-10 | Dainippon Printing Co Ltd | 半導体集積回路および半導体集積回路の検証方法 |
JPH1185562A (ja) * | 1997-09-04 | 1999-03-30 | Oki Electric Ind Co Ltd | 半導体集積回路 |
JPH11219385A (ja) * | 1998-02-03 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 集積回路の遅延故障検出方法 |
JP2001153932A (ja) * | 1999-11-29 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテストパターン生成方法及びその検査方法 |
JP2002124852A (ja) * | 2000-10-12 | 2002-04-26 | Toshiba Corp | 記憶回路、半導体集積回路及び遅延故障テスト対応設計方法 |
-
2004
- 2004-09-17 JP JP2004271417A patent/JP4650928B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1090368A (ja) * | 1996-09-19 | 1998-04-10 | Dainippon Printing Co Ltd | 半導体集積回路および半導体集積回路の検証方法 |
JPH1185562A (ja) * | 1997-09-04 | 1999-03-30 | Oki Electric Ind Co Ltd | 半導体集積回路 |
JPH11219385A (ja) * | 1998-02-03 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 集積回路の遅延故障検出方法 |
JP2001153932A (ja) * | 1999-11-29 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテストパターン生成方法及びその検査方法 |
JP2002124852A (ja) * | 2000-10-12 | 2002-04-26 | Toshiba Corp | 記憶回路、半導体集積回路及び遅延故障テスト対応設計方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441277B2 (en) | 2007-12-28 | 2013-05-14 | Nec Corporation | Semiconductor testing device, semiconductor device, and testing method |
JP2009296548A (ja) * | 2008-06-09 | 2009-12-17 | Toshiba Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4650928B2 (ja) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6763489B2 (en) | Method for scan testing of digital circuit, digital circuit for use therewith and program product for incorporating test methodology into circuit description | |
JP5256840B2 (ja) | 論理回路 | |
US6389566B1 (en) | Edge-triggered scan flip-flop and one-pass scan synthesis methodology | |
KR100897975B1 (ko) | 반도체 집적회로 | |
JP4701244B2 (ja) | マイクロコンピュータ及びそのテスト方法 | |
JP4922055B2 (ja) | スキャンテスト回路、及びスキャンテスト制御方法 | |
US6145105A (en) | Method and apparatus for scan testing digital circuits | |
JP2010276479A (ja) | 半導体集積回路、及びそのテスト方法 | |
JP3606525B2 (ja) | スキャンテスト回路 | |
US20160349318A1 (en) | Dynamic Clock Chain Bypass | |
US20090240996A1 (en) | Semiconductor integrated circuit device | |
JP2007205933A (ja) | 半導体集積回路 | |
US8145963B2 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
US20070022343A1 (en) | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same | |
JP2002202348A (ja) | 論理集積回路のテスト回路およびその方法 | |
JP2004110265A (ja) | 半導体集積回路のテスト容易化方法 | |
US6427218B2 (en) | Method of generating test pattern for semiconductor integrated circuit and method of testing the same | |
EP1939641B1 (en) | Improved scan chain architecture for increased diagnostic capability in digital electronic devices | |
JP4650928B2 (ja) | スキャンフリップフロップ回路とこれを用いたスキャンテスト回路およびテスト設計手法 | |
JP2008292368A (ja) | スキャンテストポイント回路、及び集積回路 | |
US6629277B1 (en) | LSSD interface | |
JP4549701B2 (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
US7155649B2 (en) | Scan test control method and scan test circuit | |
JP5383588B2 (ja) | スキャンテスト回路、半導体集積回路 | |
JP2001108727A (ja) | クロック制御回路および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |