JP2008292368A - スキャンテストポイント回路、及び集積回路 - Google Patents
スキャンテストポイント回路、及び集積回路 Download PDFInfo
- Publication number
- JP2008292368A JP2008292368A JP2007139356A JP2007139356A JP2008292368A JP 2008292368 A JP2008292368 A JP 2008292368A JP 2007139356 A JP2007139356 A JP 2007139356A JP 2007139356 A JP2007139356 A JP 2007139356A JP 2008292368 A JP2008292368 A JP 2008292368A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- signal
- flop
- flip
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】面積オーバーヘッドが小さく、容易に所望のテストパタンを生成することができるスキャンテストポイント回路を提供する。
【解決手段】本発明に係るスキャンテストポイント回路20は、前段に接続された論理回路から出力されたユーザ信号又は自己の出力の反転信号が入力される始点スキャンフリップフロップSFFと、スキャンチェーンにより値が設定され、始点スキャンフリップフロップSFFに入力される信号を前記ユーザ信号あるいは反転信号の一方に設定するテスト用スキャンフリップフロップ20と、を有する。
【選択図】 図2
【解決手段】本発明に係るスキャンテストポイント回路20は、前段に接続された論理回路から出力されたユーザ信号又は自己の出力の反転信号が入力される始点スキャンフリップフロップSFFと、スキャンチェーンにより値が設定され、始点スキャンフリップフロップSFFに入力される信号を前記ユーザ信号あるいは反転信号の一方に設定するテスト用スキャンフリップフロップ20と、を有する。
【選択図】 図2
Description
本発明は、スキャン設計においてテスト対象パスに入力する信号を容易に設定するスキャンテストポイント回路、及びこれを備えた集積回路に関する。
従来より、集積回路内部の論理回路の動作テストを行うために、集積回路のフリップフロップをスキャンフリップフロップに置き換え、複数のスキャンフリップフロップをシリアルに接続してスキャンチェーンを構成し、スキャンチェーンをシフトレジスタのように動作させて動作テストに必要なフリップフロップの設定を行うスキャン設計が知られている。動作テストを行いたいテスト対象パスの前後にスキャンチェーンを構成するスキャンフリップフロップを接続し、テスト対象パスの始点に接続された始点スキャンフリップフロップからテストパタンを入力して、テスト対象パスTPを伝播したテスト結果を、テスト対象パスの終点に接続された終点スキャンフリップフロップにキャプチャする。その後、スキャンチェーンをシフトレジスタのように動作させて出力をスキャンすることにより、テスト対象パスの動作を観測することができる。このようなスキャン設計は、例えば、集積回路の縮退故障検出や遅延故障検出に用いられている。
以下に遅延故障検出の手法の一つであるブロードサイド(Broad−Side)方式のディレイテストについて説明を行う。ブロードサイド方式のディレイテストでは、はじめにスキャンイネーブル信号Scan Enableを活性状態とし、シフトレジスタ状に接続されたスキャンフリップフロップをシフトサイクルさせ、テストパタンをスキャンイン信号Scan inによって入力する(スキャンイン)。これにより、各スキャンフリップフロップが初期値に設定される。
次に、スキャンイネーブル信号Scan Enableを非活性状態とし、スキャンチェーンのシフトサイクルを解除した状態で、高速クロックパルスCLK1、CLK2を印加する。はじめの高速クロックパルスCLK1の立ち上がりエッジから2度目の高速クロックパルスCLK2の立ち上がりエッジまでの時間は実動作と同じに時間に設定する。はじめの高速クロックパルスCLK1の立ち上がりにおいて、始点スキャンフリップフロップの値を反転させる。次に、2度目の高速クロックパルスCLK2の立ち上がりにおいて、この反転信号を始点スキャンフリップフロップからテスト対象パスに出力し、テスト対象パスを伝播した結果を終点スキャンフリップフロップでキャプチャする。このキャプチャされた信号をScan Enableを活性状態とすることによりスキャンシフトさせて出力する(スキャンアウト)。このスキャンアウトされたテスト結果と、予測されるテスト対象パスの遷移後の予測結果とを比較する。これにより、実動作速度においてテスト対象パスが正常に動作するか否かをテストすることができる。
このように、ブロードサイド方式のディレイテストでは、高速クロックパルスCLK1の印加時に始点スキャンフリップフロップの値を反転させることが必要である。しかしながら、始点スキャンフリップフロップの前に接続される論理回路が複雑になると、始点スキャンフリップフロップの値を反転させるためには、前方に接続された複数の論理回路を考慮しなければならず、テストパタンの生成に処理時間を要し、さらに、テストパタン数が増大するという問題を有する。場所によっては論理回路の組み合わせにより始点スキャンフリップフロップの値を反転できない箇所では、所望のテストパタンを生成できず遅延故障検出を行うことができない。
スキャンチェーンを用いた動作テストでは、テスト対象パスTPの任意の位置に挿入され、任意の位置の値を1又は0に設定することができるスキャンテストポイント回路が用いられる場合がある。しかしながら、従来のスキャンテストポイント回路では、テスト対象パスTPの任意の位置の値を1又は0のどちらか一方に設定することしかできない。そのため、遅延故障検出において任意にテスト対象パスTPの始点スキャンフリップフロップの値を反転させることができない。また、任意の位置を任意の値に設定することができるスキャンテストポイント回路が用いられる場合もあるが、この場合のスキャンテストポイント回路は回路規模が大きい。
特許文献1には、スキャンフリップフロップの出力を反転させて入力することができるスキャンフリップフロップが記載されている。図6は、特許文献1に示されたスキャンフリップフロップを示す構成図である。このスキャンフリップフロップ60は、第1セレクタ61、第2セレクタ62、フリップフロップ63、及びラッチ64を備えている。第1セレクタ61は、フリップフロップ63の出力の反転信号QCあるいは前段に接続された論理回路から入力されるデータDを選択して出力する。第2セレクタ62は、第1セレクタ61の出力あるいはスキャンイン信号SIを選択してフリップフロップ63に出力する。ラッチ64は、モード信号SM、クロックTを入力し、クロックTのタイミングに合わせて第1セレクタ61の選択を制御する制御信号を出力する。
このように構成されたスキャンフリップフロップでは、モード信号SMが活性状態においてフリップフロップ64に1を設定し、次に非活性状態にして第1セレクタ61の出力および第2セレクタ62の出力を反転信号QCに設定し、フリップフロップ63に反転信号QCを入力することができる。
特開2001−4710号公報、図6
しかしながら、特許文献1に記載された回路では、モード信号SMを活性状態から非活性状態に変化させた後の、最初のクロックTの入力においては、必ずフリップフロップ63に反転信号QCが入力されることとなる。そのため、スキャンテストのキャプチャ動作において、フリップフロップ63に必要に応じて前段の論理回路から入力されるデータ信号Dを入力することができない。
もし、前段に接続された論理回路から入力されるデータ信号を選択できるように、前記の任意の値に設定することができるスキャンテストポイント回路を用いようとすると、回路規模が大きくなり、面積オーバーヘッドが大きくなるという問題点を有する。
本発明に係るスキャンテストポイント回路は、前段に接続された論理回路から出力されたユーザ信号又は自己の出力の反転信号が入力される始点スキャンフリップフロップと、
スキャンチェーンにより値が設定され、前記始点スキャンフリップフロップに入力される信号を前記ユーザ信号あるいは前記反転信号の一方に設定するテスト用スキャンフリップフロップと、を有するものである。
スキャンチェーンにより値が設定され、前記始点スキャンフリップフロップに入力される信号を前記ユーザ信号あるいは前記反転信号の一方に設定するテスト用スキャンフリップフロップと、を有するものである。
このように、スキャンチェーンにより値の設定が可能なテスト用スキャンフリップフロップを用いて、スキャンフリップフロップに入力される信号を、ユーザ信号あるいは反転信号に設定することにより、面積オーバーヘッドが小さいまま、スキャンフリップフロップに入力される信号を任意に反転信号あるいはユーザ信号の一方に容易に設定することができる。
本発明のスキャンテストポイント回路によれば、面積オーバーヘッドが小さいまま、スキャンフリップフロップに入力される信号を反転信号あるいはユーザ信号の一方に容易に設定することができる。
以下、添付した図面を参照して本発明の実施の形態について説明する。
図1は、本発明に係るスキャンテストポイント回路20が挿入される集積回路10の一構成例を示すブロック図である。集積回路10は、シリアルに複数のスキャンフリップフロップ11A〜11Gが接続されたスキャンチェーン12と、スキャンチェーン12に接続された論理回路13とに分けることができる。スキャンチェーン12は、スキャンフリップフロップ11A〜11Gが順に接続され、入力側のスキャンフリップフロップ11Aにはスキャンテストのテストパタンであるスキャンイン信号Scan inが入力され、出力側のスキャンフリップフロップ11Gからスキャンテストの結果データであるスキャンアウト信号Scan outが出力される。なお、スキャンフリップフロップ11A〜11Gには同期したクロック信号Clockが入力されている。
論理回路13は、図1の太線で示すように、テストを行うパスであるテスト対象パスTPが設定されている。テスト対象パスTPは、テストパタン自動生成プログラム、又はユーザによって設定されるパスであり、実行するテスト毎に任意のパスに設定することができる。テスト対象パスTPは、入力側にスキャンフリップフロップ11Dが接続され、出力側にスキャンフリップフリップ11Fが接続されている。すなわち、テスト対象パスTPは、前後がスキャンフリップフロップ11に接続されている。以下では、テスト対象パスTPの始点に接続されたスキャンフリップフロップ11Dを始点スキャンフリップフロップSFFと称し、テスト対象パスTPの終点に接続されたスキャンフリップフロップ11Fを終点スキャンフリップフロップEFFと称す。例えばテスト対象パスTPは、図1に示すように、NAND回路14、16、及びNOR回路15、17を介して終点スキャンフリップフロップEFFに接続されているものとする。本実施形態に係るスキャンテストポイント回路(図示せず)は、このように構成された集積回路10において、始点スキャンフリップフロップSFFに設置される。
[第1の実施形態]
図2は、本発明の第1の実施形態に係るスキャンテストポイント回路20の構成を示す図である。スキャンテストポイント回路20は、始点スキャンフリップフロップSFF、テスト用スキャンフリップフロップ21、マルチプレクサ22、及びインバータ23を備えて構成されている。スキャンテストポイント回路20は、テスト対象パスTPに接続された始点スキャンフリップフロップSFFに設置される。
図2は、本発明の第1の実施形態に係るスキャンテストポイント回路20の構成を示す図である。スキャンテストポイント回路20は、始点スキャンフリップフロップSFF、テスト用スキャンフリップフロップ21、マルチプレクサ22、及びインバータ23を備えて構成されている。スキャンテストポイント回路20は、テスト対象パスTPに接続された始点スキャンフリップフロップSFFに設置される。
テスト用スキャンフリップフロップ21は、スキャンフリップフロップ11(始点スキャンフリップフロップSFF)と略同一構成を有するスキャンフリップフロップによって構成されている。テスト用スキャンフリップフロップ21及び始点スキャンフリップフロップSFFは、マルチプレクサ25及びフリップフロップ26を備えたMUX(マルチプレクサ)式のフリップフロップにより構成されている。マルチプレクサ25は、一方にデータ信号Data inを入力し、他方にスキャンイン信号Scan inを入力し、制御信号としてスキャンイネーブル信号Scan Enableを入力する。マルチプレクサ25は、スキャンイネーブル信号Scan Enableが非活性状態において一方から入力されたデータ信号Data inをフリップフロップ26に出力し、活性状態において他方から入力されたスキャンイン信号Scan inをフリップフロップ26に出力するよう構成されている。フリップフロップ26は、クロックClockの立ち上がりにおいて、マルチプレクサ25の出力を取り込み、取り込んだ信号レベルに応じた信号をデータアウト信号Data outとして出力するよう構成されている。
すなわち、テスト用スキャンフリップフロップ21では、スキャンイネーブル信号Scan Enableが非活性状態において、データ信号Data inを取り込んで、マルチプレクサ22に出力するよう構成されている。テスト用スキャンフリップフロップ21には、スキャンチェーン12を構成するスキャンフリップフロップ11(図1)に入力されるクロックClock及びスキャンイネーブル信号Scan Enableと同じ信号が入力されている。
マルチプレクサ22は、一方の入力として始点スキャンフリップフロップSFFの出力がインバータ23によって反転された反転信号を入力し、他方の入力として外部からのユーザ信号を入力し、制御信号としてテスト用スキャンフリップフロップ21の出力を入力する。なお、実施形態の説明では、図1に示す前段の論理回路19から後段のスキャンチェーン12に入力される信号(NOR回路19、17の出力)をユーザ信号と呼んでいる。マルチプレクサ22は、テスト用スキャンフリップフロップ21の出力がHレベルにおいて反転信号を始点スキャンフリップフロップSFFに出力し、Lレベルにおいてユーザ信号を始点スキャンフリップフロップSFFに出力するよう構成されている。すなわち、マルチプレクサ22は、テスト用スキャンフリップフロップ21の出力に応じて、前方の論理回路13から入力されたユーザ信号か始点スキャンフリップフロップSFFの出力の反転信号を始点スキャンフリップフロップSFFに出力するよう構成されている。
次に、このように構成されたスキャンテストポイント回路20の動作について説明する。図3Aは、始点スキャンフリップフロップSFF(11D)にスキャンテストポイント回路20を挿入する前のタイミングチャートである。ブロードサイド方式のディレイテストにおいては、はじめの高速クロックパルスCLK1印加時に始点スキャンフリップフロップSFFの値を反転する必要がある。高速クロックパルスCLK1印加時では、スキャンイネーブル信号Scan Enableは非活性状態となり、始点スキャンフリップフロップSFFに入力される信号は、前段に接続されたNOR回路19(図1)の出力であるユーザ信号となる。
図3Aにおいて、はじめに、スキャンイネーブル信号Scan Enableを活性状態とし、各スキャンフリップフロップ11に初期値を設定する。スキャンインにおいて、
スキャンフリップフロップ11A、11BをLレベルに設定する。これにより、NOR回路19の出力は、Hレベルに設定される。同時に、スキャンインにおいて、始点スキャンフリップフロップSFFをLレベルに設定する。次に、スキャンイネーブル信号Scan Enableを非活性状態として、高速クロックパルスCLK1、CLK2を印加する。はじめの高速クロックパルスCLK1印加時に、スキャンインによってスキャンフリップフロップ11A、11Bに設定されたHレベルのユーザ信号が始点スキャンフリップフロップに入力される。これにより、高速クロックパルスCLK1の立ち上がりで、始点スキャンフリップフロップSFFは、LレベルからHレベルに反転される。次に、2度目の高速クロックパルスCLK2により、始点スキャンフリップフロップSFFのHレベルの信号が、テスト対象パスTPを伝播して終点スキャンフリップフロップEFFにキャプチャされる。このテスト結果は、再びスキャンシフトすることにより出力される(スキャンアウト)。
スキャンフリップフロップ11A、11BをLレベルに設定する。これにより、NOR回路19の出力は、Hレベルに設定される。同時に、スキャンインにおいて、始点スキャンフリップフロップSFFをLレベルに設定する。次に、スキャンイネーブル信号Scan Enableを非活性状態として、高速クロックパルスCLK1、CLK2を印加する。はじめの高速クロックパルスCLK1印加時に、スキャンインによってスキャンフリップフロップ11A、11Bに設定されたHレベルのユーザ信号が始点スキャンフリップフロップに入力される。これにより、高速クロックパルスCLK1の立ち上がりで、始点スキャンフリップフロップSFFは、LレベルからHレベルに反転される。次に、2度目の高速クロックパルスCLK2により、始点スキャンフリップフロップSFFのHレベルの信号が、テスト対象パスTPを伝播して終点スキャンフリップフロップEFFにキャプチャされる。このテスト結果は、再びスキャンシフトすることにより出力される(スキャンアウト)。
このように、始点スキャンフリップフロップSFF(11D)にスキャンテストポイント回路20を設置する前では、始点スキャンフリップフロップSFFを反転させるためには、スキャンインにおいてNOR回路19の動作を考慮した上で前段に接続された論理回路であるスキャンフリップフロップ11A、11Bの値を設定しなければならない。
図3Bは、始点スキャンフリップフロップSFF(11D)にスキャンテストポイント回路20を設置した場合のタイミングチャートである。なお、本実施形態において、始点スキャンフリップフロップSFFの値を反転するか否かは、スキャンインにおいてテスト用スキャンフリップフロップ21の値をHレベル又はLレベルに設定することにより選択可能である。なお、図3Bは、始点スキャンフリップフロップSFFの値を反転させる場合のスキャンテストポイント回路20の動作を示している。はじめに、スキャンイネーブル信号Scan Enableを活性状態として、各スキャンフリップフロップ11に初期値を設定する(スキャンイン)。スキャンインによって、テスト用スキャンフリップフロップ21にHレベルを設定し、始点スキャンフリップフロップSFF(11D)にLレベルを設定する。
次に、スキャンイネーブル信号Scan Enableを非活性状態とする。高速クロックパルスCLK1の立ち上がりにおいて、スキャンインによって設定されたテスト用スキャンフリップフロップ21のHレベルは、マルチプレクサ22の出力を反転信号に設定する。この反転信号は、高速クロックパルスCLK1の立ち上がりにおいて、始点スキャンフリップフロップSFFに入力される。これにより、高速クロックパルスCLK1印加時に、始点スキャンフリップフロップSFFの値が反転する。また、高速クロックパルスCLK1の立ち上がりでテスト用スキャンフリップフロップのデータ信号Data inをLレベルとしておく。これにより、テスト用スキャンフリップフロップ21にはLレベルが入力され、高速クロックパルスCLK1の印加後にはマルチプレクサ22がユーザ信号を出力する状態になる。このように、始点スキャンフリップフロップSFFの値を反転させる必要がある高速クロックパルスCLK1の印加時以外には、クロックの入力の度に始点スキャンフリップフロップ21の値が反転しない状態に容易に設定できるよう、テスト用スキャンフリップフロップのデータ信号Data inはLレベルに固定しておくことが好ましい。
次に、高速クロックパルスCLK2の立ち上がりにおいて、高速クロックパルスCLK1時に入力された始点スキャンフリップフロップSFFのHレベルが、テスト対象パスTPを伝播して終点スキャンフリップフロップEFFにキャプチャされる。なお、図4に示すように、始点スキャンフリップフロップSFFから終点スキャンフリップフロップEFFの間に介された論理回路(NAND回路14、16、NOR回路15、17)には、他方の入力に、それぞれテスト対象パスTPを活性化するための条件を満たす信号が入力されている。この結果、高速クロックCLK1印加時に始点スキャンフリップフロップSFFに入力されたHレベルが、テスト対象パスTPを伝播して終点スキャンフリップフロップEFFにキャプチャされる。すなわち、図4に示すように、高速クロックパルスCLK2の立ち上がりにおいて、始点スキャンフリップフロップSFFの出力はLからH、NAND回路14の出力はHからL、NOR回路15の出力はLからH、NAND回路16の出力はHからL、そしてNOR回路17の出力がLからHとなって、終点スキャンフリップフロップEFFにHレベルがキャプチャされる。
次に、スキャンイネーブル信号Scan Enableを活性状態とし、シフトサイクルを再開する(スキャンアウト)。これにより、テスト対象パスTPを伝播した出力信号がスキャンアウト信号Scan outから出力される。この出力信号を、遅延故障がないとした場合の期待値と比較することにより遅延故障を検出することができる。すなわち、テスト対象パスTPに遅延故障がない場合には、出力信号は2度目の高速クロックパルスCLK2によって変化した値となるが、遅延故障によって信号の伝播が遅れた場合では出力信号が変化する前の値となる。高速クロックパルスCLK1、CLK2の間隔は、実動作速度に設定されているため、テスト対象パスTPが実動作速度において所望の動作を行うことができるか否か判定することができる。
また、始点スキャンフリップフロップSFF(11D)にスキャンテストポイント回路20を設置した場合であっても始点スキャンフリップフロップSFFの値を反転しないよう制御することもできる。図1に示すように、始点スキャンフリップフロップSFF(11D)が他の論理回路13(NOR回路19)の終点となったり、別のパスを活性化させるための値を生成する場合等にあっては、始点スキャンフリップフロップSFFの値を反転させることがテスト対象パスの弊害となる場合がある。このような場合には、スキャンインによって、テスト用スキャンフリップフロップ21にLレベルを設定すればよい。これにより、高速クロックパルスCLK1印加時に始点スキャンフリップフロップSFFには、ユーザ信号が入力されることとなる。なお、始点スキャンフリップフロップSFFの値を反転させない場合であっても、始点スキャンフリップフロップSFFの値が無闇に反転されないようデータ信号Data inはLレベルに固定されていることが好ましい。
このように、本実施形態によれば、テスト用スキャンフリップフロップ21の出力信号によって制御され、ユーザ信号又は始点スキャンフリップフロップSFFの出力信号を反転した反転信号を出力するマルチプレクサ22を、始点スキャンフリップフロップSFFの直前に挿入することにより、始点スキャンフリップフロップSFFに入力される信号を任意で反転することができる。
また、始点スキャンフリップフロップSFFの値を反転させることがテスト対象パスの弊害となる場合にあっても、始点スキャンフリップフロップSFFの入力を任意の信号に選択可能であるため、テスト対象パスTPに応じた異なるパタン生成を容易に行うことができる。これにより、テストパタン自動作成プログラムの処理量を削減すると共に、故障検出率を上げることができる。
また、本発明によるスキャンテストポイント回路20は、1つのテスト用スキャンフリップフロップ21と、1つのマルチプレクサ22によって構成されるため、回路規模が小さく、スキャンテストポイント回路20を挿入したことによる面積オーバーヘッドが小さい。
[第2の実施形態]
次に、本発明の第2の実施形態に係る集積回路について説明を行う。なお、第2の実施形態に係る集積回路全体の構成については、図1と略同一構成であるためその説明を省略する。図5は、本発明の第2の実施形態に係る集積回路が有するスキャンテストポイント回路40の構成を示す図である。スキャンテストポイント回路40は、第1の実施形態と同様に、始点スキャンフリップフロップSFF、テスト用スキャンフリップフロップ21、インバータ23を備えて構成されている。
次に、本発明の第2の実施形態に係る集積回路について説明を行う。なお、第2の実施形態に係る集積回路全体の構成については、図1と略同一構成であるためその説明を省略する。図5は、本発明の第2の実施形態に係る集積回路が有するスキャンテストポイント回路40の構成を示す図である。スキャンテストポイント回路40は、第1の実施形態と同様に、始点スキャンフリップフロップSFF、テスト用スキャンフリップフロップ21、インバータ23を備えて構成されている。
スキャンテストポイント回路40は、更に、OR回路41及びマルチプレクサ42を備えている。OR回路41は、一方にテスト用スキャンフリップフロップ21の出力を入力し、他方にスキャンイネーブル信号Scan Enableを入力し、論理和をとって始点スキャンフリップフロップSFFのスキャンイネーブル信号Scan Enableに出力するよう構成されている。マルチプレクサ42は、一方に始点スキャンフリップフロップSFFの出力の反転信号を入力し、他方にスキャンイン信号Scan inを入力し、制御信号としてスキャンイネーブル信号Scan Enableを入力する。
マルチプレクサ42は、スキャンイネーブル信号Scan EnableがHレベルのときにスキャンイン信号Scan inを始点スキャンフリップフロップSFFのスキャンイン信号Scan inに出力し、Lレベルのときに始点スキャンフリップフロップSFFの出力の反転信号を始点スキャンフリップフロップSFFのスキャンイン信号Scan inに出力する。また、始点スキャンフリップフロップSFFのデータ信号Data inにはユーザ信号が入力されている。
次に、このように構成されたスキャンテストポイント回路40の動作について、第1の実施形態の説明で用いた図3Bに示すタイミングチャートを用いて説明する。始点スキャンフリップフロップSFFの値を反転させるか否かは、テスト用スキャンフリップフロップ21にスキャンインで設定する値を、1又は0にすることにより選択可能である。以下には、スキャンフリップフロップSFFの値を反転させる場合について説明する。はじめに、スキャンイネーブル信号Scan Enableを活性状態とし、各スキャンフリップフロップ11を初期値に設定する(スキャンイン)。
スキャンインにおいて、テスト用スキャンフリップフロップ21にHレベルを設定する。スキャンイネーブル信号Scan Enableが活性状態では、マルチプレクサ42は、スキャンイン信号Scan inを始点スキャンフリップフロップSFFに出力する。これにより、始点スキャンフリップフロップSFFには、スキャンイン信号Scan inが入力され、スキャンイン動作が可能となる。
次に、スキャンイネーブル信号Scan Enableを非活性状態に設定する。この状態で高速クロックパルスCKL1、CLK2を印加する。はじめの高速クロックパルスCLK1印加前の状態では、スキャンインでテスト用スキャンフリップフロップ21に設定されたHレベルがOR回路41に入力される。OR回路41は、始点スキャンフリップフロップSFFのスキャンイネーブル信号Scan EnableをHレベルに設定する。マルチプレクサ42は、スキャンイネーブル信号Scan Enableが非活性状態であるため始点スキャンフリップフロップSFFの反転信号を出力している。これにより、高速クロックパルスCLK1印加時に、始点スキャンフリップフロップSFFには、スキャンイン信号Scan inとしてマルチプレクサ42から反転信号が入力される。すなわち、高速クロックパルスCLK1印加時に、始点スキャンフリップフロップSFFの値が反転される。
高速クロックパルスCLK2の立ち上がりにおいて、高速クロックパルスCLK1印加時に始点スキャンフリップフロップSFFに入力された反転信号は、テスト対象パスTPを伝播して、終点スキャンフリップフロップEFFにキャプチャされる。なお、テスト対象パスTPは、図1及び図4に示す第1の実施形態と同一の回路であるものとする。
次に、スキャンイネーブル信号Scan Enableを活性状態としてシフトサイクルを再開し、テスト結果をスキャンアウト信号Scan outとして出力する。この出力信号を期待値と比較することにより、テスト対象パスの遅延故障検出を行う。
なお、始点スキャンフリップフロップSFFの値を反転させることがテスト対象パスの弊害となる場合にあっては、スキャンインによってテスト用スキャンフリップフロップ21にLレベルを設定すればよい。これにより、高速クロックパルスCLK1印加時に、OR回路41の出力がLレベルとなり、始点スキャンフリップフロップSFFのスキャンイネーブル信号Scan EnableがLレベルとなる。これにより、高速クロックパルスCLK1印加時に、始点スキャンフリップフロップSFFには、データ信号Data inとしてユーザ信号が入力されることとなる。第2の実施形態においても、高速クロックパルスCLK1印加時以外に、始点スキャンフリップフロップSFFの値が不要に反転されないよう、テスト用スキャンフリップフロップに入力されるデータ信号Data inはLレベルに設定されていることが好ましい。
このように、始点スキャンフリップフロップSFFの値を反転させたい場合には、スキャンインによってテスト用スキャンフリップフロップSFFにHレベルを与える。一方、始点スキャンフリップフロップSFFの値を反転させることがテスト対象パスの弊害となる場合等、ユーザ信号を始点スキャンフリップフロップSFFに入力したい場合には、スキャンインによってテスト用スキャンフリップフロップ21にLレベルを設定する。このように、スキャンインによってテスト用スキャンフリップフロップ21の値を設定することにより、任意に始点スキャンフリップフロップSFFの値を反転することができる。これにより、始点スキャンフリップフロップSFFの値を反転させるか否かをテストパタン生成時に決定することができ、パタン生成を容易にすることができる。この結果、自動テストパタン生成の処理時間、及び生成するパタン数を削減することが可能となる。
また、第2の実施形態では、始点スキャンフリップフロップSFFのデータ信号Data inに入力されるユーザ信号が論理素子を介さずに直接入力されているため、ユーザ信号においてスキャンテストポイント回路40を挿入したことによる遅延が生じない。
なお、本発明は、上述した実施形態に限定されるものではない。始点スキャンフリップフロップの出力を反転した反転信号を、始点スキャンフリップフロップに出力するか否かを選択できるよう構成すれば、その他種種の回路構成によって本発明を実施し、その効果を奏することができる。
10...集積回路 11...スキャンフリップフロップ 12...スキャンチェーン
13...論理回路 14,16...NAND回路 15,17...NOR回路
18...インバータ 20,40...スキャンテストポイント回路
SFF...始点スキャンフリップフロップ EFF...終点スキャンフリップフロップ
TP...テスト対象パス
13...論理回路 14,16...NAND回路 15,17...NOR回路
18...インバータ 20,40...スキャンテストポイント回路
SFF...始点スキャンフリップフロップ EFF...終点スキャンフリップフロップ
TP...テスト対象パス
Claims (10)
- 前段に接続された論理回路から出力されたユーザ信号又は自己の出力の反転信号が入力される始点スキャンフリップフロップと、
スキャンチェーンにより値が設定され、前記始点スキャンフリップフロップに入力される信号を前記ユーザ信号あるいは前記反転信号の一方に設定するテスト用スキャンフリップフロップと、を有する
スキャンテストポイント回路。 - 前記始点スキャンフリップフロップは、
第1信号及び第2信号が入力され、入力される制御信号に応じて前記第1信号あるいは前記第2信号を選択して出力する第1マルチプレクサと、
入力されるクロックのタイミングに合わせて前記マルチプレクサから出力される前記第1信号あるいは前記第2信号を保持し出力するフリップフロップと、を有する
請求項1記載のスキャンテストポイント回路。 - 前記始点スキャンフリップフロップは、
前記第1信号として前記ユーザ信号が入力され、
前記第2信号として前記反転信号あるいは前記スキャンチェーンに入力されるスキャンイン信号が入力され、
前記スキャンテストポイント回路は、
前記スキャンチェーンに入力されるスキャンイネーブル信号が非活性状態で、前記テスト用スキャンフリップフロップの出力を、前記第1マルチプレクサの前記制御信号として前記始点スキャンフリップフロップに出力する制御信号選択回路を更に備えた
請求項2記載のスキャンテストポイント回路。 - 一方に前記スキャンイン信号が入力され、他方に前記反転信号が入力され、制御信号として入力される前記スキャンイネーブル信号に応じて前記スキャンイン信号あるいは前記反転信号を選択し、前記第1マルチプレクサの前記第2信号として前記始点スキャンフリップフロップに出力する第2マルチプレクサを更に備えた
請求項3記載のスキャンテストポイント回路。 - 前記制御信号選択回路は、一方に前記テスト用スキャンフリップフロップの出力が入力され、他方に前記スキャンイネーブル信号が入力され、前記第1マルチプレクサの前記制御信号として前記始点スキャンフリップフロップに出力するOR回路である
請求項3又は4記載のスキャンテストポイント回路。 - 前記テスト用スキャンフリップフロップは、
入力信号を選択する選択回路と、前記選択回路によって選択された前記入力信号を保持し出力するフリップフロップと、を有し、
前記スキャンイネーブル信号が非活性状態において、前記テスト用スキャンフリップフロップの有する前記フリップフロップの入力がLレベルに設定される
請求項5記載のスキャンテストポイント回路。 - 前記始点スキャンフリップフロップは、
前記第1信号として前記ユーザ信号あるいは前記反転信号を入力し、
前記第1マルチプレクサの前記制御信号として前記スキャンチェーンに入力されるスキャンイネーブル信号を入力する
請求項2記載のスキャンテストポイント回路。 - 一方に前記反転信号が入力され、他方に前記ユーザ信号が入力され、制御信号として入力される前記テスト用スキャンフリップフロップの出力に応じて、前記反転信号あるいは前記ユーザ信号を選択し、前記第1マルチプレクサの前記第1信号として前記始点スキャンフリップフロップに出力する第3マルチプレクサを更に備えた
請求項7記載のスキャンテストポイント回路。 - 前記テスト用スキャンフリップフロップは、前記スキャンイネーブル信号が非活性状態において、入力されるクロックの信号レベルが遷移するタイミングで、前記第3マルチプレクサが前記ユーザ信号を選択するよう前記第3マルチプレクサに前記制御信号を出力する
請求項8記載のスキャンテストポイント回路。 - 請求項1乃至9のうちいずれか1項に記載のスキャンテストポイント回路を備えた集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007139356A JP2008292368A (ja) | 2007-05-25 | 2007-05-25 | スキャンテストポイント回路、及び集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007139356A JP2008292368A (ja) | 2007-05-25 | 2007-05-25 | スキャンテストポイント回路、及び集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008292368A true JP2008292368A (ja) | 2008-12-04 |
Family
ID=40167234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007139356A Pending JP2008292368A (ja) | 2007-05-25 | 2007-05-25 | スキャンテストポイント回路、及び集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008292368A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242282A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | スキャンテスト回路、半導体集積回路 |
JP2014206831A (ja) * | 2013-04-11 | 2014-10-30 | 富士通セミコンダクター株式会社 | 設計支援方法、設計支援プログラム、および設計支援装置 |
CN106030321A (zh) * | 2014-01-28 | 2016-10-12 | 德州仪器公司 | 实现较快扫描链诊断的dft方法 |
CN114217204A (zh) * | 2021-11-29 | 2022-03-22 | 芯盟科技有限公司 | 一种用于观察***测试电路的测试点的电路和方法 |
-
2007
- 2007-05-25 JP JP2007139356A patent/JP2008292368A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242282A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | スキャンテスト回路、半導体集積回路 |
JP2014206831A (ja) * | 2013-04-11 | 2014-10-30 | 富士通セミコンダクター株式会社 | 設計支援方法、設計支援プログラム、および設計支援装置 |
CN106030321A (zh) * | 2014-01-28 | 2016-10-12 | 德州仪器公司 | 实现较快扫描链诊断的dft方法 |
EP3100063A4 (en) * | 2014-01-28 | 2017-09-20 | Texas Instruments Incorporated | Dft approach to enable faster scan chain diagnosis |
CN114217204A (zh) * | 2021-11-29 | 2022-03-22 | 芯盟科技有限公司 | 一种用于观察***测试电路的测试点的电路和方法 |
CN114217204B (zh) * | 2021-11-29 | 2024-06-07 | 芯盟科技有限公司 | 一种用于观察***测试电路的测试点的电路和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256840B2 (ja) | 論理回路 | |
US8775857B2 (en) | Sequential on-chip clock controller with dynamic bypass for multi-clock domain testing | |
JP5275136B2 (ja) | 半導体集積回路 | |
JP2009222644A (ja) | 半導体集積回路、及び設計自動化システム | |
JP2008122159A (ja) | 半導体集積回路 | |
JP2013224917A (ja) | スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法 | |
US7778790B2 (en) | Semiconductor integrated circuit device and delay fault testing method | |
JP2008292368A (ja) | スキャンテストポイント回路、及び集積回路 | |
JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
JP5136043B2 (ja) | 論理回路および記録媒体 | |
JP4702137B2 (ja) | スキャンテスト用フリップフロップ | |
JP2021124371A (ja) | 半導体集積回路 | |
US6427218B2 (en) | Method of generating test pattern for semiconductor integrated circuit and method of testing the same | |
JP2003316566A (ja) | パイプラインプロセッサ | |
JP6534592B2 (ja) | スキャンテスト回路及びスキャンテスト装置 | |
JP2005308500A (ja) | 半導体集積回路装置及びテスト方法 | |
JP2008509389A (ja) | 論理回路、及びその試験方法 | |
JP5383588B2 (ja) | スキャンテスト回路、半導体集積回路 | |
JP5761819B2 (ja) | スキャン非同期記憶素子およびそれを備えた半導体集積回路ならびにその設計方法およびテストパターン生成方法 | |
JP3573692B2 (ja) | スキャンパス回路、スキャンパス回路の生成方法、および、そのプログラムを記録した記録媒体 | |
JP2006003249A (ja) | 論理回路 | |
JP4650928B2 (ja) | スキャンフリップフロップ回路とこれを用いたスキャンテスト回路およびテスト設計手法 | |
JP2008123604A (ja) | 集積回路装置 | |
JP2013156073A (ja) | 半導体装置 | |
JP2013036960A (ja) | 遅延スキャンテスト方法、半導体装置及び半導体装置の設計方法 |