JP2006073994A - 接続用基板、接続構造、接続方法並びに電子機器 - Google Patents

接続用基板、接続構造、接続方法並びに電子機器 Download PDF

Info

Publication number
JP2006073994A
JP2006073994A JP2005157057A JP2005157057A JP2006073994A JP 2006073994 A JP2006073994 A JP 2006073994A JP 2005157057 A JP2005157057 A JP 2005157057A JP 2005157057 A JP2005157057 A JP 2005157057A JP 2006073994 A JP2006073994 A JP 2006073994A
Authority
JP
Japan
Prior art keywords
substrate
line
conductive portion
signal line
ground line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005157057A
Other languages
English (en)
Inventor
Tomonaga Kobayashi
知永 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005157057A priority Critical patent/JP2006073994A/ja
Priority to US11/194,391 priority patent/US7544897B2/en
Priority to TW094126069A priority patent/TWI280651B/zh
Priority to KR1020050070703A priority patent/KR100727724B1/ko
Priority to CN2005100910402A priority patent/CN1744375B/zh
Publication of JP2006073994A publication Critical patent/JP2006073994A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract


【課題】 ストリップラインと接続する基板との接続工程の簡略化及び高速で良質な信号を伝送することが可能な接続用基板、接続構造、電気光学装置並びに電子機器を提供する。
【解決手段】 接続用基板は、第1導電部及び第2導電部とが絶縁層を介して対向して設けられ、第1導電部及び第2導電部のいずれか一方の導電部の端部が、他方の導電部の端部及び絶縁層の端部から延出して設けられていることを特徴とする。
【選択図】 図2

Description

本発明は、接続用基板、接続構造、接続方法並びに電子機器に関する。
従来から、フレキシブル基板を液晶パネルに接続する場合、フレキシブル基板上に形成された配線と、フレキシブル基板の配線に対応する液晶パネル上の位置に形成された電極端子とを電気的に接続することにより、フレキシブル基板に搭載された駆動用IC等からの信号を液晶パネル側に伝送するといった方法が利用されている。
ところで、近年、液晶表示装置等の電子機器は、情報量の増大、処理速度の向上等から、動作周波数が高周波化する傾向にあり、大容量かつ高速に信号を伝送することが要求されている。このような状況下において、上述したようなフレキシブル基板に形成した配線と液晶パネル上に形成された電極端子とを接続する方法では、伝送する信号の高周波化によって、インダクタ成分等による特性インピーダンスの不整合がフレキシブル基板の配線に発生し、これにより、伝送する信号が劣化してしまうという問題があった。
そこで、上述したような、高周波の信号を伝送する手段として、マイクロストリップライン、ストリップライン等が広く利用されている。マイクロストリップラインとは、例えば、回路基板の能動面に信号線を形成するとともに、絶縁層を介し、信号線に対向させてベタ状のグランド線を形成したものであり、所望のインピーダンス特性を設定することができるという構造を有している。また、ストリップラインとは、例えば回路基板内層に信号線を形成するとともに、絶縁層を介して信号線をベタグランド線で挟む構造で、所望のインピーダンス特性を設定できる構造を有している。
このような、ストリップラインを利用した接続構造としては、ストリップラインの端末部に信号線を露出させる切断部を設けて、この露出した信号線を所望の基板に当接させて、ストリップラインと基板とを接続する構造が開示されている(例えば、特許文献1)。
特開平6−325836号公報
しかしながら、上記特許文献1に開示の接続構造では、ストリップラインを構成する信号線を、接続する基板の能動面に接続し、接続する基板の裏面にグランド線を接続している。そのため、接続工程において、基板の両面に対してハンドリングして上記ストリップラインを接続しなければならない。さらに、ストリップラインを基板に接続する際には、ストリップラインの信号線と基板の表面に形成される電極端子、グランド線と基板の裏面に形成される電極端子とを各々位置合わせして接続しなければならない。このように、上記特許文献1に開示の接続構造では、接続工程が複雑化するという問題があった。また、上記特許文献1のような接続構造では、マイクロストリップライン、ストリップラインなどの基板の表裏、又は基板の異なる内層に形成されている信号線とベタグランド線を接続する場合を考慮されておらず、今後信号が高速化した場合、配線のインダクタ成分が問題になるものと思われる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、マイクロストリップライン、スタックドペアライン、ストリップラインなどのインピーダンス制御配線と接続する基板との接続工程の簡略化及び高速で良質な信号を伝送することが可能な接続用基板、接続構造、電気光学装置並びに電子機器を提供することにある。
本発明は、上記課題を解決するために、第1導電部及び第2導電部とが絶縁層を介して対向して設けられ、前記第1導電部及び前記第2導電部のいずれか一方の前記導電部の端部が、他方の前記導電部の端部及び前記絶縁層の端部から延出して設けられていることを特徴とする。
本発明の接続用基板は、第1導電部と第2導電部とこれらの導電部によって挟持された絶縁層とを備えた、いわゆるマイクロストリップライン構造を有する伝送媒体である。そして、上記第1導電部及び第2導電部のいずれか一方の導電部は、基準電位を定める導電部として機能している。
本発明において、第1基板と第2基板の接続手段として、いわゆるマイクロストリップラインを使用している。従って、マイクロストリップラインの第1導電部又は第2導電部のいずれか一方の厚み、幅、及び絶縁層の厚みを調整することにより、第1導電部又は第2導電部に発生する特性インピーダンスを制御することができる。さらに、マイクロストリップラインの第1導電部又は第2導電部のいずれか一方は、他の導電部及び絶縁層より延出して形成されている。従って、第1基板と第2基板とを接続した際、第1基板の能動面において、マイクロストリップラインの第1導電部又は第2導電部のうち、信号配線の接続部まで、特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
また本発明は、基板と、前記基板を介して対向して設けられた前記第1導電部及び前記第2導電部と、を備え、前記第1導電部及び前記第2導電部のいずれか一方の前記導電部の端部が、他方の前記導電部の端部及び前記基板の端部から延出して設けられていることも好ましい。
本発明において、第1基板と第2基板の接続手段として、上記マイクロストリップラインを使用している。従って、マイクロストリップラインの第1導電部又は第2導電部のいずれか一方の厚み、幅、及び絶縁層の厚みを調整することにより、第1導電部又は第2導電部に発生する特性インピーダンスを制御することができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
また本発明は、前記第1導電部及び第2導電部のいずれか一方が、前記基板上にベタ状に設けられていることも好ましい。
このような構成によれば、基板上にベタ状に設けられるため、第1導電部及び第2導電部のいずれか一方を例えば、ストライプ状等に形成する必要がなく、製造工程の省略化を図ることができる。
また本発明は、絶縁体を介して信号配線とグランド線とが対向して設けられ、前記グランド線の端部が、前記信号配線の端部及び前記絶縁体の端部から延出して設けられていることも好ましい。
グランド線の端部が信号線の端部よりも延出して設けられているため、延出して設けられたグランド線の端部まで、信号線のインダクタ成分、コンデンサ成分等による特性インピーダンスを整合することができる。従って、インダクタ成分等により発生する信号波形のなまりを抑制することができる。この結果、より高速で良質な信号を伝送することができ、高精細かつ信号応答性の向上を図る事ができ、結果、表示品質の向上を図ることができる。
本発明は、第2基板と、前記第2基板の一方面に設けられた第1導電部と、前記第2基板の他方面に第1導電部の端部及び前記第2基板の端部よりも延出して設けられた第2導電部と、第1基板と、前記第1基板の能動面又は前記第2基板の前記第1導電部もしくは前記第2導電部に設けられた第1凸部と、前記第1凸部より高く設けられた第2凸部と、を備え、前記第1導電部と前記第1凸部とが接続され、前記第2導電部と前記第2凸部とが接続されたことを特徴とする。
第2基板に設けられた第2導電部は第1導電部よりも延出し、第1基板又は第2基板13の導電部に設けられた第2凸部は第1凸部よりも高く設けられている。そのため、第1基板の能動面に第1導電部と第2導電部の両導電部を同時に接続することができる。これにより、接続工程において、第2基板の一方面(片面)のみをハンドリングすることによって第1基板に接続することができる。また、第1基板の一方面に第2基板を接続するため、第1及び第2導電部を第1基板の第1及び第2凸部の各々に接続する際の位置合わせが、第1基板の両面に対して行う場合と比較して容易となる。さらに、第2基板の第2導電部は、第1導電部及び絶縁層より延出して形成されている。従って、第1基板と第2基板とを接続した際、第1基板の能動面において、マイクロストリップラインの第2導電部の延出する端部まで、特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
本発明は、前記第1凸部の高さと前記第2凸部の高さとが略同じに形成されたことも好ましい。
このような構成によれば、第1凸部と第2凸部とを同一工程により形成することができる。従って、製造工程が簡略化されるため、製造時間を短縮することができるとともに、製造コストを抑えることができる。
本発明は、第2基板と、前記第2基板の一方面に設けられた第1導電部と、前記第2基板の他方面に設けられた第2導電部と、第1基板と、前記第1基板の能動面又は前記第2基板の前記第1導電部もしくは前記第2導電部に設けられた第1凸部及び第2凸部と、を備え、前記第1導電部と前記第1凸部とが接続され、前記第2基板の厚さ方向の貫通孔に充填された導電体を介して前記第2導電部と前記第2凸部とが電気的に接続されたことを特徴とする。
このような構成によれば、第2基板の第1導電部及び第2導電部のいずれか一方を延出して形成する必要がないため、製造工程が容易となる。また、第2基板の厚さ方向の貫通孔に充填された導電体を介して第2導電部と第2凸部とが接続されているため、第1基板の能動面に第1導電部と第2導電部の両導電部を同時に接続することができる。これにより、接続工程において、第2基板の一方面(片面)のみをハンドリングすることによって第1基板に接続することができる。また、第2基板の第2導電部は、第1導電部よりも延出しているため、第2基板の第2導電部の端部まで、インダクタ成分、コンデンサ成分等による特性インピーダンスを整合することができる。従って、第2基板側から供給される所定信号を、特性インピーダンスの不整合によって発生する信号波形のなまりから抑制することができる。この結果、より高速で良質な信号を伝送することができ、高精細かつ高輝度で、表示品質の向上を図ることができる。
また本発明は、前記第1基板の一方面に第3導電部がもうけられ、前記第1基板の他方面に第1導電部の端部及び前記第1基板の端部よりも延出された第4導電部が設けられ、前記第3導電部が前記第2基板に設けられた前記第1導電部と接続され、前記第4導電部が前記第2基板に設けられた第2導電部と接続されたことも好ましい。
このような構成によれば、第1基板と第2基板とを接続する両配線を、いわゆるマイクロストリップライン構造を有する配線にすることができる。そのため、第1基板の第3導電部及び第4導電部、第2基板の第1導電部及び第2導電部のインダクタンス成分、コンデンサ成分等による特性インピーダンスを第1基板の第3及び第4導電部が接続される電子部品まで整合させることができる。従って、第2基板側のみにマイクロストリップライン構造を有する配線を用いた場合と比較して、より高速で良質な信号を伝送することができ、表示品質の向上した電気光学装置を提供することができる。
本発明は、前記第1基板上に複数の前記接続用基板が積層されたことも好ましい。
このような構成によれば、上記接続用基板(マイクロストリップライン)を複数積層した場合でも、マイクロストリップラインの第1導電部又は第2導電部のいずれか一方は、他の導電部及び絶縁層より延出して形成される。従って、延出した導電部の端部まで特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
また本発明は、第2基板の一方面に第1導電部を設ける工程と、前記第2基板の他方面に前記第1導電部及び前記第2基板の端部よりも延出した第2導電部を設ける工程と、第1基板の能動面又は前記第2基板の前記第1導電部もしくは前記第2導電部に第1凸部を設けるとともに、前記第1凸部より高く第2凸部を設ける工程と、前記第1導電部と前記第1凸部とを接続し、前記第2導電部と前記第2導電部とを接続する工程と、を有することを特徴とする。
このような接続方法によれば、接続工程において、第2基板の一方面(片面)をハンドリングして第1基板に接続することができる。また、第1基板の一方面(片面)に対して第2基板を接続するため、第1基板の両面に接続する場合と比較して、接続の際の位置合わせが容易となる。さらに第1基板上に延出して設けられた第2基板の第1又は第2導電部の端部まで、第1又は第2導電部のインダクタ成分、コンデンサ成分等による特性インピーダンスを整合することができる。従って、第2基板側から供給される所定信号を、上記インダクタ成分等によって発生する所定信号波形のなまりを抑制することができる。この結果、より高速で良質な信号を伝送することができ、表示品質の向上を図ることができる。
本発明は、上記接続構造を備える電気光学装置である。また、本発明は、上記電気光学装置を備える電子機器である。本発明によれば、高精細かつ高輝度で、表示品質に優れた電気光学装置及び電子機器を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
[第1の実施形態]
(液晶表示装置)
図1は、本実施形態の液晶表示装置100の構成を模式的に示す斜視図である。図1に示すように、液晶表示装置100は、液晶パネル110と、この液晶パネル110に接続されるフレキシブル基板123(第2基板)とを備えている。
液晶パネル110は、複数のスイッチング素子及び配線等(図示省略)が形成されるTFTアレイ基板111(第1基板)と、このTFTアレイ基板111に対向して配置される対向基板112とを備えている。そして、TFTアレイ基板111と対向基板112との間には、液晶(図示省略)が封入されている。
TFTアレイ基板111は、対向基板112よりも大きい基板を使用しており、TFTアレイ基板111と対向基板112とを対向して配置した場合に、TFTアレイ基板111の周縁部が張り出すように貼り合わされている。本実施形態では、このTFTアレイ基板111の張り出した領域を張出領域114とする。
TFTアレイ基板111には、スイッチング素子である複数のTFT、TFTに接続される画素電極等が形成されている。上記TFTは、走査線等の配線に接続され、これらの配線が張出領域114に引き廻されて形成されている。そして、これらの配線は、張出領域114に形成される複数の突起状電極(図示省略)を介してフレキシブル基板123に接続されている。
フレキシブル基板123は、鉛フリー半田、異方性導電膜(Anisotropic Conductive Film:以下ACFと称する)等を介してTFTアレイ基板111の張出領域114に接続されている。具体的には、フレキシブル基板123に形成されるマイクロストリップライン10と、TFTアレイ基板111のマイクロストリップライン10に対応する位置に形成される突起状電極とが電気的に接続されている。また、フレキシブル基板123上には、電子部品であるIC又はLSI等の液晶駆動用素子35が搭載されている。本実施形態において、液晶駆動用素子35は、後述するマイクロストリップライン10の信号線14と接続するため、図1に示すようにフレキシブル基板123の裏面に搭載されている。このように、液晶駆動用素子35からマイクロストリップライン10を介して、制御信号、映像信号等の所定信号がTFTアレイ基板111に形成される配線に供給され、液晶駆動用の駆動信号が各画素に出力されるようになっている。
(マイクロストリップラインの構造)
以下に、本実施形態におけるマイクロストリップライン10の構造について図2(a)、(b)を参照して説明する。図2(a)は、本実施形態におけるマイクロストリップライン10の構造を示した斜視図である。また、図2(b)は、図2(a)のA−A‘線に沿った断面図である。なお、以下の説明において、マイクロストリップライン10のTFTアレイ基板111との接続側を、単に接続側又は端部として説明している。
図2(a)に示すように、マイクロストリップライン10は、グランド線12と、このグランド線12に対向して配置形成された信号線14(第1導電部)と、グランド線12(第2導電部)と信号線14とに挟持された絶縁層16とを備えている。
絶縁層16は、本実施形態においてフレキシブル基板123を構成している。このフレキシブル基板123を構成する絶縁層16は、ポリイミドを使用したポリイミドフィルムから構成され、折り曲げ可能な柔軟性を持ったプリント基板となっている。このように、マイクロストリップライン10は、フレキシブル基板123のTFTアレイ基板111との接続側の一端部に形成されている。
グランド線12は、基準電位を定める配線であり、フレキシブル基板123である絶縁層16の上面に、図1に示すフレキシブル基板123の接続側にベタ状に形成されている。具体的には、上記グランド線12は矩形状に薄く形成され、グランド線12の厚みは、例えば伝送される信号の波長よりも小さくなるように形成されている。
また、図2(a)、(b)に示すように、グランド線12のTFTアレイ基板111との接続側の一端部は、信号線14及び絶縁層16の接続側の端部より、延出して形成されている。ここで、信号線14の延出させる長さは、500μm以下であることが好ましい。
信号線14は、フレキシブル基板123である絶縁層16の下面に上記グランド線12と対向して、図2(a)に示すマイクロストリップライン10の平面視短辺方向に沿ってストライプ状に複数形成されている。この信号線14は上記グランド線12と同様に、細くかつ薄い線状に形成され、グランド線12の厚み及び幅は伝送される信号の波長よりも小さくなるように形成されている。また、信号線14は、上記絶縁層16と端部がほぼ重なって形成されており、ベタ状に形成されたグランド線12を絶縁層16及び信号線14の端部から延出させるような構造となっている。また、信号線14は、フレキシブル基板123に搭載される液晶駆動用素子35から出力される高周波信号をTFTアレイ基板111に供給する。一方、信号線14の他端部は、フレキシブル基板123の裏面に搭載される液晶駆動用素子35の接続端子部に接続されている。
本実施形態によれば、フレキシブル基板123とTFTアレイ基板111の接続手段として、上記マイクロストリップライン10を使用している。従って、マイクロストリップライン10の信号線14の厚み、幅、及び絶縁層16の厚みを考慮することにより、信号線14に発生する特性インピーダンスを制御することができる。
また、グランド線12は、フレキシブル基板123の上面にベタ状に形成するため、後述する実施形態のようにグランド線12をストライプ状等に形成する必要がなく、製造工程の省略化を図ることができる。
(マイクロストリップライン(フレキシブル基板)とTFTアレイ基板との接続構造)
図3(a)、(b)は、上記図1に示した破線部分を拡大した図である。なお、以下の説明においては、マイクロストリップラインとTFTアレイ基板との接続構造について詳細に説明し、その他のTFTアレイ基板に形成されている配線等の説明は省略する。
図3(a)は、フレキシブル基板とTFTアレイ基板との接続部分を上面から示した拡大図である。図3(b)は、図3(a)、(b)のD−D‘線に沿った断面図である。
図3(a)に示すように、TFTアレイ基板111の張出領域114には、接続されるマイクロストリップライン10の信号線14の端部の位置に対応して、信号線用突起状電極30が複数形成されている。さらに、マイクロストリップライン10のグランド線12の端部の位置に対応して、グランド線用突起状電極28が複数形成されている。これらの各突起状電極は、ストライプ状に形成されたグランド線12及び信号線14の各々に対応して、張出領域114の接続側の長辺に沿って形成されている。また、グランド線用突起状電極28と信号線用突起状電極30とは、互いに接触しないように、グランド線12が信号線14から延出する距離の範囲内において間隔を空けて形成されている。
上記グランド線用突起電極28は、グランド線用電極端子24とグランド線用バンプ18(第2凸部)とから構成され、同様に、信号線用突起電極30は、信号線用電極端子26と信号線用バンプ20(第1凸部)とから構成されている。グランド線用電極端子24及び信号線用電極端子26は、Al等の金属から形成されている。また、信号線用バンプ20及びグランド線用18は、Au、Cu、半田、Ni等の金属等により半球状に形成されている。なお、上記グランド線用バンプ18及び信号線用バンプ20は、半球状に限られず、円錐台形状、角錐台形状、円柱状、角柱状等の各種形状を適用することが可能である。
本実施形態において特徴的な点は、グランド線用バンプ18が、信号線用バンプ20の高さよりも高く形成されている点である。具体的には、グランド線用バンプ18は、信号線用バンプ20、信号線14及び絶縁層16の各々の高さを合わせた高さ程度に形成されている。このようにグランド線用バンプ18を形成することによって、TFTアレイ基板111の張出領域にマイクロストリップライン10のグランド線12と信号線14とをTFTアレイ基板111の張出領域に同時に接続できるようになっている。
図3(a)、(b)に示すように、フレキシブル基板123に形成されたマイクロストリップライン10は、TFTアレイ基板111の張出領域114上に接続されている。具体的には、マイクロストリップライン10の延出して形成されたグランド線12は、張出領域114に形成されたグランド線用突起状電極28と電気的に接続されている。同様に、マイクロストリップライン10の信号線14は、張出領域114に形成された信号線用突起状電極30と電気的に接続されている。マイクロストリップライン10と突起状電極との接続は、ACF、NCP又は突起状電極の先端部に設けた鉛フリー半田等を使用することにより電気的に接続させることが好ましい。
なお、本実施形態において、上記グランド線用バンプ18をグランド線12の接続側端部の下面(接続面)に形成し、TFTアレイ基板111に形成されるグランド線用電極端子24と上記接合材により電気的に接続することも好ましい。同様に、上記信号線用バンプ20を信号線14の接続側端部の下面(接続面)に形成し、TFTアレイ基板111に形成される信号線用電極端子26と上記接合材により電気的に接続することも好ましい。
以上説明したマイクロストリップライン10を使用してTFTアレイ基板111の張出領域114に接続した場合、図3(a)、(b)に示すように、ベタ状に形成された複数のグランド線12は、フレキシブル基板123の接続側の辺に対して垂直方向に延出した構造となっている。
本実施形態によれば、フレキシブル基板123に形成されたグランド線12は、信号線14よりも延出し、TFTアレイ基板111に形成されたグランド線用バンプ18は信号線用バンプ20よりも高く形成されている。そのため、TFTアレイ基板111の能動面にグランド線12と信号線14の両配線を同時に接続することができる。これにより、接続工程において、フレキシブル基板123の能動面(片面)のみをハンドリングすることによってTFTアレイ基板111に接続することができる。
また、TFTアレイ基板111の能動面(片面)に、フレキシブル基板123を接続している。従って、グランド線12及び信号線14をTFTアレイ基板111のグランド線用突起状電極28及び信号線用突起状電極30の各々に接続する際の位置合わせが、TFTアレイ基板111の両面に対して行う場合と比較して容易となる。
さらに、フレキシブル基板123のグランド線12は、信号線14及び絶縁層16より延出して形成されている。従って、フレキシブル基板123とTFTアレイ基板111とを接続した際、TFTアレイ基板111の能動面において、マイクロストリップライン10のグランド線12の延出する端部まで、信号線14のインダクタ成分、コンデンサ成分等による特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
(マイクロストリップラインとTFTアレイ基板の接続方法)
以下に、まず、グランド線用バンプ18及び信号線用バンプ20の形成方法について説明する。
まず、Alで形成されたグランド線用パッド及び信号線用パッドを、表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。次に、水酸化ナトリウムベースのアルカリ性水溶液を所定加温した中に浸漬し、表面の酸化膜を除去する。次に、ZnOを含有したジンケート液中に浸漬し、Alで形成されたグランド線用パッド及び信号線用パッド表面をZnに置換する。その後、グランド線用パッド及び信号線用パッドを硝酸水溶液に浸漬し、Znを剥離する。そして、再度ジンケート浴中に浸漬し、緻密なZn粒子をAl表面に析出させる。次に、無電解Niメッキ浴に浸漬し、Niメッキを形成する。このとき、グランド線用バンプ18は、信号線用バンプ20よりも高くなるように形成する。このグランド線用バンプ18及び信号線用バンプ20の形成方法としては、例えば、信号配線用バンプ20と、グランド配線用バンプ18をある時間成長させ、その後、メッキレジストなどにより、信号配線用バンプ上にレジストを塗布し、グランド配線用バンプ18のみを成長させる方法などがある。このようにして、フレキシブル基板123である絶縁層16、この絶縁層16の下面に形成される信号線14及び信号線用バンプ20の各々の高さよりも高くなるように形成する。
最後に、上記グランド線用バンプ18及び信号線用バンプ20を置換Auメッキ浴中に浸漬し、上記バンプのNi表面をAuにする。このようにして、Alから形成されるグランド線用パッド及び信号線用パッド上にNi−Auバンプ(グランド線用バンプ18及び信号線用バンプ20)を形成する。また、Ni−Auメッキバンプ上に、鉛フリー半田をスクリーン印刷やディッピング等により形成することも好ましい。
続けて、マイクロストリップライン10の形成方法について図4を参照して説明する。
図4は、マイクロストリップライン10のグランド線12を信号線14等から延出させて形成する方法を示した図である。
まず、図4に示すように、矩形状の開口部8が形成されているフレキシブル基板123を用意する。このフレキシブル基板123に形成される開口部8は、例えば、グランド線12の短辺の長さよりも長く形成された長辺8aと、グランド線12を延出させる長さよりも長く形成された短辺8bとから構成されている。
次に、上記フレキシブル基板123の上面に銅箔を張り付ける。この銅箔の膜厚は例えば18μm〜35μm程度である。このとき、銅箔は、フレキシブル基板123に形成される開口部8の長辺(図4中左辺)から、銅箔の先端部が延出するように張り付けられる。この銅箔の延出して張り付けられた先端部が、上述したグランド線12の延出させる部分に対応している。
次に、フレキシブル基板123に張り付けた銅箔の全面にフォトレジストを塗布し、フォトリソグラフィー法により、露光、現像し、銅箔を所定形状にパターニングする。本実施形態においては、上記銅箔をベタ状にパターニングし、グランド線12を形成する。
同様にして、フレキシブル基板123の下面に銅箔を張り付ける。このときに、銅箔の辺12aが、フレキシブル基板123に形成される開口部の長辺8a(図4中左辺)からはみ出さないようにフレキシブル基板123に張り付ける。そして、張り付けた銅箔をフォトリソグラフィー法により、露光、現像し、ストライプ状にパターニングする。このように、上記銅箔をストライプ状にパターニングすることによって、フレキシブル基板123の下面に線状の信号線14を形成する(図示省略)。
次に、図4に示すように、上記フレキシブル基板123の上面に形成したグランド線12が、絶縁層16及び信号線14のTFTアレイ基板111側の端部よりも延出するように、フレキシブル基板123を図中の一点鎖線に沿って切断する。これにより、グランド線12が、絶縁層16及び信号線14の端部よりも延出させることができる。
以上、説明したような工程により、本実施形態におけるマイクロストリップライン10を形成する。
次に、上記工程により形成したフレキシブル基板123のマイクロストリップライン10を、ボンディング装置(図示省略)を用いてTFTアレイ基板111に接続する。ここで、ボンディング装置に搭載されるヘッドは、真空吸着機構及び加熱機構等を備えている。
ボンディング装置は、上記フレキシブル基板123を吸着保持し、TFTアレイ基板111の張出領域114に形成される突起状電極上までフレキシブル基板123を移動させる。そして、マイクロストリップライン10を張出領域114に形成される突起状電極に対して位置合わせして接続させ、加熱、加圧を行う。ここで、接合材としては、上述したように、グランド線用バンプ18及び信号線用バンプ20上に形成した鉛フリー半田、又はACF、ACPその他の接合材を適宜用いることが可能である。
これにより、フレキシブル基板123の延出して形成されたグランド線12とTFTアレイ基板111の信号線用突起電極よりも高く形成されたグランド線用突起電極とを電気的に接続させることができ、同様に、信号線14とTFTアレイ基板111の信号線用突起電極とを電気的に接続させることができる。
なお、上記マイクロストリップライン10とTFTアレイ基板111との接続には、Au−Au、Au−Sn、等による金属接合を適用してもよい。電極にこれらの材料を設け、圧力のみ、熱のみ、超音波振動のみ、又は超音波振動及び、それらを複合的に印加して両者を接合する。両者が接合されると、振動や熱によって電極に設けられた材料が拡散して金属接合が形成される。
[第2の実施形態]
以下に、本実施形態について図5を参照して説明する。
上記第1実施形態では、マイクロストリップライン10のグランド線12を延出して形成し、さらに信号線用突起状電極30よりも高く形成したグランド線用突起状電極28をTFTアレイ基板111の張出領域114もしくはフレキシブル基板123側のグランド線12、信号線14に形成し、これらを電気的に接続していた。これに対して、本実施形態においては、グランド線12の端部の位置に対応する絶縁層16にグランド線12から信号線14に向かってビアを形成し、TFTアレイ基板111に形成したグランド線用突起状電極28と電気的に接続する点において異なる。なお、その他のマイクロストリップライン10の基本構成は上記第1実施形態と同様であり、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図5(a)は、フレキシブル基板とTFTアレイ基板との接続部分を上面から示した拡大図である。図5(b)は、図5(a)のC−C‘線に沿った断面図である。
図5(a)、(b)に示すように、マイクロストリップライン10のグランド線12、信号線14及びこれらに挟持された絶縁層16は、TFTアレイ基板111側の端部が重なるようにして形成されている。また、図5(b)に示すように、絶縁層16の下面に形成された信号線14は、グランド線12及び絶縁層16の端部よりも短くなっており、絶縁層16の下面の端部を露出させるように形成されている。絶縁層16の露出した部分には、グランド線12とグランド線用バンプ18とを中継して接続する中継層13が形成されている。信号線14と中継層13とは、間隔を空けて形成され、信号線14と中継層13を絶縁するようにパターニング形成されている。なお、上記中継層13を形成する際は、信号線14の接続側の端部を、中継層13と信号線14とに間隙部を空けてパターニングすることにより形成している。
中継層13とグランド線12とに挟持される絶縁層16には、グランド線12側から信号線14側に向かって、所定のアスペクト比を有するビア22が形成されている。このビア22内部には、電解メッキ法等によりCu,Au等の導電材料が充填され、グランド線12と中継層13とを電気的に接続するようになっている。
このような構造を有するマイクロストリップライン10が、図5に示すように、TFTアレイ基板111の張出領域114上に接続されている。具体的には、マイクロストリップライン10の延出して形成されたグランド線12は、絶縁層16に形成されたビア22及び中継層13を介して、張出領域114に形成されたグランド線用突起状電極28と電気的に接続されている。同様に、マイクロストリップライン10の信号線14は、張出領域114に形成された信号線用突起状電極30と電気的に接続されている。
本実施形態によれば、フレキシブル基板123の信号線14をグランド線12の中継層13と信号線14とに分割して形成している。これにより、フォトリソグラフィー法によって、グランド線12を中継層13と信号線14とに分割してパターニングすることができる。従って、上述したようなフレキシブル基板123のグランド線12を延出させて形成する場合と比較して製造工程が容易となる。
また、フレキシブル基板123のグランド線12は、信号線14よりも延出しているため、接続側のグランド線12の端部まで、インダクタ成分、コンデンサ成分等による特性インピーダンスを整合することができる。
[第3の実施形態]
以下に、本実施形態について図6を参照して説明する。
上記第1及び2実施形態では、フレキシブル基板123とTFTアレイ基板111とを接続する際、フレキシブル基板123側に形成したマイクロストリップライン10と、TFTアレイ基板111側の配線に接続された電極端子とを接続していた。これに対して、本実施形態においては、TFTアレイ基板111側の配線についてもマイクロストリップライン38を使用している点において異なる。なお、マイクロストリップライン10の基本構成は上記第2実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図6(a)は、フレキシブル基板とTFTアレイ基板111との接続部分を上面から示した拡大図である。図6(b)は、図6(a)のE−E‘線に沿った断面図である。
図6(a)、(b)に示すように、TFTアレイ基板111側のマイクロストリップライン38を構成するグランド線32(第4導電部)は、TFTアレイ基板111の能動面の張出領域114にベタ状に形成されている。また、信号線34(第3導電部)は、TFTアレイ基板111の能動面の張出領域114に、張出領域114の短辺方向に沿ってストライプ状に複数形成されている。
グランド線32は絶縁層36の上面に形成され、信号線34は絶縁層36の下面に形成されており、信号線34の下面はTFTアレイ基板111の能動面と接触している。そして、TFTアレイ基板111側のマイクロストリップライン38のグランド線32及び信号線34は、フレキシブル基板123側のマイクロストリップライン10のグランド線12及び信号線14の各々の位置に重なるようにして形成されている。また、フレキシブル基板123側のマイクロストリップライン38の信号線34は、上記第1実施形態とは異なり、絶縁層36及びグランド線32の接続側の端部よりも延出して形成されている。
図6(b)に示すように、マイクロストリップライン38のグランド線32の接続側の端部上には、グランド線用バンプ18が形成されている。また、信号線34の接続側の端部上には、グランド線用バンプ18が形成された位置と同じ高さになるように信号線用バンプ20が形成されている。具体的に、信号線用バンプ20の高さは、マイクロストリップライン38の絶縁層36、グランド線32及びグランド線32上に形成されるグランド線用バンプ18の各々の厚さを合わせた程度の高さである。
なお、グランド線用バンプ18及び信号線用バンプ20は、上述したように、フレキシブル基板123側に形成されるマイクロストリップライン10のグランド線12及び信号線14の各々に形成することも好ましい。また、図6に示すグランド線12,32を信号線とし、信号線14,34をグランド線とすることも可能ある。
このような構造を有するTFTアレイ基板111側のマイクロストリップライン38は、接続されるフレキシブル基板123に形成されたマイクロストリップライン10と電気的に接続されている。具体的には、図6(a)、(b)に示すように、フレキシブル基板123側のマイクロストリップライン10のグランド線12は、絶縁層16に形成されたビア22及び中継層13を介して、TFTアレイ基板111に形成されたグランド線用バンプ18と電気的に接続されている。同様に、マイクロストリップライン10の信号線14は、張出領域114に形成された信号線用バンプ20を介して、TFTアレイ基板111側のマイクロストリップライン38の信号線34と電気的に接続されている。
本実施形態によれば、TFTアレイ基板111とフレキシブル基板123とをマイクロストリップライン10、32により接続することができる。そのため、フレキシブル基板123側のマイクロストリップライン10からTFTアレイ基板111側のマイクロストリップライン38まで特性インピーダンスを整合させることができる。従って、フレキシブル基板123側のみにマイクロストリップライン10を用いた場合と比較して、TFTアレイ基板111側にもマイクロストリップライン38を用いているため、より高速で良質な信号を伝送することができる。
また、フレキシブル基板123側ではグランド線12が延出したマイクロストリップライン10を用い、TFTアレイ基板111側では信号線14が延出したマイクロストリップライン38を用いている。そのため、TFTアレイ基板111側の能動面にマイクロストリップライン10の信号線14とグランド線12とを同時に接続することができる。
[第4の実施形態]
以下に、本実施形態について図7を参照して説明する。
上記第1〜3の実施形態では、フレキシブル基板123に形成するグランド線12をベタ状に形成していた。これに対して、本実施形態においては、フレキシブル基板123に形成するグランド線12をストライプ状に形成する点において異なる。なお、マイクロストリップライン10の基本構成は上記第1〜3実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
(マイクロストリップラインの構造)
以下に、本実施形態におけるマイクロストリップライン10の構造について図7(a)、(b)を参照して説明する。図7(a)は、本実施形態におけるマイクロストリップライン10の構造を示した斜視図である。また、図7(b)は、図7(a)のA−A‘線に沿った断面図である。なお、以下の説明において、マイクロストリップライン10のTFTアレイ基板111との接続側を、単に接続側又は端部として説明している。
図7(a)に示すように、マイクロストリップライン10は、グランド線12と、このグランド線12に対向して配置形成された信号線14(第1導電部)と、グランド線12(第2導電部)と信号線14とに挟持された絶縁層16とを備えている。
本実施形態において、グランド線12は、基準電位を定める配線であり、フレキシブル基板123である絶縁層16の上面に、図7(a)に示すマイクロストリップライン10の平面視短辺方向に沿ってストライプ状に複数形成されている。このグランド線12は、細くかつ薄い線状に形成され、グランド線12の厚み及び幅は、伝送される信号の波長よりも小さくなるように形成されている。
また、図7(a)、(b)に示すように、グランド線12のTFTアレイ基板111との接続側の一端部は、信号線14及び絶縁層16の接続側の端部より、延出して形成されている。ここで、信号線14の延出させる長さは、500μm以下であることが好ましい。一方、グランド線12の他端部は、図1に示すフレキシブル基板123の裏面に搭載される液晶駆動用素子35の接続端子部に接続されている。
本実施形態によれば、フレキシブル基板123とTFTアレイ基板111の接続手段として、上記マイクロストリップライン10を使用している。従って、マイクロストリップライン10の信号線14の厚み、幅、及び絶縁層16の厚みを考慮することにより、信号線14に発生する特性インピーダンスを制御することができる。
(マイクロストリップライン(フレキシブル基板)とTFTアレイ基板との接続構造)
図8(a)、(b)は、上記図7に示した破線部分を拡大した図である。なお、以下の説明においては、マイクロストリップラインとTFTアレイ基板との接続構造について詳細に説明し、その他のTFTアレイ基板に形成されている配線等の説明は省略する。また、信号線用突起状電極等は、上記第1〜3実施形態と同様の構成要素であるため説明は省略する。
図8(a)は、フレキシブル基板とTFTアレイ基板との接続部分を上面から示した拡大図である。図8(b)は、図8(a)、(b)のB−B‘線に沿った断面図である。
図8(a)に示すように、TFTアレイ基板111の張出領域114には、接続されるマイクロストリップライン10のグランド線12の端部の位置に対応して、グランド線用突起状電極28が複数形成されている。このグランド線用突起状電極28は、ストライプ状に形成されたグランド線12の各々に対応して、張出領域114の接続側の長辺に沿って形成されている。また、グランド線用突起状電極28と信号線用突起状電極30とは、互いに接触しないように、グランド線12が信号線14から延出する距離の範囲内において間隔を空けて形成されている。
上記グランド線用突起電極28は、グランド線用電極端子24とグランド線用バンプ18(第2凸部)とから構成されている。グランド線用電極端子24は、Al等の金属から形成されている。また、グランド線用18は、Au、Cu等の金属等により半球状に形成されている。なお、上記グランド線用バンプ18は、半球状に限られず、円錐台形状、角錐台形状、円柱状、角柱状等の各種形状を適用することが可能である。
本実施形態において特徴的な点は、グランド線用バンプ18が、信号線用バンプ20の高さよりも高く形成されている点である。具体的には、グランド線用バンプ18は、信号線用バンプ20、信号線14及び絶縁層16の各々の高さを合わせた高さ程度に形成されている。このようにグランド線用バンプ18を形成することによって、TFTアレイ基板111の張出領域にマイクロストリップライン10のグランド線12と信号線14とをTFTアレイ基板111の張出領域に同時に接続できるようになっている。
図8(a)、(b)に示すように、フレキシブル基板123に形成されたマイクロストリップライン10は、TFTアレイ基板111の張出領域114上に接続されている。具体的には、マイクロストリップライン10の延出して形成されたグランド線12は、張出領域114に形成されたグランド線用突起状電極28と電気的に接続されている。同様に、マイクロストリップライン10の信号線14は、張出領域114に形成された信号線用突起状電極30と電気的に接続されている。マイクロストリップライン10と突起状電極との接続は、ACF又は突起状電極の先端部に設けた鉛フリー半田等を使用することにより電気的に接続させることが好ましい。
以上説明したマイクロストリップライン10を使用してTFTアレイ基板111の張出領域114に接続した場合、図8(a)、(b)に示すように、ストライプ状に形成された複数のグランド線12は、フレキシブル基板123の接続側の辺に対して垂直方向に延出した構造となっている。
本実施形態によれば、フレキシブル基板123とTFTアレイ基板111とを接続した際、TFTアレイ基板111の能動面において、マイクロストリップライン10のグランド線12の延出する端部まで、信号線14のインダクタ成分、コンデンサ成分等による特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
なお、本実施形態のグランド線12をストライプ状に形成すたマイクロストリップライン10は、上記第2又は第3実施形態に適用することも可能である。
[第5の実施形態]
以下に、本実施形態について図面を参照して説明する。
図9は、多層のマイクロストリップラインとフレキシブル基板との接続構造を示す断面図である。また、図10(a)〜(d)は、図9に示す多層のフレキシブル基板の断面図であり、詳細には図10(a)は図9のF−F’線に沿った断面図、図10(b)は図9のG−G’線に沿った断面図、図10(c)は図9のH−H’線に沿った断面図、図10(d)は図9のI−I’線に沿った断面図である。なお、本実施形態では、マイクロストリップラインを3層積層した場合の例について説明し、1層目のマイクロストリップラインを第1マイクロストリップライン80と称し、2層目のマイクロストリップラインを第2マイクロストリップライン82と称し、3層目のマイクロストリップラインを第3マイクロストリップライン84と称する。
図9に示すように、第1マイクロストリップライン80を構成する絶縁層53の上面にはグランド線54が形成されるとともに、下面には信号線52が形成されている。グランド線54は、絶縁層の端部53a及び信号線の端部52aよりも延出して形成されている。
第1マイクロストリップライン80上には、第2マイクロストリップライン82が積層されている。第2マイクロストリップライン82の絶縁層55は、絶縁層の端部55aが第1マイクロストリップライン80の絶縁層の端部53a上に位置するように積層される。この絶縁層55の上面には信号線56が形成されるとともに、下面にはグランド線54が形成されている。信号線56は、グランド線の端部54a及び絶縁層の端部55aよりも延出して形成されている。なお、第2マイクロストリップライン82のグランド線54は、第1マイクロストリップライン80のグランド線54と共通のグランド線が用いられる。
さらに、第2マイクロストリップライン82上には、第3マイクロストリップライン84が積層されている。第3マイクロストリップライン84の絶縁層57は、絶縁層の端部57aが第2マイクロストリップライン82の絶縁層の端部55a上に位置するように積層される。第3マイクロストリップライン84の絶縁層57の上面にはグランド線58が形成されるとともに、下面には信号線56が形成されている。グランド線58は、信号線56の端部56a及び絶縁層の端部57aよりも延出して形成されている。なお、第3マイクロストリップライン84の信号線56は、第2マイクロストリップライン82の信号線56と共通の信号線が用いられる。また、第3マイクロストリップライン84の絶縁層57上面に信号線を形成し、下面にグランド線を形成しても良い。この場合には、3層目はマイクロストリップライン構造を構成しない。
上述した1層目、2層目、及び3層目のマイクロストリップライン80,82,84は3層からなるフレキシブル基板に実装され、各フレキシブル基板の配線と電気的に接続される。以下にフレキシブル基板の断面構造について説明する。なお、第1マイクロストリップライン80に対応する1層目のフレキシブル基板を第1フレキシブル基板60と称し、第2マイクロストリップライン82に対応する2層目のフレキシブル基板を第2フレキシブル基板62と称し、第3マイクロストリップライン84に対応する3層目のフレキシブル基板を第3フレキシブル基板64と称する。
第1マイクロストリップライン80が接続される第1フレキシブル基板60の上面には信号線50が形成されるとともに、下面にはグランド線61が形成されている。信号線50は、図10(a)に示すように、他の中継層と接触しないように、第1マイクロストリップライン80の信号線の端部52aまで引き廻されて形成される。なお、本実施形態において信号線50の先端部50aは、平面視円形状の信号線用電極端子となっている。第1フレキシブル基板60の信号線50上には、図9に示すように信号線用バンプ51が形成されている。これにより、第1マイクロストリップライン80の信号線52と第1フレキシブル基板60の信号線50とが、信号線用バンプ51を介して電気的に接続される。
第1フレキシブル基板60のグランド線61は、図10(b)に示すように、フレキシブル基板60の下面にベタ状に形成されている。第1マイクロストリップライン80のグランド線の端部54aに対応するフレキシブル基板60上面の位置には中継層66が形成されている。この中継層66は、図9及び図10(b)に示すように、上記信号線50と同層、同一材料、同一工程により平面視円形状に形成される。中継層66上には上記信号線用バンプ51よりも高く突出したグランド線用バンプ67が形成され、中継層66の下層にはフレキシブル基板60を貫通するビア72が形成されている。これにより、第1マイクロストリップライン80のグランド線54とフレキシブル基板60のグランド線61とが、グランド線用バンプ67、中継層66及びビア72を介して電気的に接続される。
第2マイクロストリップライン82が接続される第2フレキシブル基板62の上面にはグランド線61が形成されるとともに、下面には信号線63が形成されている。なお、第2フレキシブル基板62のグランド線61は、第1フレキシブル基板60のグランド線61と共通のグランド線が用いられる。
信号線63は、図10(c)に示すように、他の中継層と接触しないように第2マイクロストリップライン82の信号線の端部56aまで引き廻されて形成されている。なお、本実施形態において信号線の先端部63aは、平面視円形状の信号線用電極端子となっている。
第2マイクロストリップライン82の信号線の端部56aに対応するフレキシブル基板60上の位置には第1中継層68が形成されている。この第1中継層68は、図9及び図10(b)に示すように、上記信号線50と同層、同一材料、同一工程により平面視円形状に形成される。第1中継層68上には上記グランド線用バンプ67よりも高く突出した信号線用バンプ69が形成され、第1中継層70の下層には第1フレキシブル基板60を貫通する第1ビア73が形成されている。さらに、図9に示すように、第2フレキシブル基板62のグランド線61と同層には、第2中継層74が形成され、第2中継層74に対応する下層には第2フレキシブル基板62を貫通する第2ビア81が形成されている。第2中継層74は、図10(b)に示すように、ベタ状に形成されるグランド線61の一部に平面視円形状に形成されている。また、第2中継層74の外周にはグランド線61を環状に貫通する空隙部が形成され、第2中継層74とグランド線74との絶縁性が確保されている。これにより、第2マイクロストリップライン82の信号線56と第2フレキシブル基板62の信号線63とが、信号線用バンプ69、第1中継層68、第1ビア73、第2中継層74及び第2ビア81を介して電気的に接続される。
第3マイクロストリップライン84が接続される第3フレキシブル基板64の上面には信号線63が形成されるとともに、下面にはグランド線65が形成されている。なお、第3フレキシブル基板64の信号線63は、第2フレキシブル基板62の信号線63と共通のグランド線が用いられる。
第3フレキシブル基板64のグランド線65は、図10(d)に示すように、フレキシブル基板64の下面にベタ状に形成されている。第3マイクロストリップライン84のグランド線の端部58aに対応する第1フレキシブル基板60上の位置には第1中継層70が形成されている。この第1中継層70は、図10(a)に示すように、上記信号線50と同層、同一材料、同一工程により平面視円形状に形成される。第1中継層70上には上記信号線用バンプ69よりも高く形成されたグランド用バンプ71が形成され、第1中継層70の下層には第1フレキシブル基板60を貫通する第1ビア75が形成される。また、図10(b)に示すように、第2グランド線61と同層には、第2中継層76が形成され、第2中継層76の下層には第2フレキシブル基板62を貫通する第2ビア83が形成されている。第2中継層76は、図10(b)に示すように、ベタ状に形成されるグランド線61の一部に平面視円形状に形成されている。また、第2中継層76の外周にはグランド線61を環状に貫通する空隙部が形成され、第2中継層76とグランド線61との絶縁性が確保されている。さらに、第2フレキシブル基板62の信号線63と同層には、図10(c)に示すように、信号線63と接触しないように第3中継層77が平面視円形状に形成され、第3中継層77の下層には第3フレキシブル基板64を貫通する第3ビア78が形成されている。これにより、第3マイクロストリップライン84のグランド線58と第3フレキシブル基板64のグランド線65とが、グランド線用バンプ71、第1中継層70、第1ビア75、第2中継層76、第2ビア83、第3中継層77及び第3ビア78を介して電気的に接続される。
本実施形態によれば、多層にマイクロストリップラインを積層させた場合でも、各マイクロストリップラインのグランド線を延出させることにより、各マイクロストリップラインのグランド線の延出する端部まで、信号線のインダクタ成分、コンデンサ成分等による特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
[第6の実施形態]
図11は、マイクロストリップライン10,38同士を接続した場合の断面構造を示す図である。
上側のマイクロストリップライン10は、ベタ状に形成された絶縁層16と、絶縁層16の下面に形成された信号線14と、絶縁層16の上面に形成されたグランド線12とから構成される。信号線14は、絶縁層の端部16a及び信号線の端部14aよりも延出して形成されている。
下側のマイクロストリップライン38は、上記マイクロストリップライン10と同様にベタ状に形成された絶縁層36と、絶縁層36の上面に形成されたグランド線32と、絶縁層36の下面に形成された信号線34とから構成される。マイクロストリップライン10の信号線の端部14aに対応した絶縁層36上の位置には中継層26が形成されている。中継層26上には、信号線用バンプ20が形成され、中継層26の下層には絶縁層36を貫通するビア22が形成されている。これにより、上側のマイクロストリップライン10の信号線14と下側のマイクロストリップライン38の信号線22とは、信号線用バンプ20、中継層26、及びビア22を介して電気的に接続される。
下側のマイクロストリップライン38のグランド線32は、マイクロストリップライン10のグランド線の端部12aに対応する位置まで引き廻されて形成されている。そして、グランド線32上には、信号線用バンプ20よりも高く突出したグランド線用バンプ18が形成されている。これにより、上側のマイクロストリップライン10のグランド線12と下側のマイクロストリップライン38のグランド線32とは、グランド線用バンプ18を介して電気的に接続される。
本実施形態のように、マイクロストリップライン同士を互いに接続させた場合でも、マイクロストリップライン10のグランド線12を延出させることにより、マイクロストリップライン10のグランド線12の延出する端部まで、信号線14のインダクタ成分、コンデンサ成分等による特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
[第7の実施形態の変形例]
以下、本実施形態の変形例について図面を参照して説明する。
なお、マイクロストリップラインの基本構成は、上記第7実施形態と同様であり、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図12は、マイクロストリップライン10,38同士を接続した場合の断面構造を示す図である。
本実施形態では、下側のマイクロストリップライン38のグランド線32上に形成されるグランド線用バンプ18の高さが、中継層26上に形成される信号線用バンプ20の高さと略等しくなるように形成されている。中継層26の高さと、同層に形成されるグランド線32の高さとは略等しいため、中継層26及びグランド線用バンプ18を合わせた高さとグランド線34及び信号線用バンプ20を合わせた高さとは略同じとなる。また、グランド線用バンプ18及び信号線用バンプ20は、略同じ高さに形成するため、通常の基板形成工程により同時に形成される。なお、上記グランド線用バンプ18と信号線用バンプ20に代えて、はんだペーストを用いても良い。
本実施形態においては、上記実施形態と異なり、マイクロストリップライン10の上面の高さに比べてグランド線32上面の高さは低くなっている。そのため、マイクロストリップライン10のグランド線12と、マイクロストリップライン38のグランド線32とを接続する場合には、図12に示すように、マイクロストリップライン10のグランド線12を鉛直方向に湾曲させる。これにより、グランド線12とグランド線用バンプ18とが電気的に接続される。
本実施形態によれば、マイクロストリップライン10のグランド線12を湾曲させて延出させた場合でも、マイクロストリップライン10のグランド線12の延出する端部まで、信号線14のインダクタ成分、コンデンサ成分等による特性インピーダンスを整合させることができる。これにより、信号波形のなまりを抑制することができ、より高速で良質な信号を伝送することができる。
なお、本実施形態は、マイクロストリップライン10,38同士を互いに接続させた場合について説明したが、マイクロストリップライン10,38の一方に上述したフレキシブル基板を用いた場合にも適用することが可能である。
[電子機器]
次に、上述した構造を有するマイクロストリップライン10を用いて、フレキシブル基板123とTFTアレイ基板111とを接続した電気機器の一例である液晶表示装置について説明する。図13は、液晶表示装置を模式的に示す斜視図である。上述したマイクロストリップライン10は、液晶表示装置1200の筐体内部に配置されている。図13において、符号1201は表示部、符号1202は液晶表示装置本体、符号1203はスピーカーを示している。上記マイクロストリップライン10を用いることにより、高速で良質な信号を伝送することができ、表示品質の優れた液晶表示装置を提供することができる。
なお、上述した構造を有するマイクロストリップライン10は、液晶表示装置以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
例えば、上記第1及び第2実施形態においては、マイクロストリップライン10のグランド線12を絶縁層16及び信号線14の端部から延出させるように形成していた。これに対して、信号線14を絶縁層16及びグランド線12の端部から延出させるように形成することも好ましい。このような構成によれば、グランド線12の端部までインピーダンスの整合を図ることができる。
本発明の液晶表示装置を模式的に示す斜視図である。 第1実施形態のマイクロストリップラインの構造を示す図である。 同、マイクロストリップラインとTFTアレイ基板との接続構造を示す平面図である。 マイクロストリップラインの形成方法を示す平面図である。 第2実施形態のマイクロストリップラインとTFTアレイ基板との接続構造を示す平面図である。 第3実施形態のマイクロストリップラインとTFTアレイ基板との接続構造を示す平面図である。 第4実施形態のマイクロストリップラインの構造を示す図である。 同、マイクロストリップラインとTFTアレイ基板との接続構造を示す平面図である。 第5実施形態の複数のマイクロストリップラインとTFTアレイ基板との接続構造を示す断面図である。 同、接続構造の各層の断面構造を示す図である。 第6実施形態のマイクロストリップライン同士の接続構造を示す断面図である。 第6実施形態の変形例のマイクロストリップライン同士の接続構造を示す断面図である。 本発明の電子機器の一例を示す斜視図である。
符号の説明
10…マイクロストリップライン、 12…グランド線(第2導電部)、13…中継層、 14…信号線(第1導電部)、16…絶縁層、 18…グランド線用バンプ(第2凸部)、 20…信号線用バンプ(第1凸部)、 22…ビア、 32…グランド線(第4導電部)、 34…信号線(第3導電部)、 36絶縁層、 38…マイクロストリップライン、 111…TFTアレイ基板(第1基板)、 123…フレキシブル基板(第2基板)

Claims (12)

  1. 第1導電部及び第2導電部とが絶縁層を介して対向して設けられ、
    前記第1導電部及び前記第2導電部のいずれか一方の前記導電部の端部が、他方の前記導電部の端部及び前記絶縁層の端部から延出して設けられていることを特徴とする接続用基板。
  2. 基板と、
    前記基板を介して対向して設けられた前記第1導電部及び前記第2導電部と、を備え、前記第1導電部及び前記第2導電部のいずれか一方の前記導電部の端部が、他方の前記導電部の端部及び前記基板の端部から延出して設けられていることを特徴とする接続用基板。
  3. 前記第1導電部及び第2導電部のいずれか一方が、前記基板上にベタ状に設けられていることを特徴とする請求項1又は請求項2に記載の接続用基板。
  4. 絶縁体を介して信号配線とグランド線とが対向して設けられ、前記グランド線の端部が、前記信号配線の端部及び前記絶縁体の端部から延出して設けられていることを特徴とする接続用基板。
  5. 第2基板と、
    前記第2基板の一方面に設けられた第1導電部と、
    前記第2基板の他方面に第1導電部の端部及び前記第2基板の端部よりも延出して設けられた第2導電部と、
    第1基板と、
    前記第1基板の能動面又は前記第2基板の前記第1導電部もしくは前記第2導電部に設けられた第1凸部と、前記第1凸部より高く設けられた第2凸部と、を備え、
    前記第1導電部と前記第1凸部とが接続され、前記第2導電部と前記第2凸部とが接続されたことを特徴とする接続構造。
  6. 前記第1凸部の高さと前記第2凸部の高さとが略同じに形成されたことを特徴とする請求項5に記載の接続構造。
  7. 第2基板と、
    前記第2基板の一方面に設けられた第1導電部と、
    前記第2基板の他方面に設けられた第2導電部と、
    第1基板と、
    前記第1基板の能動面又は前記第2基板の前記第1導電部もしくは前記第2導電部に設けられた第1凸部及び第2凸部と、を備え、
    前記第1導電部と前記第1凸部とが接続され、前記第2基板の厚さ方向の貫通孔に充填された導電体を介して前記第2導電部と前記第2凸部とが電気的に接続されたことを特徴とする接続構造。
  8. 前記第1基板の一方面に第3導電部がもうけられ、
    前記第1基板の他方面に第1導電部の端部及び前記第1基板の端部よりも延出された第4導電部が設けられ、
    前記第3導電部が前記第2基板に設けられた前記第1導電部と接続され、前記第4導電部が前記第2基板に設けられた第2導電部と接続されたことを特徴とする請求項5乃至7のいずれか1項に記載の接続構造。
  9. 前記第1基板上に複数の前記接続用基板が積層されたことを特徴とする請求項1乃至8のいずれか1項に記載の接続構造。
  10. 第2基板の一方面に第1導電部を設ける工程と、
    前記第2基板の他方面に前記第1導電部及び前記第2基板の端部よりも延出した第2導電部を設ける工程と、
    第1基板の能動面又は前記第2基板の前記第1導電部もしくは前記第2導電部に第1凸部を設けるとともに、前記第1凸部より高く第2凸部を設ける工程と、
    前記第1導電部と前記第1凸部とを接続し、前記第2導電部と前記第2導電部とを接続する工程と、を有することを特徴とする接続方法。
  11. 前記請求項5乃至9のいずれか1項に記載の接続構造を備えることを特徴とする電気光学装置。
  12. 請求項11に記載の電気光学装置を備えることを特徴とする電子機器。
JP2005157057A 2004-08-05 2005-05-30 接続用基板、接続構造、接続方法並びに電子機器 Withdrawn JP2006073994A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005157057A JP2006073994A (ja) 2004-08-05 2005-05-30 接続用基板、接続構造、接続方法並びに電子機器
US11/194,391 US7544897B2 (en) 2004-08-05 2005-08-01 Connecting substrate, connecting structure. connection method and electronic apparatus
TW094126069A TWI280651B (en) 2004-08-05 2005-08-01 Connecting substrate, connecting structure, connection method and electronic apparatus
KR1020050070703A KR100727724B1 (ko) 2004-08-05 2005-08-02 접속용 기판, 접속 구조, 접속 방법, 전기 광학 장치 및전자 기기
CN2005100910402A CN1744375B (zh) 2004-08-05 2005-08-03 连接用基板、连接结构、连接方法和电子仪器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004228995 2004-08-05
JP2005157057A JP2006073994A (ja) 2004-08-05 2005-05-30 接続用基板、接続構造、接続方法並びに電子機器

Publications (1)

Publication Number Publication Date
JP2006073994A true JP2006073994A (ja) 2006-03-16

Family

ID=35756613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157057A Withdrawn JP2006073994A (ja) 2004-08-05 2005-05-30 接続用基板、接続構造、接続方法並びに電子機器

Country Status (5)

Country Link
US (1) US7544897B2 (ja)
JP (1) JP2006073994A (ja)
KR (1) KR100727724B1 (ja)
CN (1) CN1744375B (ja)
TW (1) TWI280651B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109142A (ja) * 2006-10-25 2008-05-08 Osram Opto Semiconductors Gmbh オプトエレクトロニクスデバイス及び該オプトエレクトロニクスデバイスを製造するための方法
JP2011040517A (ja) * 2009-08-10 2011-02-24 Sumitomo Electric Printed Circuit Inc プリント配線板の接続構造及び電子機器
JP2014082455A (ja) * 2012-09-27 2014-05-08 Mitsubishi Electric Corp フレキシブル基板及び基板接続構造
JP2014123274A (ja) * 2012-12-21 2014-07-03 Canon Inc パネルユニット、及び電子機器
JP2014236209A (ja) * 2013-06-05 2014-12-15 キヤノン株式会社 電気デバイス、その製造方法及び放射線検査装置
WO2015008671A1 (ja) * 2013-07-16 2015-01-22 住友電気工業株式会社 電子部品及び電子部品の製造方法
JP2015142051A (ja) * 2014-01-29 2015-08-03 住友電気工業株式会社 電子部品及び電子部品の製造方法
JP2021513752A (ja) * 2018-02-14 2021-05-27 ステムコ カンパニー リミテッド フレキシブル回路基板およびそれを含む電子装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005020995D1 (de) * 2005-12-22 2010-06-10 Panasonic Corp Leiterplatten-verbindungsstruktur, leiterplatten-verbindungsteil und elektronische vorrichtung
JP4790558B2 (ja) * 2006-10-02 2011-10-12 日東電工株式会社 配線回路基板の製造方法
JP4916852B2 (ja) 2006-11-29 2012-04-18 株式会社 日立ディスプレイズ タッチパネル付き液晶表示装置
US20090101402A1 (en) * 2007-10-19 2009-04-23 Advantest Corporation Circuit board, and electronic device
CN101625462B (zh) * 2008-07-07 2012-09-05 奇美电子股份有限公司 液晶显示模组及液晶显示器
TWM353504U (en) * 2008-10-17 2009-03-21 Wintek Corp Card insertion terminal structure of flexible PCB
KR20100106749A (ko) * 2009-03-24 2010-10-04 삼성전자주식회사 회로기판 접속구조 및 이를 이용한 회로기판 접속방법
TWI484873B (zh) * 2009-04-07 2015-05-11 Au Optronics Corp 軟性電路板
US8361896B2 (en) * 2010-06-25 2013-01-29 Fci Signal transmission for high speed interconnections
JP5584086B2 (ja) * 2010-10-14 2014-09-03 パナソニック株式会社 電子機器
KR102307432B1 (ko) * 2013-12-09 2021-09-30 삼성디스플레이 주식회사 표시 장치
CN103680317B (zh) * 2013-12-20 2015-09-23 合肥京东方光电科技有限公司 一种阵列基板及其制造方法和显示装置
KR102595102B1 (ko) * 2016-11-01 2023-10-31 삼성디스플레이 주식회사 표시장치
US10827621B2 (en) * 2017-01-13 2020-11-03 Sharp Kabushiki Kaisha Display device
JP6700207B2 (ja) 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
KR102332237B1 (ko) * 2017-04-14 2021-11-29 삼성전자주식회사 디스플레이 장치
CN107817633A (zh) * 2017-10-26 2018-03-20 惠科股份有限公司 信号传输装置及显示装置
KR102620548B1 (ko) * 2018-07-09 2024-01-03 삼성전자주식회사 신호 배선을 둘러싸는 복수의 그라운드 배선들이 배치된 연성 회로기판을 포함하는 전자 장치
WO2022072254A2 (en) * 2020-09-30 2022-04-07 Gentherm Gmbh Interposers for splicing flexible circuits to printed circuit boards

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431270A (en) * 1979-09-19 1984-02-14 Sharp Kabushiki Kaisha Electrode terminal assembly on a multi-layer type liquid crystal panel
JP2599182B2 (ja) 1988-08-16 1997-04-09 日本電信電話株式会社 プリント配線基板間の高周波配線接続方法
JPH056918A (ja) 1991-06-27 1993-01-14 Mitsubishi Electric Corp テープキヤリア型半導体装置のインナーリードボンデイング方法およびテープキヤリア型半導体装置用キヤリアテープ
EP0543033B1 (en) 1991-11-16 1995-01-25 Hewlett-Packard GmbH A connecting arrangement for providing a releasable connection between two striplines
JPH06325836A (ja) 1993-05-14 1994-11-25 Murata Mfg Co Ltd 平行ストリップラインケーブルの接続構造
US6268895B1 (en) 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
US5808529A (en) 1996-07-12 1998-09-15 Storage Technology Corporation Printed circuit board layering configuration for very high bandwidth interconnect
JPH10104660A (ja) 1996-10-03 1998-04-24 Hitachi Ltd 液晶表示装置
JP3335296B2 (ja) 1997-09-02 2002-10-15 株式会社東芝 基板の接続構造
AU2001271381A1 (en) * 2000-06-26 2002-01-08 Robinson Nugent, Inc. Vialess printed circuit board
JP2003017908A (ja) 2001-06-27 2003-01-17 Fdk Corp 電子回路部材並びに電子回路部材の連結構造及び伝送路の結合構造
US7012667B2 (en) * 2002-08-08 2006-03-14 Hannstar Display Corp. Liquid crystal display device
JP2004077718A (ja) * 2002-08-15 2004-03-11 Hitachi Displays Ltd 液晶表示装置
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3999177B2 (ja) 2003-08-29 2007-10-31 富士通株式会社 高周波回路基板
JP2005157057A (ja) 2003-11-27 2005-06-16 Canon Chemicals Inc 導電性ゴムローラー
US7222938B2 (en) * 2004-01-21 2007-05-29 Silverbrook Research Pty Ltd Printhead assembly with power, data and fluid connections

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109142A (ja) * 2006-10-25 2008-05-08 Osram Opto Semiconductors Gmbh オプトエレクトロニクスデバイス及び該オプトエレクトロニクスデバイスを製造するための方法
JP2011040517A (ja) * 2009-08-10 2011-02-24 Sumitomo Electric Printed Circuit Inc プリント配線板の接続構造及び電子機器
JP2014082455A (ja) * 2012-09-27 2014-05-08 Mitsubishi Electric Corp フレキシブル基板及び基板接続構造
US9668346B2 (en) 2012-09-27 2017-05-30 Mitsubishi Electric Corporation Flexible printed circuit board and circuit-board connection structure
JP2014123274A (ja) * 2012-12-21 2014-07-03 Canon Inc パネルユニット、及び電子機器
JP2014236209A (ja) * 2013-06-05 2014-12-15 キヤノン株式会社 電気デバイス、その製造方法及び放射線検査装置
WO2015008671A1 (ja) * 2013-07-16 2015-01-22 住友電気工業株式会社 電子部品及び電子部品の製造方法
JP2015142051A (ja) * 2014-01-29 2015-08-03 住友電気工業株式会社 電子部品及び電子部品の製造方法
JP2021513752A (ja) * 2018-02-14 2021-05-27 ステムコ カンパニー リミテッド フレキシブル回路基板およびそれを含む電子装置
JP7209743B2 (ja) 2018-02-14 2023-01-20 ステムコ カンパニー リミテッド フレキシブル回路基板およびそれを含む電子装置

Also Published As

Publication number Publication date
TWI280651B (en) 2007-05-01
US20060027909A1 (en) 2006-02-09
CN1744375A (zh) 2006-03-08
TW200618233A (en) 2006-06-01
US7544897B2 (en) 2009-06-09
KR100727724B1 (ko) 2007-06-13
CN1744375B (zh) 2011-07-06
KR20060049043A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
JP2006073994A (ja) 接続用基板、接続構造、接続方法並びに電子機器
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP4931908B2 (ja) 回路基板、電子回路装置及び表示装置
JP2008060526A (ja) チップフィルムパッケージ、及びこれを含むディスプレイパネルアセンブリ
US8030574B2 (en) Flexible printed circuit
KR20050078646A (ko) 필름기판 및 그 제조방법과 화상표시용 기판
JP5567362B2 (ja) 表示装置及び電子機器
JP4013071B2 (ja) 半導体装置
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN100364086C (zh) 半导体装置和电子设备及其制造方法
JP2005321707A (ja) 液晶表示装置
CN112272445B (zh) 柔性电路板、显示面板及显示装置
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5002718B1 (ja) フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
JP2003332380A (ja) 電子デバイス及びその製造方法並びに電子機器
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
WO2024044912A1 (zh) 布线基板及其制造方法、发光基板及显示装置
TW200824057A (en) Semiconductor package and display apparatus
JP3707487B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
JP3685196B2 (ja) 配線基板、半導体装置及びその製造方法並びに電子機器
JP3515415B2 (ja) 表示装置
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2005333139A (ja) フレキシブル印刷回路フィルム及びその製造方法
JP2003324130A (ja) 半導体装置およびその製造方法並びに半導体素子搭載用配線基板
JP2006100342A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080820