JP2006036561A - 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板 - Google Patents

Abstract

【課題】ピエゾ電界の悪影響を派生問題なく効果的に緩和若しくは最小化する。
【解決手段】各非縦方向成長部４の上面では、ｘｙ平面に平行にｒ面が結晶成長し、これらの個々のｒ面は、側壁面１ｂの近傍に若干のボイド５を形成しつつも、ストライプ溝Ｓを完全に覆い隠すまで結晶成長して、最終的には略一連の平坦面が形成される。この時以下の結晶成長条件下で５０分間、非縦方向成長部４のファセット成長を継続する。このファセット成長の条件設定は、継続的かつ順調なファセット成長を促進する上で重要である。また、下記の結晶成長速度は、ｒ面に垂直な方向の結晶成長速度である。 結晶成長温度 ： ９９０〔℃〕 結晶成長速度 ： ０．８〔μｍ／ｍｉｎ〕 供給ガス流量比（Ｖ／III 比）： ５０００
【選択図】図３−Ｃ

Description

本発明は、半導体結晶の結晶成長方法、並びにその半導体結晶を使用した光半導体素子に関する。
この結晶成長方法は、半導体発光素子や半導体受光素子（以下、纏めて光半導体素子と言う。）の製造に大いに有用なものである。

活性層の二軸性歪みによって誘起されるピエゾ電界は、半導体発光素子の内部量子効率の低下をもたらすことが一般に知られている。この様なピエゾ電界の緩和や最小化を考慮して提案された光半導体素子としては、例えば下記の特許文献１に掲載されているものが広く知られている。本願図１１、図１２は、この特許文献１から抜粋したもので、窒化ガリウム系の半導体でのピエゾ電界の角度依存性を示すグラフと、これらの半導体を使用した発光素子の断面図をそれぞれ示している。このグラフの横軸は、ｃ軸の正の向き［０００１］からの角度θに対するピエゾ電界の変化を示しており、このグラフから、ｃ面を界面とする活性層においてはピエゾ電界の大きさ（絶対値）が最大となり、ｒ面、ａ面、またはｍ面を界面とする活性層においてはピエゾ電界の大きさ（絶対値）は最小（０ＭＶ／ｃｍ）となることが判る。

そして、この特許文献１（第２の実施例）には、「まず、従来技術によりＳｉＣ、ＧａＮ等の基板５１上にｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４を｛０００１｝面方向に成長させ、その後、選択成長あるいは選択エッチングにより｛２−１−１４｝面や｛０１−１２｝面を形成する。その後再結晶成長により今形成された面方位を持つＧａＩｎＮ／ＧａＮあるいはＧａＩｎＮ／ＧａＩｎＮ多重歪量子井戸層５５を形成する。」などの記載があり、この様に本特許文献１では、上記の図１２を用いて、ピエゾ電界の緩和作用を有する活性層の構成形態とその形成方法を開示している。

また、下記の特許文献２には、ｃ面から６２°傾斜した斜面（（１−１０１）面）を結晶成長面として用いた結晶成長方法に関する記載がある。
特開平１１−１１２０２９ 特開２００３−３４７５８５

しかしながら、上記の特許文献２においては、上記の結晶成長面に関して特に６２°と言う傾斜角が選択されるので、この従来技術を採用する限り、前述のグラフ（図１１）からも判る通り、ピエゾ電界を略零にすることはできず、よって、依然としてピエゾ電界効果を十分には払拭することができない。
また、この特許文献２においては、ピエゾ電界を積極的に略零にしようとする思想は全く見当たらない。

また、上記の特許文献１においては、上記の選択成長あるいは選択エッチングを実施する場合、以下の問題を回避することが困難である。
（１）選択成長を行う場合の問題点
図１２に図示される様な理想的な波板形状の多重歪量子井戸層５５を選択成長によって形成することは、現在の結晶成長に関する技術水準に照らして、必ずしも容易ではない。また、その様な選択成長が仮に可能であったとしても、我々はその方法を少なくとも上記の特許文献１からは、何ら具体的に知ることができない。

例えば、図１２のｎ型ＡｌＧａＮクラッド層５４の中にストライプ状の多数のＳｉＯ₂ マスク等を成膜して上記の選択成長を実施する場合には、そのマスク形成工程の前後で製造中の光半導体素子を大幅に降温したり昇温したりしなければならないので、この場合には各部の熱膨張係数差に基づく応力が素子内に発生する。したがって、この場合、その後に積層される井戸層の結晶品質は劣化する。

また、基板材料等の選択により基板等の熱膨張係数をたとえ最適に選んだとしても、上記の様な大幅な昇降温を行っている間に、ｎ型クラッド層の上方露出面における結晶性が、その露出面近傍における活発な原子脱離現象（：特定元素の昇華）などによって劣化する。この様な結晶性の劣化は、キャリアガスなどによるエッチング作用に基づく所が大きい。これらの事情については、例えば次の文献等からも容易に理解することができる。
（１）公開特許公報：特開平１１−０６８１５９
（２）公開特許公報：特開平９−１３９５４３
（３）公開特許公報：特開平８−８８４３２

また、更に、上記の様なストライプ状の多数のＳｉＯ₂ マスクなどは、活性層の近傍に配置、残留させざるを得ないが、このため、素子内部の電流密度に偏り（ムラ）が生じて、内部量子効率が低下してしまうなどの派生問題も回避し難い。また、この様なマスクを活性層の近傍に配置、残留させれば、光半導体素子の光取り出し効率、光取り込み効率、或いは共振効率等が低下するなどの不都合も生じる。

（２）選択エッチングを行う場合の問題点
選択エッチングを行う場合にも、マスク形成工程が不可欠となるため、上記の大幅な昇降温の問題は回避し難い。また、選択エッチングを行えば、その侵食面には、エッチング処理に伴うダメージ（表面荒れ）が顕著に残るので、その上に直接多重歪量子井戸層を良好に結晶成長させることは困難となる。

また、特にレーザの共振器を形成する際には、上記の（１）、（２）の何れの場合でも、光導波路上に波板形状の活性層を形成すると、その斜面で共振光が散乱され易いなどの派生問題が生じる。

この様に、目的の光半導体素子において所望の発光効率を確保することは、上記の特許文献１から具体的に知り得る技術範囲内では非常に困難である。また、実際に上記の特許文献１（図１２）の様な具体的な素子構造によって、実際に半導体発光素子の発光効率が従来よりも向上したと言う報告は、今のところ光半導体素子関連分野において全く見当たらない。これは、それらの半導体発光素子の素子構造や製造工程を具現化するに当たって、実際には上記の様な問題が回避し難いためだと考えられる。

以上の様に、活性層などの半導体層の内部に生じるピエゾ電界を効果的に緩和したり、或いはそれらの技術に基づいて、実際に特段の派生問題を生むことなく光半導体素子の動作効率を改善したりすることは、現在の一般的な技術水準に照らして、必ずしも容易とは言えない。

本発明は、上記の課題を解決するために成されたものであり、その目的は、広大なｒ面を有する III族窒化物系化合物半導体から成る半導体結晶の製造方法を開示することである。
また、本発明の更なる目的は、特段の派生問題を生むことなくピエゾ電界の悪影響を効果的に緩和若しくは最小化することができる光半導体素子の構造や製造方法を開示することである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか１つによって、個々に達成されれば十分であって、本願の個々の発明（下記の個々の手段）は、上記の全ての課題を同時に解決する具体的実施形態が存在することを必ずしも保証するものではない。

上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、結晶成長基板に III族窒化物系化合物半導体から成る半導体結晶を結晶成長させる結晶成長工程において、結晶成長基板が有する平面状の主面上に、互いに平行で、内壁面が平面で構成された複数のストライプ溝を形成する溝形成工程と、各ストライプ溝の一つの主内壁面上に、それぞれバッファ層を積層するバッファ層積層工程と、各バッファ層が供する結晶成長面上に半導体結晶をファセット成長又は横方向成長させる非縦方向成長工程と、上記の主面に対して垂直な方向に、半導体結晶を結晶成長させる本成長工程とを設け、半導体結晶のｃ軸と半導体結晶のピエゾ電界が零となる結晶方位との成す第２の角θ₀ に対して、θ₀ −１０°≦θ₁ ≦θ₀ ＋１０°が成り立つ様に、ストライプ溝の主内壁面と主面とが成す第１の角θ₁ を設定することである。

ただし、より望ましくは、「θ₀ −３°≦θ₁ ≦θ₀ ＋３°」を満たす様に設定すると良い。また、更には、「θ₀ −１°＜θ₁ ＜θ₀ ＋１°」を満たす様に設定することがより望ましい。

なお、上記のｃ軸の向きは、それをミラー指数を用いて書けば［０００１］と表される向きである。各結晶面のミラー指数を以下に例示する。
ｃ面：（０００１）
ａ面：（１１−２０）
ｍ面：（１０−１０）
ｒ面：（１０−１２）
ただし、これらはあくまでも例示であり、所望の半導体結晶の結晶構造が六方晶系であるので、例えばそれらのａ面やｍ面については、他にも当然ながら対称なその他の５つの向きの面がある。

なお、上記の本成長工程においては、主面に対して垂直に半導体結晶を縦方向成長させても良いし、或いは主面上に形成されたマスク上方において、主面に対して略平行に半導体結晶を横方向成長させても良い。また、その様な半導体結晶の横方向成長後に、更に縦方向成長を実施しても良い。これらの成長方向に係わる結晶成長の形態や、各形態の組み合わせは任意で良い。

また、上記の主面は、結晶成長面に広い１平面を用いる通常の結晶成長における主面と言われる部位（その広い１平面）に相当するが、しかし、本発明では、上記の様に溝形成工程を導入してこの主面を加工し、そのストライプ溝内にバッファ層を積層するので、上記の主面は、バッファ層を介して所望の結晶成長が開始される面とは一致しない。

また、ストライプ溝の断面形状を矩形とする場合、上記の主面に対して垂直な側壁面（：ストライプ溝の内壁面）がストライプ溝内で互いに向かい合うことになるが、この様な場合、ストライプ溝内の一方の内壁面だけにバッファ層を形成し、かつ、そのバッファ層が積層される全ての内壁面の法線の向きを１つの向きに揃える様に制限しても良いし、或いはまた、向かい合う双方何れの面にもバッファ層を形成する様にしても良い。

また、ストライプ溝が埋まる際には、ｃ面とは異なる局所的な個々の結晶成長面が相互に繋がって略一連の結晶成長面が形成されるが、この時、個々のストライプ溝の中にボイド（：結晶が成長せずにできる空洞部）が形成されて残留していても特段の支障を来すことはない。

また、本発明の第２の手段は、上記の第１の手段において、ピエゾ電界が零となる上記の結晶方位としてｒ軸の方位を選択し、六方晶系の結晶構造を有する結晶成長基板を用い、主面の法線ベクトル＜σ｜の向きを、結晶成長基板のｃ軸の正の向きからｍ軸の正の向きに向って第１の角θ₁ だけ回転させ、ストライプ溝の長手方向をａ軸の方向に取ることである。

また、本発明の第３の手段は、上記の第１の手段において、ピエゾ電界が零となる上記の結晶方位としてｒ軸の方位を選択し、六方晶系の結晶構造を有する結晶成長基板を用い、主面の法線ベクトル＜σ｜の向きを、結晶成長基板のａ軸の正の向きからｍ軸の正の向きに向って第１の角θ₁ だけ回転させ、ストライプ溝の長手方向をｃ軸の方向に取ることである。

また、本発明の第４の手段は、上記の第１の手段において、ピエゾ電界が零となる上記の結晶方位としてｒ軸の方位を選択し、六方晶系の結晶構造を有する結晶成長基板を用い、主面の法線ベクトル＜σ｜の向きを、結晶成長基板のａ軸の正の向きからｃ軸の正の向きに向って第１の角θ₁ だけ回転させ、ストライプ溝の長手方向をｍ軸の方向に取ることである。

また、本発明の第５の手段は、上記の第１の手段において、ピエゾ電界が零となる上記の結晶方位をａ軸又はｍ軸の方位にすることである。

この時、第２の角θ₀ は９０°となる。したがって、前述の本発明の第１の手段に基づき、第１の角θ₁ は、８０°以上１００°以下の範囲であればピエゾ電界を抑制する効果が大きく得られ、かつ、この第１の角θ₁ は、直角に近いほどより望ましい。また、この時用いる結晶成長基板は、ａ面を主面とするａ面基板か、又はｍ面を主面とするｍ面基板を用いることが望ましい。また、上記の主面上に形成するストライプ溝の長手方向は、結晶成長基板のｃ軸の方向に対して略垂直な方向に取ることが望ましい。また、ストライプ溝の長手方向は、ｍ軸又はａ軸の方向とすることが望ましい。

また、ストライプ溝の内側の側壁（内壁面）を主面に略垂直な側壁面から形成する場合、所望の半導体結晶を横方向成長させる場合には、ストライプ溝の両側の内側壁にバッファ層を形成して、から横方向成長させて溝の中央部で合体させても良い。この様な場合には、ストライプ溝の内側で対峙する上記の２面の側壁（内壁面）の双方にバッファ層を積層しておくことが望ましい。

なお、以上の本発明の第２乃至第５の各手段は、それぞれ何れも、本発明の第１の手段を実施するにあたっての、より望ましい若しくはより具体的な個別の実施形態を例示するものである。したがって、これらの例示は、本発明の第１の手段を実施するにあたって、必ずしも何れか１つの手段を選択して採用しなければならないことを意味するものではない。即ち、上記の本発明の第１の手段により、本発明の第１の手段の作用・効果を含め、少なくとも上記の何れか１つの作用・効果を得ることができる。

なお、請求項２〜４に対応する場合、即ち、主面と略同じ向きにｒ面を形成してその結晶成長面を更に成長させる場合には、上記の非縦方向成長工程では、所望の半導体結晶は少なくともファセット成長する。
また、請求項５に対応する場合、即ち、主面と略同じ向きにａ面又はｍ面を形成してその結晶成長面を更に成長させる場合には、上記の非縦方向成長工程では、所望の半導体結晶は少なくとも横方向成長する。

また、本発明の第６の手段は、上記の第１乃至第５の何れか１つの手段において、溝形成工程の前、又は溝形成工程の後に、ストライプ溝を構成する主内壁面以外の内壁面上に半導体結晶の選択成長を促すマスクを結晶成長基板上に形成するマスク形成工程を設けることである。

また、本発明の第７の手段は、上記の第６の手段において、隣接する他のストライプ溝との間に上記の主面の平坦部が残される様に各ストライプ溝を形成し、上記のマスク形成工程で、この平坦部にもマスクを形成し、更に、上記の本成長工程で、ストライプ溝上に成長した半導体結晶を核として、上記の平坦部に半導体結晶を横方向成長させることである。
なお、この横方向成長のあとに、所望の半導体結晶を縦方向成長をさせても良い。

また、本発明の第８の手段は、上記の第１乃至第６の何れか１つの手段において、上記の複数のストライプ溝を、その幅方向に間隔を置かずに隙間なく、前記主面上に連続して形成することである。
この時、上記の主面を構成していた平坦面は全面的に消滅する。

また、本発明の第９の手段は、上記の第１乃至第８の何れか１つの手段において、ストライプ溝を構成する主内壁面以外の内壁面を上記の主面に対して垂直に形成することである。

また、本発明の第１０の手段は、上記の第１乃至第９の何れか１つの手段において、上記の非縦方向成長工程における半導体結晶の結晶成長温度を９００℃以上１１５０℃以下にすることである。

また、本発明の第１１の手段は、 III族窒化物系化合物半導体から成る半導体層を有する光半導体素子において、請求項１乃至請求項１０の何れか１項に記載の半導体結晶の結晶成長方法に基づいて製造された半導体結晶を少なくとも結晶成長基板又はｎ型層の一部に備え、少なくとも活性層の下側界面は、 III族窒化物系化合物半導体のｒ面、ａ面、またはｍ面の何れか１つの面に対して１０°以内のオフ角を有する面から形成することである。

また、本発明の第１２の手段は、所定の下地基板上に III族窒化物系化合物半導体から成る半導体結晶が結晶成長した結晶成長基板において、結晶成長基板が有する平面状の主面上に、互いに平行で、内壁面が平面で構成された複数のストライプ溝を備え、各ストライプ溝の一つの主内壁面上にそれぞれバッファ層を備え、各バッファ層が供する結晶成長面上にはそれぞれ、半導体結晶の成長によって形成された非縦方向成長部を備え、半導体結晶のｃ軸と半導体結晶のピエゾ電界が零となる結晶方位との成す第２の角θ₀ に対して、θ₀ −１０°≦θ₁ ≦θ₀ ＋１０°が成り立つ様に、ストライプ溝の主内壁面と主面とが成す第１の角θ₁ を設定することである。

また、本発明の第１３の手段は、上記の第１２の手段において、主面と略一致する位置に形成された非縦方向成長部の上方界面を、ｒ面、ａ面、又はｍ面の何れか１種類の面から形成し、この上方界面を上記の主面と平行に形成し、この上方界面上に、一連の平板状の半導体結晶層を積層することである。

以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。

以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、略一連の広大な１つのｒ面、ａ面、ｍ面、若しくはこれらの何れか一つの面に概ね近似できる面を、略一連の広大な層界面として有する半導体結晶を製造することができる。

バッファ層が供する結晶成長面上では、通常、目的の半導体結晶はｃ面成長するので、本発明の第１の手段によれば、その後の非縦方向成長（ファセット成長又は横方向成長）によって目的の半導体結晶のｒ面、ａ面、ｍ面、又はこれらの何れか一つの結晶面から１０°以内のオフ角を有する面が成長する。

また、θ₀ ≒θ₁ なる関係に基づいて、各部で成長する個々の結晶成長面は、何れも結晶成長基板が最初に有していた上記の主面と略同方向を向きつつ結晶成長する。以下、これと同じ向きの結晶成長面を総称してΛ面と言うことがある。このΛ面は、ｒ面、ａ面、又はｍ面の何れかと一致していることがより望ましいが、それらと若干（１０°以内）のオフ角を持つ面であっても特段差し支えない。

これにより、上記の非縦方向成長工程の完了時には、各部の個々のΛ面がそれぞれ互いに略一連に繋がって、広大で略平坦な１つの面を形成する。
また、各部の個々のΛ面の間に若干の段差などの凹凸部が生じても、その後の本発明の縦方向成長工程において、Λ面に垂直な方向に進む各部の縦方向成長によって、それらの凹凸部は良好に是正されて、十分に平坦化される。

ただし、上記の角度θ₁ は、極力上記の角θ₀ に近いことが望ましく、上記の角θ₀ に一致する時に最良の結果をもたらす。例えば、目的の半導体結晶がＧａＮ結晶の場合、一連の広大な１つのｒ面を得るためには、θ₁ ＝４３．２°（＝θ₀ ）とすると最良の結果が得られる。

また、この広大な層界面（上記のΛ面）は、ファセット成長又は横方向成長に基づいて形成される面であるので、その転位密度は必然的に低く抑制される。
更に、目的の半導体結晶と結晶成長基板との間の接合面は、例えば矩形波や三角波や鋸歯形状などの波板状に形成されるので、格子定数差や熱膨張係数差などに伴って発生し得る目的の半導体結晶と結晶成長基板との間の応力を効果的に緩和する効果をも同時に得ることができる。

また、上記の応力緩和作用は、ストライプ溝の中にボイドが大きく形成されていた方がより効果的に発現する。ただし、ストライプ溝中のボイドの形成は必ずしも必要なものではなく、また、外部量子効率の観点から言えば、ボイドは極力小さい又は極力少ない方が良い場合も多い。したがって、上記のストライプ溝中のボイドの有無やその大小などに付いては、これらの応力緩和作用や外部量子効率などの諸条件や、或いは所望の光半導体素子の性能などまでをも総合的に考慮して、個々に具体的に設計することが望ましい。

以上の様な各作用をもたらす本発明の第１の手段によれば、従来より問題であった前述の温度の昇降過程に生じる原子脱離の発生が回避でき、或いは半導体結晶の界面の転位密度が低減するなどするため、上記の目的の半導体結晶における結晶品質は、十分良好に確保することができる。

また、本発明の第２乃至第４の何れか１つの手段によれば、特に広大なｒ面を形成する場合に、上記のストライプ溝を、上記の主面上に比較的容易または綺麗に形成することができるか、上記のバッファ層を容易、綺麗又は確実に積層することができるか、或いは、周知のファセット成長の作用に基づいて目的の半導体結晶の転位密度を比較的低く抑制することができる。

ただし、ストライプ溝を形成する向きを決定づける基準としては、上記の様な作用・効果の観点以外にも、半導体ウェハを所望の光半導体素子などに分割する時の分割の容易性の観点なども有り得る。したがって、上記のストライプ溝を形成する向きは、例えば所望の光半導体素子の平面形状などにも留意して、より総合的に判断することがより望ましい。

また、本発明の第５の手段によれば、広大なａ面又はｍ面を形成することができる。
従来のａ面又はｍ面上に活性層を形成した半導体発光素子としては、例えば「特開２０００−２１７８９」の図１８に記載されているものなどが公知である。この光素子を製造する場合、少なくとも活性層とその周辺の半導体層は、「ラテラル方向のみに成長する成長条件」で結晶成長させなければならない。しかしながら、この様に完全に横方向の結晶成長の条件設定は、実際には極めて困難である。また、獲得し得る活性層の面積が十分には大きくなり難い点や、獲得された半導体ウェハの加工容易性などにも大きな問題が残っているので、この様な光素子を実際に量産することは、現在の一般的な工業的技術水準に照らして非常に困難であると言わざるを得ない。

しかしながら、本発明の第５の手段によれば、広大なａ面又はｍ面を形成することができ、かつ、その後の所望の半導体層の結晶成長は、従来の「ラテラル方向のみに成長する成長条件」で実施する必要もない。したがって、本発明の第５の手段によれば、所望の高い発光効率と大きな光出力を有する発光素子や受光素子を量産することができる。

この時、上方に何れの結晶面が現れるかは、結晶成長基板の向きに依存する。即ち、ａ面を主面とする基板を用いれば、目的の半導体結晶についても広大なａ面を得ることができ、ｍ面基板を用いれば、目的の半導体結晶についても広大なｍ面を得ることができる。ただし、この時、主面上に形成するストライプ溝の長手方向は、結晶成長基板のｃ軸の方向に対して略垂直な方向に取ると良い。より望ましくは、ｍ軸方向またはａ軸方向に取ると更に良い。

また、本発明の第６の手段によれば、選択成長を促すマスクによって、バッファ層の向きを１通りに統一することが可能又は容易となる。例えば、バッファ層を結晶成長によって形成する場合には、バッファ層を形成すべきある一定の向きの面だけを残しておき、その他の面をマスクすれば良い。
また、これらのマスクは、縦方向成長工程におけるＥＬＯマスクとしても作用し得る。したがって、この場合には、上記の本発明の縦方向成長工程で得られる半導体結晶の転位密度を効果的に低減することも可能となる。

また、本発明の第７の手段によれば、上記の平坦部に形成されるマスクがＥＬＯマスクとして作用する。即ち、このマスクの上では、所望の半導体結晶が横方向に成長するため、その横方向成長部分には転位が伝播しない。このため、転位密度が低い半導体結晶を得ることができる。

また、本発明の第８の手段によれば、上記の主面上に平坦部が残らないので、例えば斜めスパッタや或いは斜め露光などの様な単純で簡単な準備工程だけで、バッファ層または基板が供する、所定の向きの所望の結晶成長面だけを形成または露出させることができる場合がある。（例えば、図３−Ａや、図１０−Ｂなどの例は、この様な場合を典型的かつ具体的に例示するものである。）

また、本発明の第９の手段によれば、方向性を有するドライエッチングなどによって、ストライプ溝の内壁面を容易に形成することができる。
また、本発明の第９の手段によれば、前記の本発明の第５の手段を具体的に実施するにあたって、ストライプ溝の主内壁面を含むストライプ溝の各内壁面を良好に形成することができる。

なお、ストライプ溝の断面形状を矩形とする場合、上記の主面に対して垂直な側壁面（：ストライプ溝の内壁面）がストライプ溝内で互いに向かい合うことになるが、この様な場合、ストライプ溝内の一方の内壁面だけにバッファ層を形成し、かつ、そのバッファ層が積層される全ての内壁面の法線の向きを１つの向きに揃える様に制限しても良いし、或いはまた、向かい合う双方何れの面にもバッファ層を形成する様にしても良い。向かい合う双方何れの面にもバッファ層を形成すれば、双方から成長してきた半導体結晶をストライプ溝の略中央で合体させることができる。そして、この様な場合にも、前記の本発明の第５の手段を具体的に実施することができる。

また、本発明の第１０の手段によれば、ファセット成長を良好に促す結晶成長条件を設定することができるので、上記の非縦方向成長工程においてより確実に上記のΛ面のファセット成長を継続することができる。したがって、本発明の第７の手段によれば、上記の一連化や平坦化が比較的容易かつ良好に達成できる。このファセット成長の結晶成長温度の好適値は、キャリアガスや結晶材料ガスの流量や分圧や或いは結晶成長速度等にも依存するものの、通常、より望ましいこの結晶成長温度は、９５０℃〜１１００℃の範囲内にある。

また、本発明の第１１の手段によれば、上記の従来技術の課題においてみられた様な、従来のエッチング工程や或いは従来のマスク形成工程などを介在させるべき必要性を完全に排除することができるので、これらの介在工程に伴う上記の昇降温に起因する問題も必然的に払拭することができる。また、各ストライプ溝を構成する上記の各内壁面上には、それぞれバッファ層が成膜されるので、これにより、内壁面上にダメージ層が形成されていたとしてもその悪影響は効果的に緩和、抑制することができる。

また、素子構造として必要とされる例えばｎ型層などの各半導体結晶層のΛ面の結晶成長は、活性層を形成するよりも遥かに前の段階より開始することができる。例えば、ｎ型コンタクト層の結晶成長を実施するなどの早期の段階から開始することができる。更に、Λ面の結晶成長によって、光半導体素子の活性層を略一連の略平坦な板状（平面状）に形成することが可能または容易となる。

したがって、本発明の第１１の手段によれば、非常に良好な結晶成長を促すこれらの作用によって、Λ面を界面とする極めて高品質の活性層を形成することが可能または容易となる。したがって、本発明の第１１の手段によれば、目的の光半導体素子において、特段の派生問題を生むことなくピエゾ電界の悪影響を効果的に緩和若しくは最小化することができ、よって、その光半導体素子の動作効率を大幅に向上させることができる。

また、本発明の第１２の手段に従って構成された結晶成長基板を入手すれば、上記の本発明の第１１の手段に基づいて構成される光半導体素子を生産する際に、その生産者は前述の本発明の溝形成工程やバッファ層積層工程や非縦方向成長工程などの比較的高度な技術を要する各製造工程を実施しなくて済む。

このため、本発明の第１２の手段に従って構成された結晶成長基板を入手すれば、上記の本発明の第１１の手段に基づいて製造されるべき上記の光半導体素子を、その生産者は容易に製造することができる。言い換えれば、本発明の第１２の手段に従って構成される結晶成長基板は、工業的に極めて有用となり得るので、上記の本発明の結晶成長基板は単独でも一般市場において高い商品価値を持ち得る。

なお、この様な結晶成長基板においては、上記のΛ面上に、そのΛ面に対して平行な界面を有する平板状の半導体結晶層を更に積層しておくことがより望ましい。即ち、本発明の第１３の手段によれば、結晶成長面の平坦性が向上するなどして、結晶成長面の品質が向上する。

また、更には、この様な半導体結晶層を十分に厚く積層することによって、下地基板（最初の結晶成長基板）を除去することも可能又は容易となる。また、下地基板が除去されれば、その半導体結晶層を、自立したバルク結晶から成る結晶成長基板として用いることができる。異種基板を有しない自立したバルク結晶から成る結晶成長基板は、熱膨張係数差や格子定数差などに起因する応力の問題から解放される点で、非常に有利である。

上記の下地基板（または最初の結晶成長基板）としては、例えば、サファイア、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、２元、３元、又は４元のＡｌ_x Ｉｎ_y Ｇａ_1-x-y Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）、或いはその他の公知の結晶成長用の基板材料を使用することができる。即ち、これらの基板は、立方晶系の結晶でも良く、必ずしも六方晶系の結晶に限定されるものではない。
また、例えば、熱膨張係数差や格子定数差などに起因して半導体層に加わる応力を排除するために、所望の半導体結晶に対するそれらの差値が小さい基板材料等を用いると良い場合もある。

また、本発明は、２元、３元、或いは４元の「Ａｌ_1-x-y Ｇａ_y Ｉｎ_x Ｎ；０≦ｘ≦１，０≦ｙ≦１，０≦１−ｘ−ｙ≦１」から成る、より一般の III族窒化物系化合物半導体を目的の半導体結晶とする場合にも有効である。更に、前記の目的の半導体結晶は、２元、３元、又は４元の「Ａｌ_1-x-y Ｇａ_y Ｉｎ_x Ｎ；０≦ｘ≦１，０≦ｙ≦１，０≦１−ｘ−ｙ≦１」中の III族元素（Ａｌ，Ｉｎ，Ｇａ）の内の一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、上記の組成式中の窒素（Ｎ）の一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりした半導体等を上記の目的の半導体結晶としても良い。本発明の作用・効果は、これらの若干の変形や置換などに対しても一定の普遍性を示すものである。

また、前記の目的の半導体結晶は、ｎ型またはｐ型の周知の適当な不純物が添加されたものであっても良い。ｐ型の不純物としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等を添加することができる。また、ｎ型の不純物としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）などを添加することができる。また、これらの不純物は、同時に２元素以上を添加しても良いし、同時に両型（ｐ型とｎ型）を添加しても良い。

また、縦方向成長工程の後に、又は、その縦方向成長工程に並行して、目的とする上記の半導体結晶から結晶成長基板を除去する基板除去工程を設けても良い。この様な基板除去工程の導入によれば、下地基板（最初の結晶成長基板）が除去されるため、目的の半導体結晶を厚く結晶成長させた場合には、自立した半導体バルク結晶を得ることも十分に可能となる。この様な自立した半導体バルク結晶は、勿論光半導体素子の結晶成長基板などに有用となる。

また、光半導体素子を製造する場合には、結晶成長基板の格子定数、熱膨張係数、屈折率、或いは透光性などが厳しく問われる場合が多いが、上記の最初の結晶成長基板（以下、下地基板と言うことがある。）を除去できれば、その様な制約から必然的に解放されるので、下地基板の材料選択の任意性も向上する。

また、ストライプ溝の形状や大小などによっては、ストライプ溝の底部などにボイドができ易くなる。そして、この様なボイドは、光半導体素子の光取り出し効率や光取り込み効率などを低下させることがあるが、たとえその様な場合であっても、上記の様に下地基板を除去すれば、それらの不具合も同時に回避することができる。

なお、自立した半導体バルク結晶に対するハンドリングに伴うその結晶の破損の確率を低減して、十分な歩留りを確保するために、上記の基板除去工程を実施する場合には、目的の半導体結晶（：自立した半導体バルク結晶）は、少なくとも４００μｍ以上に積層することが望ましい。また、バッファ層や非縦方向成長部は相対的に十分に小さいので、これらの部位を残留させて上記の下地基板のみを除去する様にしても、勿論、略同等の作用・効果を得ることができる。或いは、上記の半導体結晶層（：自立した半導体バルク結晶）の下方の一部をも除去してしまっても、特段の支障を来すものではない。

また、上記の基板除去工程は、上記の縦方向成長工程と並行して実施することも可能である。その様な並行処理を可能とする製造方法や製造装置としては、例えば「特開２００３−７６１９： III族窒化物系化合物半導体の製造方法及び製造装置」に開示されている技法などが公知である。この公知文献には、結晶成長基板の表裏両面から結晶成長やエッチング等を同時に実施することができる装置等が開示されているが、例えばこの様な技法を利用すれば、目的の半導体結晶を厚く成長させる際に、目的の半導体結晶に作用する応力を極力排除することができる。

また、目的とする半導体結晶の組成を結晶成長基板の組成に略一致させると良い場合がある。これにより、目的の半導体結晶と結晶成長基板との熱膨張係数差を小さくすることができるので、上記の様な両面同時処理を可能にする様な特殊な装置を用意できない場合にも、応力の発生を防いで目的の半導体結晶を十分に厚く形成することが可能又は容易となる。

また、上記のストライプ溝の深さは、１μｍ以上３０μｍ以下にすることが望ましい。この範囲は、１μｍ以上１５μｍ以下とすると更に望ましい。この様な寸法設定によれば、各ストライプ溝内で結晶成長するΛ面が良好に繋がって、一連の略平坦で広大なΛ面を良好に形成することができる。
また、この深さを浅くしすぎるとストライプ溝が細くなり過ぎて、所望の適当な形状にこのストライプ溝を形成することが、現在の周知の基板加工技術の加工精度に照らして困難となる。或いは、各ストライプ溝内で各々綺麗なΛ面が形成される前に、それらの個々のΛ面が相互に不規則に繋がってしまう恐れが生じる。

また、この深さを深くし過ぎると、各ストライプ溝内で結晶成長するΛ面が、それぞれ互いに一連に良好に繋がるまでに掛かる時間（即ち、本発明の非縦方向成長工程に掛かる時間）が長くなり過ぎて、必ずしも高い生産性を確保できるとは言えない。また、この深さを深くし過ぎると、局所的な成長速度のムラに伴って発生し得る、上記の個々のΛ面間の段差が大きくなってしまう恐れも十分には払拭できない。また、この深さを深くし過ぎると、特にストライプ溝が急峻な側壁面を有する場合、深い部位には材料ガスが到達し難くなるので、バッファ層の積層状況などによってはストライプ溝の底部などにボイドが形成され易くなるので、前にも言及した様に、場合によっては必ずしも望ましい結晶成長形態になるとは言い切れない。
これらの観点より、各ストライプ溝の深さは、約１μｍ以上１５μｍ以下がより望ましい。更に望ましくは、ストライプ溝の深さは約２μｍ以上５μｍ以下が良い。

また、特に広大なｒ面を獲得したい場合、上記の主面に対して略垂直な側壁面を用いて、上記のストライプ溝の１つの内壁面を形成すると良い場合がある。この設定によれば、主面に略垂直な上記の側壁面をドライエッチングなどによって容易に形成することができると同時に、特に広大なｒ面を得たい場合には、この構成によって、ストライプ溝が上記の非縦方向成長工程で、成長した半導体結晶によって略過不足なく埋まる様な結晶成長条件が成立し易くなる場合も少なくない。このため、結晶成長基板と目的の半導体結晶との間には、非常にボイドの少ない界面を形成することも可能又は容易となる。したがって、上記の結晶成長基板をそのまま光半導体素子の基板とする場合には、光取り出し効率または光取り込み効率の高い素子を製造できる場合もある。

以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。

（結晶成長基板の構造とその製造工程）
図１−Ａに、主面Σを主面とする本実施例１の結晶成長基板１（下地基板）の側面図を示す。この結晶成長基板１はサファイアから形成されている。図中の単位ベクトル＜σ｜は、結晶成長基板１の上方の略平坦な主面Σの法線ベクトルであり、以下、この法線ベクトル＜σ｜の向きを３次元直交座標系のｚ軸の正の向きとする。

また、本明細書では、結晶の各面は４つの軸を使った六方晶系におけるミラー指数（ｈｋｉｌ）を用いて、上記の３次元直交座標系（ｘ，ｙ，ｚ）と区別する。したがって、例えば上記の法線ベクトル＜σ｜は、この３次元直交座標を用いて、次式（１）の様に書くことができる。
（法線ベクトル＜σ｜の直交座標表示）
＜σ｜＝（０，０，１） …（１）

図１−Ａの結晶成長基板１は、次式（２）を満たす板状の直方体として成形されている。ただし、ここでは、図１−Ａの結晶成長基板１を形成するサファイア結晶のｃ軸の正の向きを向く単位ベクトルを以下＜ｃ｜で表す。また、このサファイア結晶の１つのａ軸の正の向きを向く単位ベクトルを以下＜ａ｜で表す。なお、下記の角θ₀ は、六方晶系のＧａＮ単結晶（即ち、後述の目的の半導体結晶層６）においてｃ軸とｒ軸とが成す角度であり、常温では４３．２°である。

（単位ベクトル＜ｃ｜，＜ａ｜の直交座標表示）
＜ｃ｜＝（０，ｓｉｎθ₀ ′，ｃｏｓθ₀ ′），
＜ａ｜＝（０，ｃｏｓθ₀ ′，−ｓｉｎθ₀ ′），
θ₀ ′≒θ₀ …（２）
ここで、上記の角θ₀ ′はこの角θ₀ の近傍値でよく、例えば４５°程度でも良い。以下、本実施例では、この式（２）においてθ₀ ′＝θ₀ ＝４３．２°が満たされているものとする。

また、ここで注意すべき点は、上記の主面Σは、サファイア基板以外の場合でも、一般にはｒ面とはならないが、それにも関わらず、最終的にはこの主面Σに対して略平行な広大なｒ面を有する半導体結晶層（即ち、後述の目的の半導体結晶層６）が得られる点である。そして、この理想的とも言える帰結は、後述の傾斜角θ₁ の角度設定に依る所が大きい。そして、これらの点が本発明の最も大きな特徴の一つとなっている。

図１−Ｂに、塗布及びベーキングによって上記の主面Σにレジストマスク２が形成された結晶成長基板１の側面図を示す。また、図１−Ｃには、レジストマスク２が形状加工された結晶成長基板１の側面図を示す。レジストマスク２に対する露光方法としては、例えば次の何れかの方法を採用しても良い。これらの露光方法については周知の適当な任意の方法を用いることができる。
（１）ストライプ形状の濃淡パターンを有するネガを作成して用いる方法
（２）目的の形状に適合する様に焦点制御されたレーザ光を走査制御して照射する方法

また、このレジストマスク２の厚さΔ１は、ドライエッチング実行時のレジストマスク２の深さ方向への侵食進行速度Ｒと、結晶成長基板１の侵食進行速度ｒと、フォトリソグラフィーなどによってレジストマスク２に形成すべき傾斜面２ａの傾斜角φと、その後のドライエッチングによって結晶成長基板１に形成すべき傾斜面１ａの傾斜角θ₁ （図２）などに基づいて決定することができる。これらの変数Ｒ，ｒ，φ，θ₁ ，Δ１などが満たすべき関係式に付いては既に公知である。この具体的な関係については、例えば、特開２００１−１６０６５７に開示されている関係式などを参考にすれば良い。

上記のドライエッチングによって上記の主面Σが所望の形状に形状加工された結晶成長基板１の斜視図を図２に示す。ストライプ溝Ｓは、主面Σに形成された図中の傾斜面１ａと側壁面１ｂから構成されている。また、符号Δ２はストライプ溝Ｓの深さを表しており、符号θ₁ （＝９０°−α）は下地基板１の主面Σと傾斜面１ａとが成す角度を表している。この様に、ストライプ溝Ｓの長手方向をｙ軸方向と略一致させた時、上記のａ軸の方向（単位ベクトル＜ａ｜）と上記のストライプ溝Ｓの長手方向≡＜ｓ｜＝（０，１，０）との成す角ρは極小（最小）となる（本発明の第６の手段）。この時、式（２）から判る様に、ρ＝θ₀ ′である。

本実施例１では、次式（３）の様に結晶成長基板１を形成する。
（下地基板（結晶成長基板１）の寸法）
α ≡ ９０°−θ₁ ≒ ４７°，
Δ２ ≒ ３μｍ，
Ｄ ≒ ４００μｍ …（３）
なお、水平方向（ｘｙ方向）の面積や縦横比などは任意で良い。

図３−Ａは、本実施例１のバッファ層積層工程を示す結晶成長基板１の部分的断面図である。バッファ層３は、ＡｌＧａＮ（またはＡｌＮまたはＧａＮ）からなる半導体層で、スパッタリングによって成膜する。使用するスパッタリング装置としては、例えば、高周波スパッタ装置や或いはプラズマスパッタ装置などが有用である。このスパッタリングにおいては、成膜領域を制限するために若干角度を付けて結晶成長基板１に対して斜めに材料を吹き付ける（斜めスパッタ）。図中の符号Ａはその時の投射方向を表している。この傾け角δは、０°〜６０°位で良い。本実施例におけるより望ましい範囲としては、３°〜１０°程度である。この角度が大きいと後に形成されるボイドも大きくなる。また、この角度が小さ過ぎると、結晶成長基板１の側壁面１ｂにも材料が付着してしまい、後の非縦方向成長工程における所望のｒ面成長が順調に進展しない恐れが生じる。

なお、上記のスパッタリングを実施する際の条件は以下の通りに設定する。
（スパッタリング条件）
積層するＡｌＮの膜厚 ： ６４０〔Å〕
スパッタガス ： Ａｒ（８ｓｃｃｍ）／Ｎ₂ （１０ｓｃｃｍ）
基板温度 ： ４３０〔℃〕
ＤＣパワー ： ０．５〔Ｗ〕
電極面積 ： ８０００〔ｃｍ² 〕

図３−Ｂ，−Ｃは、その後の本実施例１の非縦方向成長工程を示す結晶成長基板１の部分的断面図である。この非縦方向成長工程では、最初、上記のバッファ層３の上にはＧａＮのｃ面が結晶成長する。このｃ面成長は、下記の非縦方向成長工程の結晶成長条件に従えば、所謂ファセット成長として進行し、その非縦方向成長部４の片側の上向きのｒ面の法線ベクトルが、最初の主面Σの法線ベクトル＜σ｜と一致する様に結晶が成長する（図３−Ｂ）。

ここでは、ＭＯＣＶＤ法によって、上記の各ストライプ溝Ｓ中の大部分をＧａＮ結晶で埋め込む。また、キャリアガスにＨ₂ （またはＮ₂ ）を使用し、アンモニアとトリメチルガリウム（ＴＭＧ）を下記の割合で供給する。これにより、各非縦方向成長部４の上面では、図３−Ｂに示す様にｘｙ平面に平行にｒ面が結晶成長し、これらの個々のｒ面は、側壁面１ｂの近傍に若干のボイド５を形成しつつも、ストライプ溝Ｓを完全に覆い隠すまで結晶成長して、最終的には略一連の平坦面４ａが形成される（図３−Ｃ）。
なお、この時（図３−Ｂ，−Ｃの時）の具体的な結晶成長条件は以下の通りにする。この条件設定は、継続的かつ順調なファセット成長を促進する上で重要である。また、下記の結晶成長速度は、ｒ面に垂直な方向の結晶成長速度である。なお、下記のＶ／III 比は勿論モル比である。

（非縦方向成長部４の結晶成長条件）
結晶成長温度 ： ９９０〔℃〕
結晶成長速度 ： ０．８〔μｍ／ｍｉｎ〕
結晶成長時間 ： ５０〔ｍｉｎ〕
供給ガス流量比（Ｖ／III 比）： ５０００

図４は、ＧａＮ結晶から成る目的の半導体結晶層６を有するテンプレート１０（新たな結晶成長基板）の断面図である。ここで、この半導体結晶層６の結晶成長条件は、次の通りとする。
（半導体結晶層６の結晶成長条件）
結晶成長温度 ： １０５０〔℃〕
結晶成長速度 ： ０．６〔μｍ／ｍｉｎ〕
結晶成長時間 ： １００〔ｍｉｎ〕
供給ガス流量比（Ｖ／III 比）： ５００００

例えばこの様に、前述のＭＯＣＶＤ法において若干結晶成長条件を変えることで、半導体結晶層６のｒ面（上面６ａ）の転位密度が抑制されると共に、半導体結晶層６の上面６ａの更なる平坦化を効果的に促進することができる。
したがって、以上の様にして得られるテンプレート１０は、ｒ面を界面とする広大かつ平坦な活性層の結晶成長を安定かつ確実に促進するので、内部量子効率の高い光半導体素子を製造する際の結晶成長基板として非常に有用なものとなる。
なお、後述の各実施例では、この様なテンプレートを用いて製造される内部量子効率の高い光半導体素子に付いて具体的に例示する。

（ｒ面成長を促進する結晶成長条件）
これらのｒ面成長には、ＭＯＣＶＤ法が適している。また、安定したファセット成長（ｒ面成長）を確実に誘起、促進するための結晶成長条件には、通常の一般的なｃ面成長の場合に対して、以下の特徴がある。
（１）結晶成長温度
結晶成長温度は、通常の一般的なｃ面成長の場合よりも低くした方が良い。

（２）結晶成長速度
結晶成長速度は、通常の一般的なｃ面成長の場合よりも高くした方が良い。
（３）Ｖ／III 比
Ｖ／III 比は、通常の一般的なｃ面成長の場合よりも小さくした方が良い。
（４）アンモニアガス供給量
ＮＨ₃ 分圧は、通常の一般的なｃ面成長の場合よりも高くした方が良い。

これらの具体的な適正範囲に付いては、既に概ね公知であり、ファセット成長に関わるこれらの一般的な諸傾向などについては、例えば以下の公開特許公報などからも、より詳しく具体的に知ることができる。

ただし、これらの従来技術の目的は、所望の半導体結晶層の結晶品質を向上させることであって、これらの従来技術の思想や技法は、一連の平坦かつ広大なｒ面から成る積層界面を有する半導体結晶層を形成する様な目的や具体的アプローチを含んだものではない。また、これらの従来技術においては、ｃ面成長によって活性層を形成する事例は多数見られるが、ｒ面成長によって活性層を形成する事例は見当たらない。

（参考例１）公開特許公報「特開平１０−３１２９７１」
（参考例２）公開特許公報「特開平１１−１３０５９７」
（参考例３）公開特許公報「特開平１１−２５１６３１」
（参考例４）公開特許公報「特開２００１−１０２３０７」
（参考例５）公開特許公報「特開２００２−２８０６０９」
（参考例６）澤木宣彦、「選択成長法によるＧａＮ微細構造の作製−集積形量子効果デバイスの実現に向けて−」名城大学ハイテクセンターシンポジウム（窒化物半導体研究センター成果発表シンポジウム）発表論文集、２０００年６月２３日
（参考例７）"Transmission Electron Microscopy Investigation of Dislocations in GaN Layer Grown by Facet-Controlled Epitaxial Lateral Overgrowth" , JAPANESE
JOURNAL OF APPLIED PHYSICS,Vol.40(2001)pp.L309-L312,Part2,No.4A,1 April 2001
（参考例８）水谷広光、外６名、「ＦＡＣＥＬＯ（ファセット制御ＥＬＯ）によるＧａＮの低転位化」，信学技報，社団法人電子情報通信学会，ED2000-22,CPM2000-7,SDM2000-22(2000-05),pp.35-40

（ＬＥＤの構成例）
図５は、上記の実施例１のテンプレート１０を有して成る本実施例２のＬＥＤ１００の断面図である。このテンプレート１０では、図４、図５に法線ベクトル＜σ｜を用いて図示する通り、ノンドープのＧａＮ結晶から成る前述の半導体結晶層６の上方の界面６ａがｒ面となっている。このテンプレート１０の上には、シリコン(Si)ドープのGaN から成る膜厚約4.0 μｍの高キャリア濃度ｎ⁺ 層１０３が形成されている。そして、この高キャリア濃度ｎ⁺ 層１０３の上には、Siドープのｎ型GaN から成る膜厚約0.5 μｍのクラッド層１０４が形成されている。

更に、クラッド層１０４の上にＧａＮとＧａ_0.8 Ｉｎ_0.2 Ｎから成る多重量子井戸構造（ＭＱＷ）の膜厚約５００Åの発光層１０５が形成されている。発光層１０５の上にはｐ型Al_0.15Ga_0.85N から成る膜厚約６００Åのクラッド層１０６が形成されている。さらに、クラッド層１０６の上にはｐ型GaN から成る膜厚約１５００Åのコンタクト層１０７が形成されている。

又、コンタクト層１０７の上には金属蒸着による薄膜正電極１１０が、ｎ⁺ 層１０３上には負電極１４０が形成されている。薄膜正電極１１０は、コンタクト層１０７に接合する膜厚約15Åのニッケル(Ni)より成る薄膜正電極第１層１１１と、このNiに接合する膜厚約60Åの金(Au)より成る薄膜正電極第２層１１２とで構成されている。

厚膜正電極１２０は、膜厚約１７５Åのバナジウム（Ｖ）より成る厚膜正電極第１層１２１と、膜厚約１５０００Åの金（Ａｕ）より成る厚膜正電極第２層１２２と、膜厚約１００Åのアルミニウム（Ａｌ）より成る厚膜正電極第３層１２３とを薄膜正電極１１０の上から順次積層させることにより構成されている。負電極１４０は、膜厚約１７５Åのバナジウム(V) 層１４１と、膜厚約１０００Åのアルミニウム(Al)層１４２と、膜厚約５００Åのバナジウム(V) 層１４３と、膜厚約５０００Åのニッケル(Ni)層１４４と、膜厚８０００Åの金（Ａｕ）層１４５とを高キャリア濃度ｎ⁺ 層１０３の一部露出された部分の上から順次積層させることにより構成されている。また最上部には、ＳｉＯ₂ 膜より成る保護膜層１３０が形成されている。

この様にして、形成されたＬＥＤ１００では、活性層（発光層１０５）の上下の各界面がｒ面から形成されており、この配向に基づいてピエゾ電界が略０に設定されているので、このＬＥＤ１００は、従来よりも高い発光効率を示す。

（半導体レーザの構成例）
図６に、本実施例３の半導体レーザ２００の断面図を示す。この半導体レーザ２００は、４０５ｎｍのピーク波長で青紫色発光するものであり、上記の実施例１の下地基板１をベースに構成されたテンプレート１０と略同様にして製造された他のテンプレート１０′を有する。

図７にこのテンプレート１０′の部分的な断面図を示す。このテンプレート１０′の先のテンプレート１０に対する差異は、ストライプ溝Ｓの断面形状と斜めスパッタの投射角にある。即ち、本実施例３で使用するテンプレート１０′では、傾斜面１ａ、１ｂから成る、断面形状が左右略対称形のＶ字形のストライプ溝Ｓ′が採用されている。また、バッファ層３はストライプ溝の一方の傾斜面１ａにしか形成しない点では、図３−Ａと同じだが、図３−Ａのスパッタリングの投射の際の傾け角δに相当する角度は大幅に広く取られている。

この様な設定によれば、テンプレート中にボイドを比較的大きく形成することができるので、下地基板と半導体結晶層との間の応力緩和作用が効果的に得られる点で非常に有利となる。
前述の実施例１では、ストライプ溝の片方の面を最初の主面Σに対して略垂直な側壁面（１ｂ）で構成しているが、必ずしもその様な必要性があるわけではなく、例えば、本図７に例示する様に、断面形状が略対称形のＶ字溝や、或いはＵ字溝等を形成するなどしても良い。特に、所望の半導体結晶層を厚く結晶成長させたい場合には、基板と成長層との間には十分に歪み緩和作用がある方が望ましいが、その様な場合にはむしろボイドは大きく形成されている方が望ましい。この意味では、ストライプ溝の断面形状はむしろ、本図７に例示される様なＶ字形や、或いはＵ字形などの方が望ましい場合も少なくない。

また、このテンプレート１０′（図７）は、後述の通り共振器の下方部がエッチング処理によって大きくえぐられてしまうため、上記のボイドが外部量子効率などに悪影響を与える様な恐れは、少なくとも共振器の周辺においては全面的に排除される。また、このエッチング（：共振器直下のえぐり）によってもテンプレート１０′が大きく二分されるため大きな歪み緩和作用が得られる。

図６のテンプレート１０′の上には、シリコン(Si)ドープのGaN から成る高キャリア濃度のｎ型コンタクト層２０２と、GaN から成るｎ型クラッド層２０３とが順次積層されている。更にその上には、活性層とその上下両側に位置する各型の光ガイド層から成る発光出力部２０４が形成されている。より具体的には、この発光出力部２０４は、Al_0.01Ga_0.99Nより成るｎ型の光ガイド層と、公知の端面発光型レーザダイオードに見られる一般的な多重量子井戸（ＭＱＷ）構造の活性層と、マグネシウム(Mg)ドープのAl_0.01Ga_0.99Nから成るｐ型の光ガイド層とを順次積層することにより形成されたものである。

この発光出力部２０４の上には、ｐ型のAl_0.12Ga_0.88N から成るｐ型クラッド層と、Ｍｇドープのｐ型のＧａＮから成るｐ型コンタクト層の計２層が順次積層されて形成されてできたｐ型半導体層２０５が配置されている。ｎ型コンタクト層２０２は、上方（ｐ型半導体層２０５側）からのエッチングによりその大部分が露出され、本エッチングにより、テンプレート１０′に対して略垂直に立脚した平頂な共振器部分が形成される。また、この共振器の両脇には、ＳｉＯ₂ より成る絶縁性保護膜２１０がスパッタリングにより形成されている。

また、テンプレート１０′の裏面の凹部Ｄはエッチング処理により形成したものであり、符号εはこの凹部Ｄの形成後におけるｎ型コンタクト層２０２の残存膜厚を表している。この様に共振器の直下におけるｎ型コンタクト層２０２の厚さεを例えば０．３μｍ程度と非常に薄くする構造は、共振器内への光閉じ込め作用を良好に得るためのものであり、この構造によって、共振器の出射端面に現れるｎ型コンタクト層の干渉縞（ＦＦＰの乱れ）の発現を極めて効果的に抑制することができる。

共振器の真下に位置するｎ型コンタクト層を全部削ってしまうと電流密度分布に偏りが生じて、共振器に効率よく電流を供給することができなくなるが、本実施例の様に共振器の真下に位置するｎ型コンタクト層の一部分をある程度（例：ε＝０．３μｍ）残しておけば、共振器直下においても負電極と共振器とのコンタクトが良好に確保できるので、共振器内及び共振器周辺の電流の密度分布が理想的な状態に維持でき、同時に、上記の光の閉じ込め作用をも良好に確保することができる。更に、勿論、テンプレート１０′の導入によって、発光出力部２０４の活性層ではｒ面成長に基づいてピエゾ電界が略０に改善されるため、本実施例３の半導体レーザ２００においては、効果的に閾値電流を抑制することも可能となる。
このため、本実施例３の半導体レーザ２００は、極めて良好に安定発振する。

また、この様な半導体レーザの構造は、上下方向のＦＦＰが乱れないため、レーザビームの照射位置（照射領域）を正確に制御するのに都合が良く、収斂性の良好なスポットサイズの小さな半導体レーザを実現する上で非常に有用である。

上記の実施例１では、前述の斜めスパッタを実施しているが、スパッタリングによるバッファ層の積層は、マスクを用いてその積層領域を制限しても良い。
また、上記の実施例１では、スパッタリングによってバッファ層を形成しているが、その他にも例えば結晶成長などの工程によってもバッファ層を形成することができる。この場合、バッファ層を積層しない部位にマスクを形成しておくマスキング工程などが必要となってしまうが、しかしながら、マスクを用いて自在に制御される結晶成長によってバッファ層を形成すれば、バッファ層を所望の領域に略一様の厚さで薄くムラなく形成することが可能または容易になる。また、バッファ層をその様に綺麗に成膜することは、非縦方向成長工程で形成される非縦方向成長部の平坦性などの品質をより高く確保する上でより望ましい。
以下の本実施例４では、その様な、結晶成長によってバッファ層を形成する場合について例示する。

図８−Ａ〜Ｄは、バッファ層を結晶成長させる実施例（実施例４）の基板の断面図である。基板２１には、サファイア基板を用いており、この基板２１の向き（配向）は、実施例１（図１−Ａ）と同じである。また、レジストマスク２２には図１−Ｂのレジストマスク２と同じ材料のものを用いているので、記号α、Δ１、φの各変数値についても、前述の実施例１と一致する。

本実施例４の大きな特徴の一つは、図８−Ａに示される基板２１の主面Σ上にＳｉＯ₂ より成るマスク２３が積層されている点にある。ここで、レジストマスク２２は、このマスク２３の上に形成されている。この様な方法に従えば、図８−Ｂに示す様に、ストライプ溝Ｓを形成する両脇のリッジＲｇの平頂面に選択成長を促すＥＬＯマスク（マスク２３）を形成することができる。

フォトレジスト２４は、スパッタまたは塗布によって、上記の基板上に成膜されたものである。このフォトレジスト２４に対して、図示する右上の方向Ａから露光すると、マスク２３上、及び傾斜面２１ａ上のフォトレジスト２４は取り除くことができるが、垂直な内壁面２１ｂ上のフォトレジスト２４は、そのまま残る。したがって、基板２１では、傾斜面２１ａの大部分だけが、上方に露出することになる。

図８−Ｄは、この傾斜面２１ａの露出面上に、ＡｌＮまたはＡｌＧａＮから成る低温バッファ層２５を積層したものである。この様な方法によっても、図３−Ａと同様の所望の方位にバッファ層２５を積層することができる。
また、この方法に従えば、低温バッファ層２５を成長核として、その後に成長する半導体結晶でストライプ溝Ｓが全て埋まった後には、マスク２３上では、半導体結晶の横方向の成長が促進されるため、所望の半導体結晶を更に上方に成長させれば、目的の半導体結晶の転位密度が効果的に抑制できる。

図９−Ａ，−Ｂ，−Ｃは何れも、バッファ層を結晶成長させる本実施例５の基板の断面図である。ａ面を主面とするサファイア基板３１には、その主面である上面に、ｃ軸に対して垂直な方向に、ストライプ溝Ｓの長手方向が取られている。ＳｉＯ₂ から形成されるマスク３３は、図示する左上の方向からの斜めスパッタリングによって、主面及びストライプ溝Ｓの内壁面や底面の一部に積層されたものである。この斜めスパッタリングによって、略垂直な内壁面３１ａ上と断面形状が縦長矩形のストライプ溝Ｓの底部の一部の双方を除く部分に、マスク３３が形成されている。内壁面３１ａは、上記の配向により、サファイアｃ面となっている。

この様な基板に対して、ＡｌＮまたはＡｌＧａＮから成る低温バッファ層３４を積層し、更に、ＧａＮから成る非縦方向成長部３５をファセット成長させた状態を図９−Ｂに示す。この図９−Ｂは、非縦方向成長部３５を形成するＧａＮ結晶によって、上記のストライプ溝Ｓに蓋がされて、ストライプ溝Ｓの底部などにボイドが形成された状態を示している。その後ａ面成長が促進される結晶成長条件で、ＧａＮ結晶の成長を続けることにより、図９−Ｃに図示する様に、一連かつ広大なａ面を結晶成長面とする所望のＧａＮ結晶３６を得ることができる。

図１０−Ａ，−Ｂは何れも、バッファ層を結晶成長させる本実施例６の基板の断面図である。本図のサファイア基板４１の配向は、垂直上向きがｍ軸の向きと一致し、水平右向きがｃ軸の向きと一致している。したがって、ストライプ溝Ｓの垂直な内壁面４１ａは、サファイアｃ面になっている。この様な深い略Ｖ字型のストライプ溝Ｓを有するサファイア基板４１の上方から、塗布またはスパッタによって、フォトレジスト４２を成膜した（図１０−Ａ）。

図１０−Ａに図示する矢印の向きは、このフォトレジスト４２に対する露光条件を示している。即ち、内壁面４１ａの上位の部分だけが露出される様に、右上の方向から露光する。この様な構成によっても、サファイアｃ面だけを露出させることができるので、この場合にも、図９−Ｂ，図９−Ｃと略同様の結晶成長過程に従って、一連の広大なｍ面を結晶成長面とする、ＧａＮから成る所望の半導体結晶を得ることができる。

〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。

（変形例１）
例えば、ボイドを大きく形成すると熱膨張係数差や或いは格子定数差などに伴って、基板と成長層との間に発生する上記の応力が、非縦方向成長部又は下地基板の突起部に対する剪断応力として作用するため、下地基板を綺麗に分離できる場合がある。即ち、この様な剪断作用を利用すると良い場合もある。この様な分離工程や分離作用に付いては、例えば公開特許公報「特開２００２−２９３６９８：半導体基板の製造方法及び半導体素子」にも関連する類似の例示があり、この様な分離処理を本発明の結晶成長方法に導入することは、極めて有用な技法となる場合がある。

（変形例２）
また、上記の実施例２や実施例３では、下地基板（結晶成長基板１）を除去せずに半導体発光素子（１００，２００）の中に残したが、例えば図４の半導体結晶層６の厚さを例えば４００μｍ以上に積層すれば、その半導体結晶層６は自立した単独のバルク結晶として安定するので、その様なバルク結晶を新たな結晶成長基板として、所望の光半導体素子を製造しても良い。この様な場合には、例えば図４の非縦方向成長部４と下地基板（結晶成長基板１）との間に形成されるボイド５は、後の工程（前述の基板除去工程）で完全に排除することができるので、この様なボイドが光半導体素子の外部量子効率を低下させると言った前述の問題が必然的に解決できる。

また、この様に後で下地基板を分離または除去する場合には、製造工程の途中で形成されるボイドは、大きい方が応力緩和作用をもたらすのでより望ましい。また、その様な自立した単独のバルク結晶を製造する場合には、前にも言及した様に、前述の縦方向成長工程の後に、又は、その縦方向成長工程に並行して、目的とする上記の半導体結晶から結晶成長基板を除去する基板除去工程を設けても良い。
逆に、この様な技法を用いなかったり、或いは、多数のストライプ溝の形成に基づいて、結晶成長基板（下地基板）と半導体結晶との間に形成される凹凸構造やボイドによる応力緩和作用が乏しかったりすると、所望の半導体結晶層を１０μｍ程度しか積層できないことがあるので注意を要する。

（変形例３）
また、上記の実施例１では、ストライプ溝の深さや形成周期は略一定に統一したが、必ずしもこれらを統一した形式でストライプ溝を形成する必要はない。ここで最も重要なことは、尾根状の頂点ラインを略同一平面（Σ）上に略平行に配列することと、各傾斜面（１ａ）の傾斜角θ₁ をそれぞれ何れも前述の角θ₀ に略一致させることである。
また、ストライプ溝の幅は、必ずしも図２の様に、一定である必要はない。このことは、図２のｘ軸方向についてもｙ軸方向についても、更にはｚ軸方向についても言えることである。

また、上記の実施例１では、最初の結晶成長基板（下地基板）の主面Σは殆ど全面的に取り除かれているが、下地基板には上方の主面（Σ）を部分的かつ離散的に一部残しても良い。
例えば、シリコン（Ｓｉ）を下地基板とする場合、ＧａＮはバッファ層が供する結晶成長面には結晶成長するが、下地基板（Ｓｉ）に対して直接には非常に結晶成長し難いので、下地基板にストライプ溝を形成した後に、元来の上方の主面が部分的かつ離散的に一部残っていても、その幅が数μｍ程度以内と細ければ各結晶成長面を１つの略平坦な面に特段の不都合なく繋げることは十分に可能であり、特に他の派生問題が生じることはない。この意味で、シリコン（Ｓｉ）を下地基板とすることは有効であると考えられる。

（変形例４）
また、上記の公開特許公報「特開２００２−２９３６９８：半導体基板の製造方法及び半導体素子」にも記載されている様に、シリコン（Ｓｉ）を下地基板とする場合には、炭化シリコン（ＳｉＣ）などから成る周知の反応防止層を形成しておくと、積層工程が増えてしまうものの、結晶品質などに関してより効果的となることがある。
また、シリコン（Ｓｉ）は比較的柔らかい材料であるので、歪み緩和作用やエッチング容易性などの観点からも有利である。また、上記の実施例１では、ドライエッチングによってストライプ溝を形成しているが、例えば基板材料などの個々の実施条件によってはウェットエッチングを実施しても良い。

本発明の結晶成長方法、並びに本発明の結晶成長基板は、ＬＥＤや半導体レーザなどの半導体発光素子や半導体受光素子の製造に大いに有用なものである。また、それらの結晶成長方法、並びに本発明の結晶成長基板を用いて製造される光半導体素子も本発明の範疇にある。

主面Σを主面とする実施例１の結晶成長基板１（下地基板）の側面図 主面Σにレジストマスク２が形成された結晶成長基板１の側面図 レジストマスク２が形状加工された結晶成長基板１の側面図 ドライエッチングにより主面Σが形状加工された結晶成長基板１の斜視図 実施例１のバッファ層積層工程を示す結晶成長基板１の部分的断面図 非縦方向成長工程（前半）を示す結晶成長基板１の部分的断面図 非縦方向成長工程（後半）を示す結晶成長基板１の部分的断面図 目的の半導体結晶層６を有するテンプレート１０の断面図 テンプレート１０を有するＬＥＤ１００の断面図（実施例２） テンプレート１０′を有する半導体レーザ２００の断面図（実施例３） テンプレート１０′の部分的な断面図（実施例３） バッファ層を結晶成長させる実施例（実施例４）の基板の断面図 バッファ層を結晶成長させる実施例（実施例４）の基板の断面図 バッファ層を結晶成長させる実施例（実施例４）の基板の断面図 バッファ層を結晶成長させる実施例（実施例４）の基板の断面図 バッファ層を結晶成長させる実施例（実施例５）の基板の断面図 バッファ層を結晶成長させる実施例（実施例５）の基板の断面図 バッファ層を結晶成長させる実施例（実施例５）の基板の断面図 バッファ層を結晶成長させる実施例（実施例６）の基板の断面図 バッファ層を結晶成長させる実施例（実施例６）の基板の断面図 窒化ガリウム系の半導体でのピエゾ電界の角度依存性を示すグラフ 活性層のピエゾ電界の緩和を試みた従来の光半導体素子の断面図

符号の説明

１ ： 結晶成長基板（下地基板）
１ａ： 下地基板（結晶成長基板１）の傾斜面
１ｂ： 下地基板（結晶成長基板１）の側壁面
Ｓ ： ストライプ溝（傾斜面１ａと側壁面１ｂから構成される）
２ ： レジストマスク
３ ： バッファ層
４ ： 非縦方向成長部
５ ： ボイド
６ ： 目的の半導体結晶層
１０ ： テンプレート（実施例１で得られる新たな結晶成長基板）
１０′： テンプレート（実施例３）
１００： 実施例２のＬＥＤ
２００： 実施例３の半導体レーザ
θ₀ ： 目的の半導体結晶（半導体結晶層６）のｃ面とｒ面とが成す角
θ₁ ： 下地基板１の主面Σと傾斜面１ａとが成す角
φ ： レジストマスク２の傾斜角
Σ ： 下地基板（結晶成長基板１）の上方の主面（主面）
＜σ｜： 主面Σの法線ベクトル
＜ｃ｜： ｃ軸の方向ベクトル
＜ａ｜： ａ軸の方向ベクトル

Claims (13)

1. 結晶成長基板に III族窒化物系化合物半導体から成る半導体結晶を結晶成長させる方法であって、
   前記結晶成長基板が有する平面状の主面上に、互いに平行で、内壁面が平面で構成された複数のストライプ溝を形成する溝形成工程と、
   前記ストライプ溝の一つの主内壁面上に、バッファ層を積層するバッファ層積層工程と、
   前記バッファ層が供する結晶成長面上に前記半導体結晶をファセット成長又は横方向成長させる非縦方向成長工程と、
   前記主面に対して垂直な方向に、前記半導体結晶を結晶成長させる本成長工程と
   を有し、
   前記ストライプ溝の前記主内壁面と前記主面とが成す第１の角θ₁ は、前記半導体結晶のｃ軸と前記半導体結晶のピエゾ電界が零となる結晶方位との成す第２の角θ₀ に対して、θ₀ −１０°≦θ₁ ≦θ₀ ＋１０°を満たす
   ことを特徴とする半導体結晶の結晶成長方法。
2. ピエゾ電界が零となる前記結晶方位はｒ軸の方位であり、
   前記結晶成長基板は、
   六方晶系の結晶構造を有し、
   前記主面の法線ベクトル＜σ｜の向きは、
   前記結晶成長基板のｃ軸の正の向きからｍ軸の正の向きに向って前記第１の角θ₁ だけ回転しており、
   前記ストライプ溝の長手方向は、
   前記ａ軸の方向にとられている
   ことを特徴とする請求項１に記載の半導体結晶の結晶成長方法。
3. ピエゾ電界が零となる前記結晶方位はｒ軸の方位であり、
   前記結晶成長基板は、
   六方晶系の結晶構造を有し、
   前記主面の法線ベクトル＜σ｜の向きは、
   前記結晶成長基板のａ軸の正の向きからｍ軸の正の向きに向って前記第１の角θ₁ だけ回転しており、
   前記ストライプ溝の長手方向は、
   前記ｃ軸の方向にとられている
   ことを特徴とする請求項１に記載の半導体結晶の結晶成長方法。
4. ピエゾ電界が零となる前記結晶方位はｒ軸の方位であり、
   前記結晶成長基板は、
   六方晶系の結晶構造を有し、
   前記主面の法線ベクトル＜σ｜の向きは、
   前記結晶成長基板のａ軸の正の向きからｃ軸の正の向きに向って前記第１の角θ₁ だけ回転しており、
   前記ストライプ溝の長手方向は、
   前記ｍ軸の方向にとられている
   ことを特徴とする請求項１に記載の半導体結晶の結晶成長方法。
5. 前記ピエゾ電界が零となる結晶方位は、
   ａ軸又はｍ軸の方位である
   ことを特徴とする請求項１に記載の半導体結晶の結晶成長方法。
6. 前記溝形成工程の前、又は前記溝形成工程の後に、
   前記ストライプ溝を構成する前記主内壁面以外の内壁面上に前記半導体結晶の選択成長を促すマスクを前記結晶成長基板上に形成するマスク形成工程を有する
   ことを特徴とする請求項１乃至請求項５の何れか１項に記載の半導体結晶の結晶成長方法。
7. 前記ストライプ溝は、
   隣接する他の前記ストライプ溝との間に、前記主面の平坦部が残される様に形成されており、
   前記マスク形成工程は、
   前記平坦部にもマスクを形成する工程であり、
   前記本成長工程は、
   前記ストライプ溝上に成長した半導体結晶を核として前記平坦部に前記半導体結晶を横方向成長させる工程を含む
   ことを特徴とする請求項６に記載の半導体結晶の結晶成長方法。
8. 複数の前記ストライプ溝は、
   その幅方向に間隔を置かずに隙間なく、前記主面上に連続して形成されている
   ことを特徴とする請求項１乃至請求項６の何れか１項に記載の半導体結晶の結晶成長方法。
9. 前記ストライプ溝を構成する前記主内壁面以外の内壁面を
   前記主面に対して垂直に形成する
   ことを特徴とする請求項１乃至請求項８の何れか１項に記載の半導体結晶の結晶成長方法。
10. 前記非縦方向成長工程における前記半導体結晶の結晶成長温度は、
    ９００℃以上１１５０℃以下である
    ことを特徴とする請求項１乃至請求項９の何れか１項に記載の半導体結晶の結晶成長方法。
11. III族窒化物系化合物半導体から成る半導体層を有する光半導体素子であって、
    請求項１乃至請求項１０の何れか１項に記載の半導体結晶の結晶成長方法に基づいて製造された前記半導体結晶を少なくとも結晶成長基板又はｎ型層の一部に有し、
    少なくとも活性層の下側界面は、
    III族窒化物系化合物半導体のｒ面、ａ面、またはｍ面の何れか１つの面に対して、
    １０°以内のオフ角を有する面から形成されている
    ことを特徴とする光半導体素子。
12. 所定の下地基板上に III族窒化物系化合物半導体から成る半導体結晶が結晶成長した結晶成長基板であって、
    前記結晶成長基板が有する平面状の主面上に、互いに平行で、内壁面が平面で構成された複数のストライプ溝を有し、
    各前記ストライプ溝の一つの主内壁面上に、それぞれバッファ層を有し、
    各前記バッファ層が供する結晶成長面上にはそれぞれ、前記半導体結晶の成長によって形成された非縦方向成長部を有し、
    前記ストライプ溝の前記主内壁面と前記主面とが成す第１の角θ₁ は、前記半導体結晶のｃ軸と前記半導体結晶のピエゾ電界が零となる結晶方位との成す第２の角θ₀ に対して、θ₀ −１０°≦θ₁ ≦θ₀ ＋１０°を満たす
    ことを特徴とする結晶成長基板。
13. 前記主面と略一致する位置に形成された前記非縦方向成長部の上方界面は、
    ｒ面、ａ面、又はｍ面の何れか１種類の面から形成されており、
    前記上方界面は、
    前記主面と平行に形成されており、
    前記上方界面上に、
    一連の平板状の半導体結晶層が積層されている
    ことを特徴とする請求項１２に記載の結晶成長基板。

Images