JP2000106455A - 窒化物半導体構造とその製法および発光素子 - Google Patents

窒化物半導体構造とその製法および発光素子

Info

Publication number
JP2000106455A
JP2000106455A JP21611099A JP21611099A JP2000106455A JP 2000106455 A JP2000106455 A JP 2000106455A JP 21611099 A JP21611099 A JP 21611099A JP 21611099 A JP21611099 A JP 21611099A JP 2000106455 A JP2000106455 A JP 2000106455A
Authority
JP
Japan
Prior art keywords
groove
nitride semiconductor
substrate
gan
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21611099A
Other languages
English (en)
Other versions
JP2000106455A5 (ja
JP3987660B2 (ja
Inventor
Yuzo Tsuda
有三 津田
Takayuki Yuasa
貴之 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21611099A priority Critical patent/JP3987660B2/ja
Publication of JP2000106455A publication Critical patent/JP2000106455A/ja
Publication of JP2000106455A5 publication Critical patent/JP2000106455A5/ja
Application granted granted Critical
Publication of JP3987660B2 publication Critical patent/JP3987660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 従来の窒化物半導体膜製造技術では、SiO
2層によって構成されたマスクパターンを用いた選択成
長技術が開発されている。しかし、SiO2層を用いた
マスクパターンは熱的損傷を受けやすく、熱的損傷を受
けたマスクパターンの構成要素であるSiまたはO2
窒化物半導体膜に悪影響をもたらし、そのため作製され
た窒化物半導体発光素子は、発光効率の低下と個々の発
光素子の発光効率のばらつきによる製品の信頼性低下を
招くと共に、窒化物半導体発光素子生産の歩留まりを低
下させるという問題があった。 【解決手段】 本発明の窒化物半導体構造は、基板上に
形成された窒化物半導体膜を有し、前記基板の成長面に
は凹部と凸部が設けられ、前記凹部では、前記窒化物半
導体膜と前記基板との間に空洞を有することを特徴とす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、窒化物半導体構造
に関し、結晶成長用基板と格子定数または熱膨張係数の
異なる窒化物半導体を結晶成長用基板上に高品質に成長
させた窒化物半導体構造とその製法および窒化物半導体
構造を用いて形成された発光素子に関する。
【0002】
【従来の技術】従来より、青色発光ダイオード(青色L
ED)または青色レーザダイオード(青色LD)の形成
材料として窒化物半導体が用いられている。窒化物半導
体は、有機金属気相成長法(MOCVD法)、ハイドラ
イド気相成長法(HVPE法)または分子線エピタキシ
ャル成長法(MBE法)によって基板上に成長されてい
る。一般に、半導体成長は、結晶成長させるべき半導体
と同種の基板もしくは半導体と格子定数および熱膨張係
数の近い基板を利用する。
【0003】現行の技術では形成する窒化物半導体と同
種の適切な大きさの窒化物半導体基板を作製できないこ
とから、窒化物半導体基板の代用としてサファイア基
板、SiC基板、スピネル基板等が使用されている。上
記代用基板の1つであるサファイア基板は窒化物半導体
との格子定数差または熱膨張係数差が大きいために、サ
ファイア基板直上に結晶成長した窒化物半導体膜内には
109〜1010cm-2の貫通転位が存在することが知ら
れている。従って、代用基板直上に直接結晶成長させ
て、成長膜内の結晶欠陥または貫通転位密度の少ない良
好な窒化物半導体結晶を得ることは困難であった。ここ
で、本明細書中の貫通転位とは、特に結晶内部もしくは
結晶間の界面で発生した転位が基板表面まで到達したも
のと定義する。
【0004】現在、サファイア基板直上に結晶欠陥また
は貫通転位密度を低減させるべく窒化物半導体膜製造方
法として、マスクパターンを用いた選択成長方法が利用
されている。
【0005】従来技術による窒化物半導体の選択成長を
利用した窒化物半導体膜製造方法について説明する。
【0006】サファイア基板直上に第1層目の窒化物半
導体膜を、MOCVD装置を用いて形成する。これを第
1工程とする。上記第1工程の後、第1層の窒化物半導
体膜直上に化学気相成長(CVD)法を用いてSiO2
層を蒸着する。これを第2工程とする。続いて、SiO
2層に従来のリソグラフィー技術を用いて周期的開口パ
ターンを形成し、これを第3工程とする。上記第3工程
を含むサファイア基板をHVPE装置内に搬送し、第4
工程となる第2層目の窒化物半導体厚膜層を成長する。
上記の成長工程を経過することによって、第4工程で形
成した第2層目の窒化物半導体厚膜層内には、結晶品質
を低下させる一つの要因である貫通転位密度が約6×1
6cm-2程度にまで低減した(第58回応用物理学会
学術講演会講演予稿集2p−Q−15、No1(199
7)p266またはJpn.J.Appl.Phys.
Vol.36(1997)pp.L899)。これは、
第3工程で形成したSiO2マスクパターン上に形成し
た窒化物半導体結晶の選択成長のためである。即ち、マ
スクパターン直上に結晶成長した第2層目の窒化物半導
体厚膜層は、SiO2層よって形成された部分には成長
し難く、開口部には結晶成長し易いという窒化物半導体
結晶の選択成長性を有している。
【0007】このことにより、第2層目の窒化物半導体
厚膜層の初期成長は主に開口部で成長し始め、SiO2
層の最表面に達した時点で基板に対して垂直方向の成長
と、マスク(SiO2層)を埋めるような横方向への成
長(ラテラル成長)とが始まる。このラテラル成長はマ
スクを下地として成長しているのではなく、開口部で成
長した窒化物半導体結晶を核として成長しているため格
子定数不整合による影響を受け難い。また、第1層目の
窒化物半導体層中に発生した貫通転位はマスクの開口部
を通して第2層目の窒化物半導体厚膜層内に浸入する
が、上記ラテラル成長のため横方向に進路を変える。よ
って、最表面に到達する貫通転位は減少し、貫通転位密
度の低い結晶が得られる。
【0008】また、第58回応用物理学会学術講演会講
演予稿集2p−Q−14、No1(1997)p265
の報告例にあるように、サファイア基板直上に直接Si
2のマスクパターンを設けて、MOCVD法によりG
aN単結晶膜を選択成長させてもよい。上記報告例の場
合、第1工程は省略され、第2工程から第4工程によっ
て形成される。上記手法の結果、サファイア基板直上に
形成されたGaN単結晶膜内(SiO2マスクの開口部
上)の貫通転位密度は109〜1010cm-2であるのに
対し、SiO2直上のそれは105〜106cm-2に減少
していることが報告された。
【0009】上記窒化物半導体膜製造方法によって窒化
物半導体膜内の貫通転位を低減し、窒化物半導体膜直上
に形成した窒化物半導体発光素子の発光特性および品質
の改善が期待された。
【0010】
【発明が解決しようとする課題】上記窒化物半導体膜製
造技術によって窒化物半導体膜内の貫通転位を低減する
ことが可能となったが、貫通転位密度の少ない上記手法
の窒化物半導体膜を形成するためには少なくとも3工程
の成長膜過程を要する。しかも第1工程から第2工程、
または第2工程から第4工程へと製造装置を変更する必
要がある。特に上記第1工程から第4工程を行う方法で
は2段階の結晶成長を余儀なくされる。一般に成長中断
を伴う再成長の場合、結晶表面の不純物が問題になる。
上記の手法では更に第2工程で形成したSiO2蒸着層
をパターン加工するため、よりいっそう不純物等の混入
が懸念される。また、一般に第2層目の窒化物半導体厚
膜層として利用されるGaN層は、約1000℃の成長
温度で結晶成長を行うため、第3工程のSiO2層によ
って構成されたマスクパターンは熱的損傷を受ける。熱
的損傷を受けたマスクパターンの構成要素であるSiま
たはO2は窒化物半導体膜に悪影響をもたらすことが発
明者らの研究により分かった。
【0011】窒化物半導体膜製造法によって作製された
窒化物半導体膜直上に窒化物半導体発光素子構造を作製
した場合、上記マスクパターンの熱的損傷により発生し
た不純物が窒化物半導体発光素子構造の光を発生する活
性層内に影響する。この影響は、発光素子の発光効率の
低下と個々の発光素子の発光効率のばらつきによる製品
の信頼性低下を招くと共に、窒化物半導体発光素子生産
の歩留まりを低下させている。
【0012】
【課題を解決するための手段】本発明に係る窒化物半導
体構造は、基板上に形成された窒化物半導体膜を有し、
前記基板の成長面には凹部と凸部が設けられ、前記凹部
では、前記窒化物半導体膜と前記基板との間に空洞を有
することを特徴とする。
【0013】本発明に係る窒化物半導体構造は、前記凹
部と凸部は、複数の平行な溝を基板の成長面に設けるこ
とによって構成されている。このような構成によって、
基板と結晶成長すべき第1層の窒化物半導体膜との間の
格子定数差または熱膨張係数差によって生じた歪みは、
下記の方法によって緩和することができる。
【0014】本発明に係る窒化物半導体構造は、前記溝
の幅bが10μm以下であり、溝の深さhがh≧0.2
×bであり、かつ、隣り合う溝の中心線間の距離が20
μm以下であることを特徴とする。本発明に係る窒化物
半導体構造は、前記溝の幅bが10μm以下であり、溝
の深さhがh≧bであり、かつ、隣り合う溝の中心線間
の距離が20μm以下であることを特徴とする。
【0015】本発明に係る窒化物半導体構造は、前記溝
が、前記窒化物半導体<1−100>方向に沿って形成
されていることを特徴とする。本発明に係る窒化物半導
体構造は、前記溝が、前記基板の劈開面あるいはエッチ
ング安定面の方向に沿って形成されていることを特徴と
する。
【0016】本発明に係る窒化物半導体構造は、前記基
板が窒化物半導体基板を有し、前記窒化物半導体基板
は、<1−120>方向に沿って溝が設けられているこ
とを特徴とする。本発明の窒化物半導体構造は、少なく
とも前記基板の成長面は窒化物半導体からなり、前記溝
は、前記窒化物半導体に対して<1−100>方向に沿
って設けられることを特徴とする。また、本発明の窒化
物半導体構造は、前記溝の底部の窒化物半導体が多結晶
であることを特徴とする。
【0017】本発明に係る窒化物半導体構造の製造方法
は、基板の成長面上に凹部と凸部、もしくは平行な複数
の溝を形成する工程と、前記基板の成長面に、凹部にて
空洞を有するように窒化物半導体膜を成長させる工程と
を、有することを特徴とする。
【0018】さらに、本発明に係る発光素子は、上記窒
化物半導体構造と、前記窒化物半導体構造上に形成され
た窒化物半導体からなる活性層を有する発光素子構造と
からなることを特徴とする。
【0019】本発明に係る発光素子は、前記発光素子構
造に設けられたリッジストライプ構造が、前記窒化物半
導体構造中の凹部の中央線から横方向に少なくとも1μ
m以上の位置の、上方に設けられ、かつ、リッジストラ
イプの方向が少なくとも1つの溝の方向と平行であるこ
とを特徴とする。
【0020】以下に、本発明の原理について図8を用い
て説明する。
【0021】図8において、加工構造基板100には溝
115の形成された基板であり、溝115の形成により
基板表面に現れた凸部(平坦部)114を有する。加工
構造基板100上には窒化物半導体膜が形成されてい
る。凸部上の窒化物半導体層123が形成されることは
もとより、溝上の窒化物半導体層124にも形成されて
おり、溝115内部には窒化物半導体の形成されない空
洞部116を有する。また、溝115の底部にも窒化物
半導体125が堆積している。
【0022】このように、溝付き基板を用いることによ
って、溝115と凸部114との段差により、溝115
に窒化物半導体125が埋まるよりも先に溝115の両
隣り凸部114直上に結晶成長した凸部上の窒化物半導
体膜123がラテラル成長して結合する。このため、溝
部115の直上にも溝上の窒化物半導体膜124が形成
する。このことにより、溝部115上には窒化物半導体
膜が成長していない空洞部116が形成される。凸部1
14からラテラル成長してできた溝上の窒化物半導体膜
124は加工構造基板100からの影響(格子定数差ま
たは熱膨張係数差による応力歪み)を全く受けず、従っ
て、凸部114に形成された窒化物半導体膜123は窒
化物半導体膜124と加工構造基板100との間に生じ
た格子定数差または熱膨張係数差による応力歪みを、基
板からの影響を全く受けていない窒化物半導体膜124
によって緩和することができる。横方向への結晶成長を
利用したこと、および、このように応力の影響を軽減し
つつ結晶成長が行われることにより、基板から結晶表面
に向かって縦方向に伸びる貫通転位を単に平坦な表面上
に結晶成長する場合よりも減らすことができる。さらに
は、このような応力の緩和に伴って、厚膜の窒化物半導
体膜を形成してもクラックの発生を抑制でき、従来困難
であった厚膜の窒化物半導体膜を作製することができ
た。
【0023】このような効果を窒化物半導体膜全体に渡
って与えるためには、溝の密度がある程度高い必要があ
る。本発明者らの検討によれば、隣り合う溝の間隔(溝
の中心線から隣の溝の中心線までの距離)を20μm以
下にすれば、本発明の効果が得られた。特に、基板と窒
化物半導体膜との間の歪みは溝の密度に依存し、溝の密
度が増加すればさらに高い歪み緩和効果が得られる。隣
り合う溝の間隔を20μm以上とすると、得られた窒化
物半導体膜における貫通転位密度は平坦な基板上に形成
したものと変わらなくなった。
【0024】また空洞部116は、凸部114上の窒化
物半導体膜123からのラテラル成長が、溝内部からの
窒化物半導体125の成長を上回ることによって、形成
されるものであるから、溝形状によって大きな影響を受
けることになる。本発明者らの検討では、溝幅bが10
μm以下とし、溝の深さhをh≧0.2×bとすること
が好ましいことが分かった。
【0025】さらには、溝の深さhをh≧bの条件まで
十分深くすれば、結晶成長時に溝底部では原料が供給さ
れなくなり、窒化物半導体125の堆積がほとんどなく
なるので、結晶成長条件によらず極めて容易に空洞部1
16が形成でき、また、上記応力歪み低減の効果を更に
高めることができる。
【0026】また、溝が窒化物半導体に対して<1−1
00>方向に沿って基板表面に形成されることによっ
て、窒化物半導体のラテラル成長速度の大きい方向に対
して垂直方向に溝を形成することになる。従って、凸部
上の窒化物半導体膜123からのラテラル成長をより促
進することができ、本発明の効果を高めることができ
る。本発明者らの実験的見地によると、窒化物半導体で
あるGaNは、基板上では窒化物半導体(GaN)の
[11−20]方向に伸びて成長(ラテラル成長)する
ことが判明している。
【0027】また、溝の側壁が基板の劈開面を含むよう
に溝を形成することによって、溝の加工が容易になるの
で、溝の形状を急峻にすることができ、従って溝115
と凸部114の段差を明確にでき、また、溝幅に対して
溝の深さの深い溝を容易に形成することができる。
【0028】尚、本明細書において、溝は凹部の特異例
であり、溝とは凹部が連続的に線状に並んだもののこと
を意味する。加工構造基板とは、基板表面に凹凸部ある
いは溝部を形成した基板のことを意味する。また、基板
の劈開方向とは、基板の劈開面に対して平行な方向を指
す。
【0029】
【発明の実施の形態】以下に本発明を実施した形態を詳
細に説明する。
【0030】(実施の形態1)図1は、本実施の形態に
よって作製されたn型GaN膜を積層した窒化物半導体
構造の構成図を示している。本実施の形態1の窒化物半
導体構造では、サファイア基板のC面上にサファイア基
板の[11−20]方向(GaN膜に対しては[1−1
00]方向)に沿って溝部110を形成した加工構造基
板100と、加工構造基板100の凸部114上にGa
Nバッファ層120を形成し、加工構造基板100全面
にn型GaN膜121を9μm成長させた構造からな
る。
【0031】まず、実施の形態1で使用した加工構造基
板の作製方法について説明する。成長用基板としてサフ
ァイア基板のC面を用いた。図2(a)は加工構造基板
100の立体視図を、図2(b)は図2(a)の上面図
を示している。図2中の加工構造基板100は以下のよ
うにして作製した。まず、サファイア基板表面にレジス
トを塗布し、紫外線露光によりレジストパターンを形成
した。次に、上記露光により硬化した部分のみを残し、
それ以外の部分をリフトオフする。これら、一連の操作
は周知技術であるフォトリソグラフィー技術によるもの
である。レジストパターン付きサファイア基板をウエッ
トエッチングした。このとき、サファイア基板表面上に
形成された溝部110は、幅b=6μm、深さh=2μ
mで、溝部と溝部の間隔(1周期)L=12μmであ
る。溝部110の方向はサファイア基板に対して[11
−20]方向に形成した。一般に、サファイア基板のM
面({1−100}面)はいくつかある劈開面の内の1
つとして知られている。従って、サファイア基板のC面
はこの[11−20]方向に沿って劈開性を持つ。
【0032】上述した加工構造基板100の製造方法
は、上記フォトリソグラフィー技術の他に、スクライビ
ング法、ワイヤーソー加工、放電加工、スパッタリング
法、レーザ加工、サンドブラスト加工、フォーカスイオ
ンビーム(FIB)法を用いてサファイア基板表面に溝
部110を形成しても良い。また、上記ウエットエッチ
ングの代わりにドライエッチングを、露光に電子線また
はレーザー光の干渉を利用したホログラフィー技術を使
用しても良い。
【0033】本実施例では、溝の側壁の面が{1−10
0}面(M面)の劈開面(物理的加工により現れやすい
面)であるが、他にも劈開面となる面方位としては、基
板が六方晶系(サファイア基板を含む)の場合には{1
−100}面(M面)、{01−20}面(R面)、あ
るいは基板が閃亜鉛鉱型あるいはダイアモンド構造型の
場合には{110}面があり、このような面方位となる
方向に溝を作製しても構わない。
【0034】また、サファイア基板に対する{1−10
0}面は例えばケミカルエッチングした場合に現れやす
い面(以下、エッチング安定面と記す)でもある。この
ようなエッチング安定面となる方向に溝を形成すること
によっても、溝の側面が急峻とすることができる。この
ようなエッチング安定面となる面方位としては、基板が
六方晶系(サファイア基板を含む)の場合には{1−1
00}面(M面)、{11−20}面(A面)、{00
01}面(C面)、{01−12}面(R面)、あるい
は基板が立方晶系、特に閃亜鉛鉱型またはダイアモンド
構造型の場合には{111}面、{001}面があり、
このような面方位となる方向に溝を作製しても構わな
い。
【0035】次に、加工構造基板100上にMOCVD
装置を用いてn型GaN膜を結晶成長させて、窒化物半
導体構造を作製する工程について説明する。図1(図
2)に示す加工構造基板100を有機溶媒で十分に洗浄
し、MOCVD装置内にセッティングした。n型GaN
膜121の成長前に、H2ガスフロー中、基板温度10
25℃で、加工構造基板100を約10分間、サーマル
クリーニングした。次に、基板温度を550℃に下げ、
III族原料としてTMG(トリメチルガリウム)10
cc/minを、V族原料としてNH35000cc/
minを供給し、約20nmのGaNバッファ層120
を成長させた。この手法は、サファイア基板上にエピタ
キシャル成長させるための公知技術と同一である。
【0036】次に、基板温度を1000℃に昇温し、T
MG(50cc)、NH3(5000cc)とドナー不
純物であるSiH4(シラン)を供給し、n型GaN膜
121を9μm成長した。
【0037】n型GaN膜121の厚みが3μmを越え
た辺りから、基板表面に作製した溝部110が空洞部1
16を残したままn型GaN膜121で覆われ、平坦化
し始めた。さらに成長を続け、n型GaN膜121の厚
みが9μmで貫通転位の密度は約107cm-2程度にな
った。
【0038】また、サファイア基板C面上にエピタキシ
ャル成長した窒化合物半導体であるGaNの配向関係
は、(0001)sapphire//(0001)GaN、[1
−210]sapphire//[−1010]GaNであること
が知られており、結局、サファイア基板に対して[11
−20]方向に溝部を形成することは、GaNに関して
は[1−100]方向に溝部110を形成したことにな
る。従って、本実施の形態1の溝部は、基板の劈開方向
かつ基板直上に結晶成長した窒化物半導体の<1−10
0>方向に沿って形成されていることになる。
【0039】窒化物半導体(GaN)はサファイア基板
のC面上内では窒化物半導体(GaN)の<11−20
>方向に伸びてラテラル成長することから、本実施の形
態1の溝部は、基板の劈開方向及び基板直上に結晶成長
した窒化物半導体のラテラル成長の速度の速い方向に対
して垂直な方向に沿って形成されている。基板の劈開方
向に沿って溝を形成することにより、溝加工が容易にな
り、側壁の切り立った溝形状とすることによって急峻な
段差を実現でき、また、ラテラル成長方向の速い方向に
対して垂直な溝が形成されたことによって、空洞が生成
されやすくなった。従って、形成された窒化物半導体膜
121の応力歪みによる結晶の高品質化及び窒化物半導
体膜121内にクラック防止に寄与する。
【0040】本実施の形態1において加工構造基板上に
形成した溝の周期を溝の深さh≧0.2×溝幅bを満た
すことによってn型GaN膜121はその膜と加工構造
基板110との間に生じた格子定数差または熱膨張係数
差による応力歪みを緩和することができ、厚膜窒化物半
導体膜を形成したことによるクラック発生を防止するこ
とができる。溝幅を広くするか、溝の深さを浅くするこ
とによって溝の深さh≧0.2×溝幅bの条件を満たさ
ない場合には、成長初期において溝の内部が窒化物半導
体膜で埋まり空洞ができず、横方向成長による効果や歪
み低減効果を奏しない。また、溝の間隔を長くしても上
記で説明したように平坦なサファイア基板上に形成した
場合と貫通転位密度が同程度になった。
【0041】図1のn型GaN膜121の表面に現れた
貫通転位密度を見積もるために、表面TEM(透過型電
子顕微鏡)観察を行った。その結果、成長膜表面に現れ
た貫通転位密度は約107cm-2程度まで低減してお
り、これまでに報告された従来例とほぼ同程度か若干高
い程度である。
【0042】また、従来例では選択成長によるマスクパ
ターンが窒化物半導体乗せ成長中に熱的損傷を受け、マ
スクパターンの構成要素が不純物として窒化物半導体成
長膜内に影響をもたらしていた。しかしながら、本実施
の形態で作製された成長膜層内には上記の不純物となる
構成要素は一切含まれておらず、窒化物半導体成長膜の
フォトルミネッセンス(PL)測定によれば、窒化物半
導体成長膜(GaN単膜)のバンド端付近の発光強度と
不純物によるディープレベルからの発光強度との相対比
を比較したところ、本実施の形態で得られた相対強度比
はマスクパターンを利用したそれと比べて1桁以上改善
されていた。これは、本実施の形態で得られた窒化物半
導体の成長膜が非常に高品質であることを示している。
【0043】上記加工構造基板上に形成した溝の周期長
Lは12μmであったが、その周期長Lをさらに短くす
れば溝の密度が増加し、貫通転位密度の低減が可能とな
る。また、本実施の形態1では溝幅6μmであったが、
さらに溝幅を狭くしても構わない。さらに、本実施の形
態では溝の周期を一定としたが、溝の間隔を20μm以
下にする限り、溝の周期は必ずしも一定である必要はな
い。
【0044】(実施の形態2)本実施の形態2は、実施
の形態1の変形例であり、サファイア基板に形成する溝
部のパターンを変更した以外は本質的に実施の形態1と
同一である。図3に本実施の形態2によって構成された
加工構造基板100を示す。
【0045】本実施の形態2は、サファイア基板のC面
上にサファイア基板の[11−20]と[−2110]
方向に沿って溝部111を形成した加工構造基板100
と、加工構造基板100直上にn型GaN膜を8μm成
長させた構造からなる。以下に、本実施の形態2で作製
した加工構造基板100と加工構造基板100上に結晶
成長したn型GaN膜について説明する。
【0046】成長用基板としてサファイア基板のC面を
用いた。図3の加工構造基板100はFIB技術を使用
して作製した。サファイア基板表面上に形成された溝部
111は、幅b=1μm、深さh=3μmで、溝の間隔
の周期L=3μmである。このときの溝部111の方向
はサファイア基板に対して[11−20]と[−211
0]方向である。
【0047】次に、加工構造基板100にMOCVD装
置を用いてn型GaN膜を結晶成長した。図3の加工構
造基板100を有機溶媒にて十分に洗浄し、MOCVD
装置内にセッティングした。n型GaN膜成長前に、H
2ガスフロー中、基板温度1025℃で、加工構造基板
100を約10分間、サーマルクリーニングした。次
に、基板温度を500℃に下げ、III族原料としてT
MA(トリメチルアルミニウム)20cc/minを、
V族原料としてNH35000cc/minを供給し、
約50nmのAlNバッファ層を成長させた。この手法
は、サファイア基板上にエピタキシャル成長させるため
の公知技術と同一である。
【0048】次に、基板温度を1000℃に昇温し、T
MG(50cc)、NH3(5000cc)とドナー不
純物であるSiH4(シラン)を供給し、n型GaN膜
を8μm成長した。
【0049】実施の形態1で述べたようにn型GaN膜
の厚みが2μmを越えた辺りから、基板表面に作製した
溝部111が空洞部を残したままGaN膜によって覆わ
れ、n型GaN膜が平坦化し始めた。さらに成長を続
け、n型GaN膜の厚みが8μm程度で貫通転位の密度
は約105〜106cm-2程度になった。窒化物半導体成
長膜のバンド端付近からのPL発光強度は、実施の形態
1と同じく非常に強く、かつ不純物によるディープレベ
ルからの発光強度は極めて弱かった。このことから、実
施の形態1と同じく高品質のGaN単膜が形成された。
【0050】本実施の形態2では溝幅に対する溝の深さ
の相対的な深さが実施の形態1の場合よりも深くなって
おり、溝幅よりも溝の深さが大きくすることで気相成長
時における原料ガスの溝内部への供給が極端に不十分に
なって、溝内部にほとんど結晶成長が起こらなくするこ
とができた。
【0051】また、本実施の形態では、溝の方向が複数
の方向に形成されている。サファイア基板に対して<1
1−20>方向の溝は、サファイア基板のC面内に[1
1−20]、[−2110]、[1−210]の3種存
在する。本実施例のように窒化物半導体がサファイア基
板に対してC軸配向で結晶成長する場合、同様に、窒化
物半導体のC面内に3種の方向が存在する。本実施の形
態2で使用した加工構造基板は、3種の方向の内、2種
を選択してサファイア基板のC面上に溝部111を形成
したものである。このことにより、加工構造基板上に結
晶成長したGaNは、これら2種の方向の各々に対して
垂直な方向にラテラル成長を促進させられている。ま
た、本実施の形態2の溝の間隔の一周期は、実施の形態
1の溝の間隔の一周期の半分と短くなっており、溝の密
度を増加させている。従って、実施の形態2で得られた
貫通転位密度は実施の形態1のそれと比べて1桁程度改
善されていた。
【0052】(実施の形態3)本実施の形態3は、実施
の形態2の変形例であり、実施の形態2で記述したサフ
ァイア基板<11−20>の等価な3種全ての方向に沿
って溝部を形成したものである。従って、窒化物半導体
に関して3種の<1−100>方向全てを選択したこと
にも相当する。尚、本実施の形態3はサファイア基板に
形成する溝部のパターンを変更した以外は実施の形態2
と同一である。
【0053】図4に本実施の形態3によって構成された
加工構造基板100を示す。本実施の形態3は、サファ
イア基板のC面上にサファイア基板の[11−20]、
[−2110]と[1−210]方向に沿って溝部11
2を形成した加工構造基板100と、加工構造基板10
0直上にn型GaN膜を8μm成長させた構造からな
る。以下に、本実施の形態3で作製した加工構造基板1
00について説明する。成長用基板としてサファイア基
板のC面を用いた。図4の加工構造基板100は実施形
態2と同様にFIB技術を使用して作製した。サファイ
ア基板表面上に形成された溝112は、幅b=1μm、
深さh=2μmで、溝の間隔の一周期L=4μmであ
る。このときの溝112の方向はサファイア基板に対し
て、[11−20]、[−2110]と[1−210]
方向である。
【0054】本実施の形態3では、結晶成長したGaN
が全3種の方向の各々に対して垂直な方向にラテラル成
長している。また、実施の形態2と同様に溝部の深さh
が溝部の幅bよりも長いことから、基板と窒化物半導体
膜との間から生じた応力歪みを受け難くなる。
【0055】本実施の形態3で得られた貫通転位密度な
らびにPL発光強度による結果は実施の形態2のそれと
ほぼ同等であった。このことから、実施の形態2と同じ
く高品質のGaN単膜が形成され、また、クラックの発
生も同様に抑制された。
【0056】(実施の形態4)本実施の形態4は、実施
の形態1または実施の形態2の変形例であり、サファイ
ア基板のC面をサファイア基板のM面に変更し、溝の方
向を適宜選択したこと以外は同一である。以下に、本実
施の形態4で作製した加工構造基板について説明する。
【0057】サファイア基板M面と窒化物半導体である
GaNとのエピタキシャル関係は、(01−10)sapp
hire//(01−13)GaN、[0001]sapphire/
/[2−1−10]GaNである。従って、M面サファイ
ア基板に関して[0001]方向に{1−100}面を
含む溝部を、あるいは[2−1−10]方向に沿って溝
部を形成すると、前者の溝の方向はサファイア基板の劈
開面であるM面({1−100}面)を含んでおり、後
者の溝の方向はサファイア基板M面上に結晶成長したG
aNのラテラル成長に対して垂直である。これらの方向
を片方のみ、または両方をサファイア基板のM面上に形
成し、これを加工構造基板とする。 片方向のみに溝部
を形成した場合は実施の形態1に、両方向に溝部を形成
した場合は実施の形態2に属する。
【0058】本実施の形態4に即して溝部の幅b=2μ
m、深さh=3μm、溝の間隔の一周期L=5μmで、
加工構造基板を作製し、窒化物半導体膜を10μm成長
した。加工構造基板の溝部は片方向のみまたは両方向に
形成した2種類について試作を行ったが、これらの貫通
転位密度は共に106〜107cm-2程度であった。この
貫通転位密度の値は、これまでの従来例で報告されたマ
スクパターンを利用したそれと比べてほぼ同程度であっ
た。本実施の形態4では、上記実施の形態1〜3のよう
に、基板の劈開面内の方向と窒化物半導体のラテラル成
長に対して垂直方向とが一致していない。実施の形態2
または3に比べてその貫通転位密度が1桁程度悪くなっ
た1つの要因として上記理由が考えられる。PL発光強
度に関しては上述の実施の形態1と同様に、窒化物半導
体のバンド端付近の発光によるPL発光強度は非常に強
く、不純物に起因したディープレベルからの発光強度は
極めて弱かった。また、クラックの発生も同様に抑制さ
れた。
【0059】(実施の形態5)本実施の形態5は、実施
形態1〜3の変形例であり、サファイア基板のC面をサ
ファイア基板のA面に変更した以外は同一である。以下
に、本実施の形態5で作製した加工構造基板について説
明する。
【0060】サファイア基板A面上に窒化物半導体であ
るGaNをエピタキシャル成長させた場合、窒化物半導
体の結晶成長条件によってサファイア基板A面とGaN
との配向関係に以下の2種が存在する。即ち、(2−1
−10)sapphire//(0001)GaN、[0001]s
apphire//[2−1−10]GaN、[01−10]sapp
hire//[01−10]GaNと、(2−1−10)sapph
ire//(0001)GaN、[0001]sapphire//
[01−10]GaN、[01−10]sapphire//[2
−1−10]GaNである。前者の配向関係をエピタキシ
ャル関係1、後者のそれをエピタキシャル関係2とす
る。
【0061】エピタキシャル関係1の場合、サファイア
基板A面に関して[0001]方向とその[0001]
方向と32.4°の方向に、あるいは[01−10]方
向に沿って溝部を形成する。前者の2つの溝部の方向は
サファイア基板の劈開面であるM面({1−100}
面)とR面({01−12}面)をそれぞれ含んでお
り、後者のそれはサファイア基板A面上に結晶成長した
GaNのラテラル成長に対して垂直である。これらの方
向を各方向のみ、または組み合わせてサファイア基板の
A面上に形成し、これを加工構造基板とする。
【0062】片方向のみに溝部を形成した場合は実施の
形態1に、これら溝部を組み合わせて形成した場合は実
施の形態2または実施の形態3にそれぞれ属する。本実
施の形態5のサファイア基板A面かつエピタキシャル関
係1によって得られた効果は実施の形態4と同等であっ
た。また、クラックも同様に抑制された。
【0063】次に、エピタキシャル関係2の場合、溝部
をサファイア基板A面に関して[0001]方向に、ま
たはその[0001]方向と32.4°の方向に沿って
形成する。前者の溝部の方向はサファイア基板の劈開面
であるM面({1−100}面)を含み、かつサファイ
ア基板A面上に結晶成長したGaNのラテラル成長に対
して垂直である。従って、サファイア基板のC面を使用
した実施の形態1と同じ効果が得られる。次に後者の溝
部の方向は、サファイア基板の劈開面であるR面({0
1−12}面)を含んでいる。これらの方向の片方を、
または両方をサファイア基板のA面上に形成し、これを
加工構造基板とする。
【0064】片方向のみに溝部を形成した場合は図2の
実施の形態1に、これら溝部を組み合わせて形成した場
合は実施の形態2または実施の形態3にそれぞれ属す
る。本実施の形態5のサファイア基板A面かつエピタキ
シャル関係2によって得られた効果は実施の形態1と同
等であった。また、クラックも同様に抑制された。
【0065】(実施の形態6)本実施の形態6は、実施
形態1の変形例であり、サファイア基板のC面をサファ
イア基板のR面に変更した以外は上記実施の形態と同一
である。以下に、本実施の形態6で作製した加工構造基
板について説明する。サファイア基板R面と窒化物半導
体であるGaNとのエピタキシャル関係は、(011−
2)sapphire//(2−1−10)GaN、[2−1−1
0]sapphire//[01−10]GaNである。従って、
サファイア基板R面に関して[2−1−10]方向に
{1−100}面を含む溝部を形成する。溝部の方向は
サファイア基板の劈開面であるM面({1−100}
面)を含んでいる。上記方向をサファイア基板のR面上
に形成し、これを加工構造基板とする。本実施の形態6
によって得られた貫通転位密度は約107〜108cm-2
程度で、一般的な従来技術であるマスクパターンを利用
して得られたそれと比べて若干悪い程度であった。しか
しながら、不純物に起因したPL発光強度は実施の形態
1と同等であった。また、クラックも同様に抑制され
た。
【0066】(実施の形態7)本実施の形態7は、実施
形態1〜3の変形例であり、サファイア基板のC面を6
H−SiC基板の(0001)面に変更した以外は上記
実施の形態と同一である。以下に、本実施の形態7で作
製した加工構造基板について説明する。6H−SiC基
板の(0001)面上に窒化物半導体であるGaNをエ
ピタキシャル成長させた場合、6H−SiC基板(00
01)面とGaNとのエピタキシャル関係は、(000
1)6H−SiC//(0001)GaN、[2−1−10]6H
−SiC//[2−1−10]GaN、[01−10]sapphi
re//[01−10]GaNである。
【0067】従って、溝を6H−SiC基板(000
1)面に関して[2−1−10]方向に、あるいは[0
1−10]方向に沿って形成する。前者の溝部の方向は
6H−SiC基板(0001)面の劈開面である{1−
100}面を含んでおり、後者のそれは6H−SiC基
板(0001)面上に結晶成長したGaNのラテラル成
長に対して垂直である。これらの方向の片方を、または
両方を6H−SiC基板(0001)面上に形成し、こ
れを加工構造基板とする。
【0068】片方向のみに溝を形成した場合は実施の形
態1に、これら溝部を組み合わせて形成した場合は実施
の形態2または実施の形態3に属する。本実施の形態7
で得られた加工構造基板による効果は実施の形態4と同
等であった。
【0069】(実施の形態8)本実施の形態8は、実施
形態1から実施の形態3の変形例であり、サファイア基
板のC面をMgAl24(マグネシアスピネル)基板の
(111)面に変更した以外は上記実施の形態と同一で
ある。以下に、本実施の形態8で作製した加工構造基板
について説明する。
【0070】MgAl24基板の(111)面上に窒化
物半導体であるGaNをエピタキシャル成長させた場
合、 MgAl24基板(111)面とGaNとのエピ
タキシャル関係は、(111)MgAl2O4//(000
1)GaN、[−110]MgAl2O4//[2−1−10]Ga
N、[11−2]MgAl2O4//[01−10]GaNであ
る。
【0071】従って、MgAl24基板の(111)面
上に関して[−110]方向に{100}面を含む溝部
を、あるいは[11−2]方向に沿って溝部を形成す
る。前者の溝部の方向はMgAl24基板(111)面
の劈開面である{100}面を含んでおり、後者のそれ
はMgAl24基板(111)面上に結晶成長したGa
Nのラテラル成長に対して垂直である。これらの方向の
片方を、または両方をMgAl24基板(111)面上
に形成し、これを加工構造基板とする。
【0072】1方向のみに溝部を形成した場合は実施の
形態1に、これら溝部を組み合わせて形成した場合は実
施の形態2または実施の形態3にそれぞれ属する。本実
施の形態8で得られた加工構造基板による効果は実施の
形態4と同等であった。
【0073】(実施の形態9)図5(a)は、本実施の
形態9によって作製されたGaN膜の構成図を示す。図
5(b)は、本実施の形態9で作製するGaN膜の基板
を示す図である。本実施の形態は、サファイア基板のC
面上に無秩序に凹凸部113を形成した加工構造基板1
00と、加工構造基板直上にGaN膜122を30μm
成長させた構造からなる。以下に、本実施の形態9で作
製した加工構造基板100について説明すると共に、H
VPE法を用いたGaN成長厚膜の作製方法について記
述する。
【0074】成長用基板としてサファイア基板のC面を
使用した。図5(b)に示してある加工構造基板100
は、Ar+イオンミリング法を用いてサファイア基板表
面上に無秩序の凹凸部113を形成した。この凹凸部1
13は、表面荒さ計測で平均高低差が約3μm、凹凸部
の平均周期が約13μm程度であった。
【0075】次に、上記工程によって作製された凹凸部
113を有する加工構造基板100上にGaN膜122
の結晶成長を行う。まず、加工構造基板100を有機溶
媒にて十分に洗浄し、HVPE装置内にセッティングし
た。GaN膜122結晶成長前に、H2ガスフロー中、
基板温度1025℃で、加工構造基板100を約10分
間、サーマルクリーニングした。次にGaN膜122を
結晶成長させるために、V族ガスとしてNH3ガスとキ
ャリアH2ガスをそれぞれ2000cc/min、10
000cc/minで混合したガスを、III族ガスに
ついてはHVPE装置内に予め約700℃の温度で保持
されたGa金属上に、HClガス100cc/minを
供給してGaとHClガスとの反応生成物であるIII
族塩化物とキャリアH2ガス1000cc/minとを
混合したガスを、それぞれ加工構造基板100がセッテ
ィングされているHVPE成長槽に送り込み、GaN膜
122を約30μm成長させた。このようにして図5
(a)に示すGaN膜が形成できる。
【0076】GaN膜122の厚みが5μmを越えた辺
りから、加工構造基板100表面に作製した凹凸部11
3が空洞部を残したままGaN膜122で覆われ、平坦
化し始めた。また、さらに成長を続け、GaN膜122
の厚みが30μmで貫通転位の密度は約108cm-2
度になった。基板表面を光学顕微鏡で観測したところク
ラックは発生していなかった。本実施の形態9で得られ
たGaN膜中の貫通転位密度の値は、従来より報告され
ているマスクパターンを使用しないHVPE法を用いた
厚膜成長方法のそれと同程度であった。しかしながら、
直接サファイア基板上に結晶成長させた従来の厚膜成長
方法に比べて、本実施の形態9の加工構造基板を使用し
て作製した成長膜には、その初期成長段階において成長
膜表面にクラックは発生しておらず、同じ貫通転位密度
を有していても成長厚膜の厚みは薄い。
【0077】以上、各実施の形態においては、形成され
る窒化物半導体としてGaNを例に説明したが、これを
他の窒化物半導体、例えばAlxGayIn1-x-yN(0
≦x≦1、0≦y≦1)や、あるいは、AlxGayIn
1-x-yN(0≦x≦1、0≦y≦1)の構成元素の一部
(組成比10%以下)をB、Cr、V、Ti、Nb、T
a、Zr、Sc、Tl、Gd、La、As、P、Sbな
どの元素で置換した材料であっても良い。
【0078】(実施の形態10)図6は、本実施の形態
10によって作製されたLD素子構造を示してる。本実
施の形態では、実施形態2で作製されたn型GaN膜付
き加工構造基板200直上に、MOCVD装置を用いて
発光素子構造としてLD素子構造を作製した例である。
【0079】以下に、本実施の形態の半導体発光素子の
製造方法について説明する。
【0080】まず、実施の形態2で説明した方法で作製
した窒化物半導体構造(加工構造基板と加工構造基板上
のn型GaN膜)200をMOCVD装置に搬送し、1
050℃でサーマルクリーニングを行った。MOCVD
装置に装備されている原料ガスの内、V族原料ガスとし
てNH3ガスを、III族ガスとしてTMG(トリメチ
ルガリウム)とドナー不純物としてSiH4(シラン)
ガスを用い、成長温度1000℃で第1のSiドープn
型GaN層201を窒化物半導体構造上に3μm成長さ
せた。
【0081】続いて、第2のクラッド層を作製するため
に、原料ガスとしてNH3、TMGとTMA(トリメチ
ルアルミニウム)を、ドナー不純物としてSiH4ガス
を用い、Siドープn型Al0.1Ga0.9N層202を
0.4μm成長させた。
【0082】次に、第3の光ガイド層を作製するために
原料ガスとしてNH3とTMGを、ドナー不純物として
SiH4ガスを用い、Siドープn型GaN層203を
0.1μm成長させた。
【0083】次に、第4の多重量子井戸活性層を作製す
るために原料ガスとしてNH3、TMGとTMI(トリ
メチルインジウム)を、ドナー不純物としてSiH4
スを用い、Siドープn型の多重量子井戸In0.2Ga
0.8N(2nm)/In0.05Ga0.95N(3nm)層2
04を5周期作製した。続いて、上記量子井戸活性層中
のInが活性層直上の窒化物半導体層を成長中に蒸発し
てしまわないようにp型Al0.2Ga0.8N蒸発防止層2
05を30nm成長させた。
【0084】次に、第5の光ガイド層を作製するために
原料ガスとしてNH3とTMGを、アクセプタ不純物と
してEtCp2Mg(ビスエチルシクロペンタジエニル
マグネシウム)を用い、Mgドープp型GaN層206
を0.1μm成長させた。
【0085】次に、第6のクラッド層を作製するため
に、原料ガスとしてNH3、TMGとTMAを、アクセ
プタ不純物としてEtCp2Mgガスを用い、Mgドー
プp型Al0.1Ga0.9N層207を0.4μm成長させ
た。
【0086】最後に第7のコンタクト層を作製するため
に、原料ガスとしてNH3、TMGとTMA(トリメチ
ルアルミニウム)を、アクセプタ不純物としてEtCp
2Mgガスを用い、Mgドープp型GaN層208を
0.5μm成長させた。
【0087】さらに、LD素子化のために正電極21
0、負電極209をそれぞれMgドープp型GaN層2
08、Siドープn型GaN層201上に形成した。上
記LD素子構造のn型層とp型層の積層方法は、先にp
型層を積層して、活性層、n型層を積層しても良い。
【0088】また、上記LD素子構造は、実施の形態2
で作製した表面の平坦なn型GaN膜が付いた加工構造
基板200を使用したが、実施の形態1、3〜9の方法
で作製されたGaN膜を使用してもよい。さらには、各
実施の形態でのGaN膜の形成と本実施の形態でのLD
素子構造の作製を一装置内部で一貫して作製しても構わ
ない。あるいは、各実施の形態により得られたGaN膜
から加工構造基板を除去したものを用いても構わない。
【0089】本実施の形態10によって作製されたLD
素子を50℃雰囲気下、2mW光出力の高温加速試験に
かけたところ室温時使用換算で8000時間以上の連続
発振寿命を確認した。この連続発振寿命は、従来技術に
よって作製されたLD素子を同様の高温加速試験にかけ
て得られた寿命の約20%以上の向上であった。このよ
うな信頼性の高いLD素子が実現できたのは、上記実施
の形態による転位密度の低減および不純物混入防止の効
果によるものである。
【0090】(実施の形態11)図7は、本実施の形態
11によって作製された発光素子構造としてLED素子
構造を示めす。本実施の形態では、上記実施の形態で作
製された窒化物半導体構造上に、MBE装置を用いてL
ED素子構造を作製した例について説明する。
【0091】実施の形態1で作製されたn型GaN膜付
き加工構造基板300をMBE装置に搬送し、第1のn
型GaN層301を2μm成長させた。次に、第2のn
型単一量子井戸In0.45Ga0.55N層302を4nm作
製した。続いて、上記量子井戸活性層中のInが活性層
直上の窒化物半導体層を成長中に蒸発してしまわないよ
うにp型Al0.1Ga0.9N蒸発防止層303を100n
m成長させた。最後に、第3のp型GaNコンタクト層
304を0.4μm成長させた。
【0092】さらに、LED素子化のため、正電極30
6、負電極305をそれぞれMgドープ第3のp型Ga
Nコンタクト層304、第1のn型GaN層301上に
形成した。
【0093】本実施の形態11によって作製されたLE
D素子の電子−光子変換効率を測定したところ、実用上
問題ないと見なすことのできる5%以上の素子がウエハ
ー全体の約88%以上存在し、従来技術によるLED素
子歩留まり率を約13%アップすることができた。ま
た、同LED素子を1000時間後の信頼試験にかけた
ところ、試験開始時の97%以上の発光強度を得ること
ができた。これにより実用上の信頼性も確保された。こ
のような信頼性の高いLED素子が実現できたのは、上
記実施の形態による転位密度の低減および不純物混入防
止の効果、クラック防止の効果によるものである。
【0094】また、上記LED素子構造は、実施の形態
1で作製したn型GaN膜が付いた加工構造基板300
を使用したが、実施の形態2〜9の方法で作製されたG
aN膜を使用してもよい。さらには、各実施の形態での
GaN膜の形成と本実施の形態でのLD素子構造の作製
を一装置内部で一貫して作製しても構わない。あるい
は、各実施の形態により得られたGaN膜から加工構造
基板を除去したものを用いても構わない。
【0095】(実施の形態12)図9(a)は、本実施
の形態によって作製されたGaN膜405の構成図を示
す。また、図9(a)中の破線(GaN層402とGa
N膜405との境界線)は図9(c)の溝403の凹凸
形状に対応している。本実施の形態12は、サファイア
基板400上に結晶成長したGaNバッファ層401、
GaN層402、GaN層402上に形成された溝40
3、上記溝403によって生じた空洞部404とGaN
膜405から構成されている。
【0096】次に、本実施の形態12の作製方法につい
て説明する。成長用基板はサファイア基板のC面を使用
した。まず、サファイア基板400をMOCVD装置炉
内に搬送し、基板温度1100℃、H2雰囲気中で10
分間サーマルクリーニングを行った。続いて、III族
原料としてトリメチルガリウム(TMG)とV族原料と
してアンモニア(NH3)を成長炉内に供給し、成長温
度550℃でGaNバッファ層401を30nm成長し
た。上記成長は、GaNバッファ層以外にAlNバッフ
ァ層を使用しても良い。これらバッファ層の成長は窒化
物半導体結晶成長における周知技術である。GaNバッ
ファ層401を成長した後、基板温度を1050℃まで
昇温させて、GaN層402を3μm成長させた。次
に、GaN層402まで結晶成長した基板(以下、サフ
ァイア付きGaN基板と記す。)をMOCVD装置炉か
ら取り出して、GaN層402面上にFIB法を用いて
GaN結晶に対して<11−20>方向に溝403を形
成した。溝403の側壁面はGaN結晶のへき開面であ
る{1−100}面を含んでいる。このときに形成され
た溝403の上面図と断面図をそれぞれ図9(b)と図
9(c)に示している。図9に示されるように、成長面
側にGaN膜が設けられた基板となっている。
【0097】溝403は、幅b=5μm、深さh=2μ
mで、溝と溝の間隔(1周期)L=10μmである。こ
のときの溝の幅bと溝の深さhとの関係は少なくともh
≧0.2×bとする。
【0098】上記手法によって形成された溝403を含
むGaN層402上にGaN膜405をHVPE法を用
いて200μm成長した。このGaN膜405の作成方
法について下記に示す。
【0099】まず、上記サファイア付きGaN膜基板を
有機溶媒にて十分に洗浄し、HVPE装置内に搬送す
る。次にGaN膜405を結晶成長させるために、V族
ガスとしてNH3ガスとキャリアH2ガスをそれぞれ20
00cc/min、10000cc/minで混合した
ガスを、III族ガスについてはHVPE装置内に予め
約700℃の温度で保持されたGa金属上に、HClガ
ス100cc/minを供給してGaとHClガスとの
反応生成物であるIII族塩化物とキャリアH2ガス1
000cc/minとを混合したガスを、それぞれHV
PE成長炉に送り込み、GaN膜405を200μm成
長させた。GaN膜405は溝403を完全に埋没させ
て平滑に成長した。光学顕微鏡でGaN膜405の表面
観察を行ったところ、クラックは発生していなかった。
本実施の形態12で得られたGaN膜405の貫通転位
密度は約106〜107cm-2であった。また、前記実施
の形態同様にSiO2等のマスクパターンを使用してい
ないため、不純物の混入を防ぐことができた。
【0100】溝403の断面形状は矩形であったが、G
aN膜405が成長する段階で{1−101}ファセッ
ト面が自己形成された(図9(d))。これは{1−1
01}面がその他の面方位に比べてGaNの結晶成長速
度の遅い面であるためである。本実施の形態12で溝4
03を<11−20>方向に形成したのは、窒化物半導
体結晶(特にGaN結晶)に関して、{0001}面に
比べて結晶成長速度の遅い{1−101}面を溝403
の側壁面として出現させるためである。従って、窒化物
半導体結晶の{1−101}面(あるいはファセット面
として)が現れる方法であれば、上記溝の<11−20
>方向に限るものではない。
【0101】GaN膜405が溝403を埋没させてい
くプロセスについて観察した結果以下のことがわかっ
た。GaN層402上に形成された溝403は、GaN
膜405の成長とともに溝の深さが深くなった。これ
は、{0001}面での成長が{1−101}面での結
晶成長よりも早いために溝が埋まらずに成長軸方向に成
長が促進されたため、あたかも溝の深さが深くなったよ
うに見えるためである(図9(d))。つまり、{1−
101}面が他の面よりもGaNの結晶成長速度が遅い
ため(表面拡散長距離が長い)、{1−101}面に飛
来してきたGa原子がGaNとなって取り込まれる前に
{0001}面にGa原子が吐き出されてしまい、{0
001}面上でN原子と結合してGaNが成長するもの
と考えられる。
【0102】GaN膜405の結晶成長が進むにつれて
{0001}面の成長面積が減少し、最終的には{1−
101}ファセット面で囲まれた三角形状の凹凸形状を
有する溝が形成される。このときの構成を図9(d)の
実線で示す。図9(a)中の破線は図9(c)の溝40
3に対応している。さらにGaNの結晶成長が進むと吐
き出し先となる{0001}面がないために({1−1
01}ファセット面しかないために)、今度は{1−1
01}ファセット面が結晶成長し始める。これは、{0
001}面の成長が成長軸方向の成長であるのに対し
て、{1−101}ファセット面の成長は擬似的にラテ
ラル方向(成長軸に対して横方向)への成長である。こ
の{1−101}ファセット面の成長が始まることによ
って溝部403が埋まり始める。しかしながら、{1−
101}ファセット面で溝部が覆われるまで成長軸方向
に成長が進んでいたため、溝の深さが溝403を形成し
たときの深さよりも深くなっていること(原料ガスが入
り込みにくくなっている)と、溝部の両隣りからラテラ
ル成長によって結晶成長してきたGaNは溝の中央で会
合するが、若干の結晶配向関係の違いにより完全に結合
せずに隙間が生じる。この時の構成を図9(e)に示
す。図9(e)中の破線及び点線は、それぞれ図9
(c)と図9(d)の構成図に対応している。以上の要
因が空洞部404を形成するものとなる。
【0103】このようにして形成された空洞部404に
よって、前記実施例と同様に歪みの緩和が生じるものと
考えられる。貫通転位密度の低減に関しては上記空洞部
以外に、ラテラル成長によって空洞部404が埋まる際
に{1−101}ファセット面を境界面として貫通転位
が成長軸方向から横軸方向に折れ曲がるためにGaN膜
405最表面に到達する貫通転位密度が低減するものと
考えられる。
【0104】窒化物半導体膜膜上に形成された溝部の深
さhが溝部の幅bに対してh≧bであるときは、溝部が
十分に深く原料ガスが溝部の底部まで到達しないため
に、溝部が埋没することなく空洞部が形成される。従っ
て、十分に溝の深さが深い場合は本実施の形態12では
なく、例えば実施の形態2または3と同様に空洞部が形
成される。
【0105】(実施の形態13)本実施の形態13は、
実施の形態12の溝方向を窒化物半導体結晶の<1−1
00>方向に変更した以外は実施の形態12と同様であ
る。
【0106】従って、実施の形態12と同様に、図9
(a)〜(c)を用いて、本実施の形態を説明する。
【0107】図9(a)は、サファイア基板400、G
aNバッファ層401、GaN層402、GaN層40
2上に形成された溝403、前記溝403が形成された
GaN層402上にGaN膜405を積層させたとき、
GaN膜405によって埋没されずに残った空洞部40
4と、GaN膜405から構成されている。ただし、図
9(a)中の破線は、溝403の形状を示すために便宜
上記載したものであり、GaN膜405を積層すること
によって、該破線で示す形状は消失する。
【0108】次に、本実施の形態のGaN膜405の製
造方法について説明する。成長用基板はサファイア基板
のC面を使用した。まず、サファイア基板400をMO
CVD装置炉に搬送し、基板温度1100℃、H2雰囲
気中で10分間サーマルクリーニングを行った。続い
て、III族原料としてトリメチルガリウム(TMG)
とV族原料としてアンモニア(NH3)を成長炉内に供
給し、成長温度550℃でGaNバッファ層401を3
0nm成長した。上記成長は、GaNバッファ層以外に
AlNバッファ層を使用しても良い。これらバッファ層
の成長は窒化物半導体結晶成長における周知技術であ
る。GaNバッファ層401を成長した後、基板温度を
1050℃まで昇温させて、GaN層402を2μm成
長させた。次に、GaN層402まで結晶成長した基板
(以下、サファイア付きGaN基板と記す。)をMOC
VD装置炉から取り出して、GaN層402面上に反応
性イオンエッチング法を用いてGaN結晶に対して<1
−100>方向に溝403を形成した。溝403の側壁
面はGaN結晶の{11−20}面を含んでいる。この
ときに形成された溝403の上面図と断面図をそれぞれ
図9(b)と図9(c)に示している。図9に示される
ように、成長面側にGaN膜が設けられた基板となって
いる。
【0109】溝403は、幅b=3μm、深さh=1μ
mで、溝と溝の間隔(1周期)L=7μmである。この
ときの溝の幅bと溝の深さhとの関係は、h≧0.2×
bを満たしている。
【0110】上記手法によって形成された溝403を含
むGaN層402上に、実施の形態12と同様に、HV
PE法を用いてGaN膜405を80μm成長した。G
aN膜405は溝403を埋没させて平滑に成長した。
光学顕微鏡でGaN膜405の表面観察を行ったとこ
ろ、クラックは発生していなかった。本実施の形態13
で得られたGaN膜405の貫通転位密度は約106
107cm-2であった。また、前記実施の形態同様にS
iO2等のマスクパターンを使用していないため、不純
物の混入を防ぐことができた。
【0111】溝403の断面形状は矩形であったが、G
aN膜405が成長する段階で{11−2i}ファセッ
ト面が自己形成された。ここで、iは、0≦i≦3であ
る。{11−2i}ファセット面が複数種存在するの
は、成長条件によって、自己形成ファセット面が変化す
るからである。本発明者らによる知見によれば、V族原
料とIII族原料の分圧比に依存し、V族原料/III
族原料が比較的高いと{11−20}ファセット面が形
成されやすく、逆に低いと、{11−22}面や{11
−23}面に類似したファセット面が現れる。
【0112】このような、自己形成ファセット面が出現
するのは、{11−2i}面が{0001}面に比べて
GaNの結晶成長速度が遅いためである。特に、{11
−20}ファセット面は、成長面{0001}に対して
垂直であり、GaNの結晶成長速度も遅い。
【0113】本実施の形態13で溝403を<1−10
0>方向に形成したのは、窒化物半導体結晶(特にGa
N結晶)に関して、{0001}面に比べて結晶成長速
度の遅い{11−2i}面(0≦i≦3)を溝403の
側壁面として出現させるためである。従って、窒化物半
導体結晶の{11−2i}面(あるいはファセット面と
して)が現れる方法であれば、上記溝の<1−100>
方向に限るものではない。GaN膜405が溝403を
被覆していくプロセスについて観察した結果以下のこと
がわかった。
【0114】GaN層402上に形成された溝403
は、GaN膜405の成長とともに溝の深さが深くなっ
た。これは、{0001}面での成長が{11−2i}
面での結晶成長よりも早いために溝が埋まらずに成長軸
方向に成長が促進されたため、あたかも溝の深さが深く
なったように見えるためである。つまり、{11−2
i}面が{0001}面よりもGaNの結晶成長速度が
遅いため(表面拡散長距離が長い)、{11−2i}面
に飛来してきたGa原子がGaNとなって取り込まれる
前に{0001}面にGa原子が吐き出されてしまい、
{0001}面上でN原子と結合してGaNが成長する
ものと考えられる。さらに詳細に調べたところ、本実施
の形態で得られた上記溝の深さは、実施の形態12と比
べて多少浅かった。これは、実施の形態12の{1−1
01}ファセット面と比べると、{11−2i}ファセ
ット面(0≦i≦3)のGaN結晶成長速度が速いため
(表面拡散長距離が短い)、溝が深くなる前に埋まって
いく(空洞部404が小さくなる)ためだと考えられ
る。従って、溝403を<1−100>方向に形成した
場合は、空洞部404を形成しにくい恐れがある。前記
解決方法として、溝403を<1−100>方向に形成
した場合に限り、h≧0.2×bまたはh≧bの関係を
満たしていても、溝の底部をサファイア基板まで掘り下
げなければ良い。つまり、少なくとも窒化物半導体が溝
403の底部に接していることが好ましい。上記理由は
定かではないが、このようにすることで、{11−2
i}ファセット面に飛来したGa原子が溝の底部とGa
N層402表面({0001}面)の両面に吐き出さ
れ、{11−2i}ファセット面の成長速度を抑えるこ
とができるのではないかと思われる。前記溝の底部に吐
き出されたGa原子は溝の底部に成長してしまうもの
の、GaN層402表面に比べて、溝部はガスが入りに
くいため、結果的に溝403の深さは深くなるものと考
えられる。一方、溝の底部がサファイアの場合、{11
−2i}ファセット面から吐き出されたGa原子がサフ
ァイア上には付着しにくいことから再び{11−2i}
ファセット面に戻りこむため、{11−2i}ファセッ
ト面の成長速度を抑えることができず、溝403の深さ
は前記に比べて非常に浅くなってしまい、空洞部404
が殆ど形成されなかった。
【0115】上述した溝403が形成されたGaN層4
02上の成長は、GaN膜405の結晶成長が進むにつ
れて{0001}面の成長面積が減少し、最終的には
{11−2i}ファセット面で囲まれた三角形状の凹凸
形状を有する溝が形成される。ただし、{11−20}
ファセット面の場合は、矩形形状を維持したまま成長す
る。
【0116】上記ファセット形状のうち、溝の側壁面と
して{11−2i}ファセット面(0<i≦3)が出現
した場合、上記三角形状の後、さらにGaNの結晶成長
が進むと、吐き出し先となる{0001}面がないため
に、今度は{11−2i}ファセット面が結晶成長し始
める。これは、{0001}面の成長が成長軸方向の成
長であるのに対して、{11−2i}ファセット面の成
長は擬似的にラテラル方向(成長軸に対して横方向)へ
の成長である。この{11−2i}ファセット面の成長
が始まることによって溝部403が埋まり始める。しか
しながら、{11−2i}ファセット面で溝部が覆われ
るまで成長軸方向に成長が進んでいたため、溝の深さが
溝403を形成したときの深さよりも深くなっているこ
と(原料ガスが入り込みにくくなっている)と、溝部の
両隣りからラテラル成長によって結晶成長してきたGa
Nは溝の中央で会合するが、若干の結晶配向関係の違い
により完全に結合せずに隙間が生じる。以上の要因が空
洞部404を形成するものとなる。
【0117】一方、溝の側壁面として{11−20}フ
ァセット面が出現した場合、矩形形状のまま結晶成長が
進み、{0001}面の成長軸方向の成長と、{11−
20}ファセット面のラテラル方向(成長軸に対して横
方向)への成長が同じに起きる。この{11−20}フ
ァセット面の成長によって溝部403が埋まり始める。
しかしながら、{11−20}ファセット面で溝部が覆
われるまで成長軸方向の成長が進んでいたため、溝の深
さが溝403を形成したときの深さよりも深くなってい
ること(原料ガスが入り込みにくくなっている)と、溝
部の両隣りからラテラル成長によって結晶成長してきた
GaNは溝の中央で会合するが、若干の結晶配向関係の
違いにより完全に結合せずに隙間が生じる。以上の要因
が空洞部404を形成するものとなる。
【0118】このようにして形成された空洞部404に
よって、前記実施例と同様に歪みの緩和が生じるものと
考えられる。貫通転位密度の低減に関しては上記空洞部
以外に、ラテラル成長によって空洞部404が埋まる際
に{11−2i}ファセット面を境界面として貫通転位
が成長軸方向から横軸方向に折れ曲がるためにGaN膜
405最表面に到達する貫通転位密度が低減するものと
考えられる。
【0119】窒化物半導体膜膜上に形成された溝部の深
さhが溝部の幅bに対してh≧bであるときは、溝部が
十分に深く原料ガスが溝部の底部まで到達しないため
に、溝部が埋没することなく空洞部が形成される。
【0120】本実施の形態のように溝部の方向を<1−
100>方向に形成した場合、実施の形態12で記述し
た<11−20>方向に形成したときと比べて、上記ラ
テラル成長速度は速く、GaN膜405の膜厚を厚く積
まなくとも、平坦なGaN膜405を得ることができ
る。また、ラテラル成長速度が速いので溝部の幅を広く
することができ、貫通転位密度をより一層低減すること
ができる。
【0121】本実施の形態の利用方法として、例えば、
サファイア基板400を研磨機で剥ぎ取り、GaN膜4
05を取りだして、GaN基板として使用することもで
きる。あるいは、本実施の形態で得られたGaN膜40
5上に、実施の形態10または実施の形態11の発光素
子を作製することによって、発光特性の優れた素子を作
製することができる。
【0122】特に、光を発する活性層を有する発光素子
構造は、前記溝部の上方に形成した方が良い。例えば、
窒化物半導体レーザダイオードの場合、前記溝部の上方
に、リッジストライプの方向と前記溝部の方向とが、平
行に形成されていることが好ましい。さらに好ましく
は、リッジストライプの形成位置が、前記溝部の中央線
から少なくとも1μm離れた位置の上方部に、前記溝部
の方向に沿って形成することである。上記溝部の中央か
ら1μm離したのは、溝部の中央部は、ラテラル成長の
結果、GaN膜が会合する部分であって、多少貫通転位
密度が高く、割れやすいためである。リッジストライプ
の方向は、レーザダイオードのミラー端面の形成を考慮
すると、<1−100>方向が好ましく、従って、溝の
形成方向もまた、<1−100>方向であることが好ま
しい。上記のように溝部より十分上方の位置にリッジス
トライプを形成することによって、発振寿命が長く、発
振閾値電流密度の低いレーザダイオードを製造すること
ができる。もちろん、上記GaN基板上に発光素子を形
成しても良いし、発光素子を形成後、サファイア基板4
00を剥ぎ取っても良い。
【0123】本実施の形態で示した溝部の方向は、<1
−100>方向から±5°以内であれば本実施の形態と
同様の効果が得られる。また、実施の形態12の溝部の
方向においても<11−20>方向から±5°以内であ
れば、実施の形態12と同様の効果が得られる。ただ
し、溝部の側壁面は、上記実施の形態で述べたファセッ
ト面と類似したファセット面が出現する。
【0124】(実施の形態14)本実施の形態14は、
実施の形態12または実施の形態13の、溝部の底部を
低温GaNバッファ層まで掘り下げて形成した以外は、
実施の形態12または実施の形態13と同様である。
【0125】本実施の形態で作製されたGaN膜505
の構造を図10(a)に示す。図10(a)は、サファ
イア基板500、低温GaNバッファ層501、GaN
層502、空洞部504、GaN膜505、多結晶Ga
N506から構成されている。次に、本実施の形態の、
GaN膜505の製造方法について説明する。まず、サ
ファイア基板500をMOCVD装置炉に搬送し、基板
温度1100℃、H2雰囲気中で10分間サーマルクリ
ーニングを行った。続いて、III族原料としてトリメ
チルガリウム(TMG)とV族原料としてアンモニア
(NH3)を成長炉内に供給し、成長温度550℃で低
温GaNバッファ層501を30nm成長した。上記成
長は、低温GaNバッファ層以外に低温AlNバッファ
層または低温AlxGa1-xNバッファ層(0<x<1)
を使用してもよい。ここで、低温窒化物半導体バッファ
層とは、600℃以下の成長温度で窒化物半導体を成長
した層のことを指すものとする。
【0126】また、前記低温バッファ層の結晶性は、非
晶質である。低温GaNバッファ層501を成長した
後、基板温度を1050℃まで昇温させて、GaN層5
02を4μm成長させた。このようにして作製した成長
膜積層構造を図10(b)に示す。低温GaNバッファ
層501は非晶質であったが、GaN層502を積層す
るために、成長温度を少なくとも1000℃以上に上げ
るため、非晶質から多結晶に変化する。従って、GaN
層502成長後の低温GaNバッファ層は、その殆どが
多結晶化している。
【0127】次に、前記GaN層502まで結晶成長し
た基板を反応性イオンエッチング装置にセットし、Ga
N層502面上に溝503を形成した。このときの溝の
構成を図10(c)に示す。溝503は、幅b=8μ
m、深さh=3.99μmで、溝と溝の間隔(1周期)
L=20μmである。このように溝503の底部が低温
GaNバッファ層501に到達するように形成した。溝
503の方向は実施の形態12または実施の形態13の
ように、<11−20>方向もしくは<1−100>方
向に形成するのが好ましい。
【0128】上記手法によって形成された溝503を含
むGaN層502上に、実施の形態12と同様に、HV
PE法を用いてGaN膜505を300μm成長させ
た。その結果、GaN膜505は溝503を被覆して平
滑に成長した。光学顕微鏡でGaN膜505の表面観察
を行ったところ、クラックは発生していなかった。本実
施の形態14で得られたGaN膜505の貫通転位密度
は約5×106cm-2であった。また、前記実施の形態
同様にSiO2等のマスクパターンを使用していないた
め、不純物の混入を防ぐことができた。
【0129】GaN膜505が溝503を被覆していく
プロセスについて観察した結果以下のことがわかった。
GaN層502上に形成された溝503は、GaN膜5
05の成長とともに溝の深さが深くなった。これは、溝
503の底部の位置が低温GaNバッファ層まで達して
いて、該溝503の底部は多結晶のGaNから構成され
ているためである。つまり、前記溝503以外のGaN
層502の表面(凸部)には成長軸方向にGaN単結晶
が成長するものの、前記溝部には、多結晶GaN506
しか成長されず、あらゆる面方位を有する方向で成長が
進み、溝503が埋まりにくくなって、結果的に空洞部
504が形成される。このようにして、溝部が埋まらず
に成長軸方向に成長が促進されたため、あたかも溝の深
さが深くなったように見える。
【0130】以上のことから、空洞部504を形成する
要因として以下のことが考えられる。溝503以外のG
aN層502の表面(凸部)は、{0001}面の成長
軸方向の成長と、成長軸に対して横方向(ラテラル成
長)への、結晶成長が同じに起きていて、前記ラテラル
成長によって溝部503が被覆し始める。しかしなが
ら、溝503は、多結晶GaN506のためになかなか
埋まりにくく、その間、成長軸方向の成長が進んでいた
ため、溝の深さが溝503を形成したときの深さよりも
深くなる(原料ガスが入り込みにくくなっている)。さ
らに、溝部は多結晶であることから、GaN膜505と
は連続的につながって成長することができず、溝503
以外のGaN層502の表面(凸部)からのラテラル成
長によってのみ溝部は被覆される。
【0131】また、多結晶GaN506は互いに異なる
結晶方位から構成されているため、粒界状になってい
て、微小な隙間が無数にできている。したがって、仮
に、空洞部504が多結晶GaN506で埋まったとし
ても、多結晶GaN506の直上のGaN膜505は歪
の緩和を受けることになる。
【0132】このようにして形成された空洞部504も
しくは多結晶GaN506によって、前記実施例と同様
に歪みの緩和が生じる。貫通転位密度の低減に関しては
上記空洞部以外に、ラテラル成長によって空洞部504
が埋まる際に、貫通転位が成長軸方向から横軸方向に折
れ曲がるためにGaN膜505最表面に到達する貫通転
位密度が低減するものと考えられる。
【0133】本実施の形態の利用方法として、例えば、
サファイア基板500を研磨機で剥ぎ取り、300μm
のGaN膜505を取りだして、GaN基板として使用
することができる。
【0134】あるいは、本実施の形態で得られたGaN
膜505上に、実施の形態10または実施の形態11の
発光素子を作製することによって、発光特性の優れた素
子を作製することができる。
【0135】特に、光を発する活性層を有する素子は、
前記溝部の上方に形成した方が良い。例えば、窒化物半
導体レーザダイオードの場合、前記溝部の上方に、リッ
ジストライプの方向と前記溝部の方向とが、平行に形成
されていることが好ましい。さらに好ましくは、リッジ
ストライプが、前記溝部の中央線から横方向に少なくと
も1μm離れた位置の上方に、前記溝部の方向に沿って
形成することである。
【0136】上記溝部の中央線から1μm離したのは、
溝部の中央線の位置は、ラテラル成長の結果、GaN膜
が会合する部分であって、多少貫通転位密度が高く、割
れやすいためであり、この領域上方にリッジストライプ
を形成することは好ましくない。リッジストライプの方
向は、レーザダイオードのミラー端面の形成を考慮する
と、<1−100>方向が好ましく、従って、溝の形成
方向もまた、<1−100>方向であることが好まし
い。上記位置にリッジストライプを形成することによっ
て、発振寿命が長く、発振閾値電流密度の低いレーザダ
イオードを製造することができる。もちろん、上記Ga
N基板上に発光素子を形成しても良いし、発光素子を形
成後、サファイア基板500を剥ぎ取っても良い。
【0137】本実施の形態では、溝部に多結晶GaN5
06が成長することによって空洞部504が形成される
ため、溝の幅には、基本的に依存しないが、より効率良
く空洞部504を形成するためには、溝の幅bと溝の深
さhとの関係は、h≧0.2×b、もしくはh≧bであ
ることがこのましい。
【0138】(実施の形態15)本実施の形態15は、
実施の形態12の溝方向を窒化物半導体結晶の[11−
20]と[−2110]方向の2方向に形成した以外は実
施の形態12と同じである。
【0139】本実施の形態の、GaN膜の形成方法は、
実施の形態12と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[11−20]方向、[−211
0]方向、[1−210]方向の3種ある方向のうち、2
つを選択して溝形成した。
【0140】前記溝は、幅b=10μm、深さh=5μ
mで、溝と溝の間隔(1周期)L=15μmである。ま
た、サファイア基板上に成長したGaN層の厚みは6μ
mである。このことにより貫通転位密度が約7×105
cm-2に低減した。上記溝は、h≧0.2×bの関係を
満たしているが、h≧bであってもよい。また、実施の
形態14のように、溝の底部の位置が、低温バッファ層
まで到達するように溝形成しても良い。さらに、互いの
溝における、溝幅、溝の深さ、溝と溝との間隔を同一に
しなくとも良い。
【0141】(実施の形態16)本実施の形態16は、
実施の形態12の溝方向を窒化物半導体結晶の[11−
20]、[−2110]、[1−210]方向に形成した以
外は実施の形態12と同じである。
【0142】本実施の形態の、GaN膜の形成方法は、
実施の形態12と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[11−20]方向、[−211
0]方向、[1−210]方向の3種ある方向のうち、全
てを選択して溝形成した。
【0143】前記溝は、幅b=5μm、深さh=5.5
μmで、溝と溝の間隔(1周期)L=10μmである。
また、サファイア基板上に成長したGaN層の厚みは6
μmである。このことにより貫通転位密度が約2×10
5cm-2に低減した。上記溝は、h≧bの関係を満たし
ているが、b>h≧0.2×bであってもよい。また、
実施の形態14のように、溝の底部の位置が、低温バッ
ファ層まで到達するように溝形成しても良い。さらに、
互いの溝における、溝幅、溝の深さ、溝と溝との間隔を
同一にしなくとも良い。
【0144】(実施の形態17)本実施の形態17は、
実施の形態13の溝方向を窒化物半導体結晶の[1−1
00]と[10−10]方向に形成した以外は実施の形態
13と同じである。
【0145】本実施の形態の、GaN膜の形成方法は、
実施の形態13と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[1−100]方向、[10−1
0]方向、[01−10]方向の3種ある方向のうち、2
つを選択して溝形成した。
【0146】前記溝は、幅b=8μm、深さh=0.9
9μmで、溝と溝の間隔(1周期)L=16μmであ
る。また、サファイア基板上に成長した低温GaNバッ
ファ層とGaN層の厚みは、それぞれ、30nm、1μ
mである。このことにより貫通転位密度が約7×106
cm-2に低減した。
【0147】上記溝は、溝底部の位置が低温バッファ層
まで到達するように溝形成しているが、h≧0.2×b
の関係、もしくはh≧bの関係を満たしていてもよい。
さらに、互いの溝における、溝幅、溝の深さ、溝と溝と
の間隔を同一にしなくとも良い。
【0148】(実施の形態18)本実施の形態18は、
実施の形態13の溝方向を窒化物半導体結晶の[1−1
00]、[10−10]、[01−10]方向に形成した以
外は実施の形態13と同じである。
【0149】本実施の形態の、GaN膜の形成方法は、
実施の形態13と同様の方法で作製した。ただし、溝の
方向は、窒化物半導体の[1−100]方向、[10−1
0]方向、[01−10]方向の3種ある方向のうち、全
てを選択して溝形成した。
【0150】前記溝は、幅b=4μm、深さh=0.9
8μmで、溝と溝の間隔(1周期)L=10μmであ
る。また、サファイア基板上に成長した低温GaNバッ
ファ層とGaN層の厚みは、それぞれ、30nm、1μ
mである。このことにより貫通転位密度が約2×105
cm-2に低減した。
【0151】上記溝は、溝底部の位置が低温バッファ層
まで到達するように溝形成されていて、かつh≧0.2
×bの関係を満たしているが、h≧bの関係を満たして
いてもよい。さらに、互いの溝における、溝幅、溝の深
さ、溝と溝との間隔を同一にしなくとも良い。
【0152】(実施の形態19)本実施の形態19は、
溝方向を<11−20>方向と<1−100>方向に形
成した以外は、実施の形態12または実施の形態13と
同じである。
【0153】本実施の形態の、GaN膜の形成方法は、
実施の形態12または実施の形態13と同様の方法で作
製した。ただし、溝の方向は、窒化物半導体の<11−
20>方向と<1−100>方向である。前記溝は、幅
b=2μm、深さh=1μmで、溝と溝の間隔(1周
期)L=6μmである。また、サファイア基板上に成長
したGaN層の厚みは2μmである。このことにより貫
通転位密度が約5×10 5cm-2に低減した。
【0154】上記溝は、h≧0.2×bの関係を満たし
ているが、h≧bであってもよい。また、実施の形態1
4のように、溝の底部の位置が、低温バッファ層まで到
達するように溝形成しても良い。さらに、互いの溝にお
ける、溝幅、溝の深さ、溝と溝との間隔を同一にしなく
とも良い。
【0155】
【発明の効果】以上のように、本発明を適用することに
より、窒化物半導体と格子定数または熱膨張係数の異な
る基板上に、結晶転位密度が少なく、厚膜の窒化物半導
体膜を形成してもクラックがなく、かつ不純物混入の少
ない高品質な窒化物半導体を、複雑な2段階成長を行う
ことなくエピタキシャル成長させることが可能となっ
た。
【0156】さらに、上記窒化物半導体膜の製法によっ
て成長した高品質の窒化物半導体膜上に発光素子構造を
作製した場合、歩留まり率が高く、非常に発光効率の高
いLEDまたはLDを作製することができた。
【図面の簡単な説明】
【図1】本発明の実施の形態1の窒化物半導体を示す図
である。
【図2】本発明の実施の形態1の加工構造基板を示す図
である。
【図3】本発明の実施の形態2の加工構造基板を示す図
である。
【図4】本発明の実施の形態3の加工構造基板を示す図
である。
【図5】本発明の実施の形態9の加工構造基板及び窒化
物半導体を示す図である。
【図6】本発明の実施の形態10のレーザダイオード素
子構造を示す図ある。
【図7】本発明の実施の形態11の発光ダイオード素子
構造を示す図である。
【図8】本発明における成長方法を説明する図である。
【図9】本発明の実施の形態12の窒化物半導体膜構造
を示す図である。
【図10】本発明の実施の形態14の窒化物半導体膜構
造を示す図である。
【符号の説明】
100 加工構造基板 110 溝部 111、112、115 溝 113 凹凸部 114 凸部 116 空洞部 120 GaNバッファ層 121 n型GaN膜 122 GaN膜 123 凸部上の窒化物半導体膜 124 溝上の窒化物半導体膜 125 窒化物半導体 200、300 窒化物半導体構造 201 Siドープn型GaN層 202 Siドープn型AlGaN層 203 Siドープn型GaN層 204 n型InGaN/InGaN多重量子井戸層 205 p型AlGaN蒸発防止層 206 Mgドープp型GaN層 207 Mgドープp型Al0.1Ga0.9N層 208 Mgドープp型GaN層 209、305 負電極 210、306 正電極 301 第1のn型GaN層 302 第2のn型単一量子井戸InGaN層 303 p型AlGaN蒸発防止層 304 第3のp型GaNコンタクト層 400 サファイア基板 401 GaNバッファ層 402 GaN層 403 溝 404 空洞部 405 GaN膜 500 サファイア基板 501 低温GaNバッファ層 502 GaN層 503、504 空洞部 505 GaN膜 506 多結晶GaN

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 凹部及び凸部を成長面に設けた基板と、
    前記成長面上に形成された窒化物半導体膜とを有し、 前記凹部において前記窒化物半導体膜と前記基板との間
    に空洞を有することを特徴とする窒化物半導体構造。
  2. 【請求項2】 前記凹部及び凸部は、複数の平行な溝に
    よって構成されていることを特徴とする請求項1に記載
    の窒化物半導体構造。
  3. 【請求項3】 前記溝の幅bが10μm以下であり、溝
    の深さhがh≧0.2×bであり、かつ、隣り合う溝の
    中心線間の距離が20μm以下であることを特徴とする
    請求項2に記載の窒化物半導体構造。
  4. 【請求項4】 前記溝の幅bが10μm以下であり、溝
    の深さhがh≧bであり、かつ、隣り合う溝の中心線間
    の距離が20μm以下であることを特徴とする請求項2
    に記載の窒化物半導体構造。
  5. 【請求項5】 前記溝が、前記窒化物半導体に対して<
    1−100>方向に沿って形成されていることを特徴と
    する請求項2乃至4のいずれかに記載の窒化物半導体構
    造。
  6. 【請求項6】 前記溝が、前記基板の劈開面あるいはエ
    ッチング安定面の方向に沿って形成されていることを特
    徴とする請求項2乃至5のいずれかに記載の窒化物半導
    体構造。
  7. 【請求項7】 少なくとも前記基板の成長面は窒化物半
    導体からなり、前記溝は、前記窒化物半導体に対して<
    1−120>方向に沿って設けられていることを特徴と
    する請求項2乃至4のいずれかに記載の窒化物半導体構
    造。
  8. 【請求項8】 少なくとも前記基板の成長面は窒化物半
    導体からなり、前記溝は、前記窒化物半導体に対して<
    1−100>方向に沿って設けられ、かつ、前記溝の底
    部は、窒化物半導体からなることを特徴とする請求項2
    乃至4のいずれかに記載の窒化物半導体構造。
  9. 【請求項9】 前記溝の底部の窒化物半導体が多結晶で
    あることを特徴とする請求項7又は8に記載の窒化物半
    導体構造。
  10. 【請求項10】 基板の成長面に凹部と凸部、もしくは
    平行な複数の溝を形成する工程と、 前記基板の成長面に窒化物半導体膜を成長させることに
    よって、前記凹部もしくは溝にて空洞を有するようにす
    る工程とを、順次に行うことを特徴とする窒化物半導体
    構造の製造方法。
  11. 【請求項11】 請求項1乃至9のいずれかに記載の窒
    化物半導体構造と、前記窒化物半導体構造上に形成され
    た窒化物半導体からなる活性層を有する発光素子構造と
    からなることを特徴とする発光素子。
  12. 【請求項12】 前記発光素子構造に設けられたリッジ
    ストライプ構造が、前記窒化物半導体構造中の凹部の中
    央線から横方向に少なくとも1μm以上の位置の、上方
    に設けられ、かつ、リッジストライプの方向が少なくと
    も1つの溝の方向と平行であることを特徴とする請求項
    11に記載の発光素子。
JP21611099A 1998-07-31 1999-07-30 窒化物半導体構造とその製法および発光素子 Expired - Lifetime JP3987660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21611099A JP3987660B2 (ja) 1998-07-31 1999-07-30 窒化物半導体構造とその製法および発光素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21663998 1998-07-31
JP10-216639 1998-07-31
JP21611099A JP3987660B2 (ja) 1998-07-31 1999-07-30 窒化物半導体構造とその製法および発光素子

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP2006220096A Division JP3950471B2 (ja) 1998-07-31 2006-08-11 窒化物半導体構造とその製造方法および発光素子
JP2007015304A Division JP4016062B2 (ja) 1998-07-31 2007-01-25 窒化物半導体構造とその製造方法および発光素子
JP2007015305A Division JP5080820B2 (ja) 1998-07-31 2007-01-25 窒化物半導体構造とその製造方法および発光素子
JP2007017441A Division JP3987879B2 (ja) 1998-07-31 2007-01-29 窒化物半導体発光素子とその製造方法

Publications (3)

Publication Number Publication Date
JP2000106455A true JP2000106455A (ja) 2000-04-11
JP2000106455A5 JP2000106455A5 (ja) 2006-10-05
JP3987660B2 JP3987660B2 (ja) 2007-10-10

Family

ID=26521242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21611099A Expired - Lifetime JP3987660B2 (ja) 1998-07-31 1999-07-30 窒化物半導体構造とその製法および発光素子

Country Status (1)

Country Link
JP (1) JP3987660B2 (ja)

Cited By (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (fr) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
JP2001007393A (ja) * 1999-06-08 2001-01-12 Agilent Technol Inc エピタキシャル層を有するAlGaInNベースLED
JP2001160539A (ja) * 1999-09-24 2001-06-12 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2001176809A (ja) * 1999-10-06 2001-06-29 Matsushita Electronics Industry Corp 半導体装置および半導体基板ならびにそれらの製造方法
WO2001069662A1 (fr) * 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Semi-conducteur a base d'un compose nitrure du groupe iii et procede de fabrication correspondant
JP2001332815A (ja) * 2000-05-25 2001-11-30 Rohm Co Ltd 半導体発光素子
JP2001352133A (ja) * 2000-06-05 2001-12-21 Sony Corp 半導体レーザ,半導体素子および窒化物系iii−v族化合物基板並びにそれらの製造方法
JP2002008985A (ja) * 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
JP2002033288A (ja) * 2000-07-18 2002-01-31 Sony Corp 結晶成長方法
WO2002023603A1 (de) * 2000-08-22 2002-03-21 Technische Universität Berlin Verfahren zur epitaxie von (indium, aluminium, gallium)-nitrid auf fremdsubstraten
WO2002023604A1 (fr) * 2000-09-18 2002-03-21 Mitsubishi Cable Industries, Ltd. Materiau de base semi-conducteur et procede de fabrication dudit materiau
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
US6426519B1 (en) 1999-11-17 2002-07-30 Ngk Insulators, Ltd. Epitaxial growth substrate and a method for producing the same
JP2002217116A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置の製造方法
JP2002252422A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物半導体の形成方法
JP2002270970A (ja) * 2001-03-08 2002-09-20 Sharp Corp 窒化物半導体発光素子
JP2002319733A (ja) * 2001-04-19 2002-10-31 Sharp Corp 半導体発光装置およびその製造方法ならびに光学式情報記録再生装置
JP2002344088A (ja) * 2001-05-11 2002-11-29 Sharp Corp 窒化物半導体レーザ素子とこれを含む光学装置
WO2002103813A1 (fr) * 2001-06-15 2002-12-27 Nichia Corporation Element emetteur de lumiere a semi-conducteur au nitrure, et dispositif emetteur de lumiere utilisant cet element
JP2003051636A (ja) * 2001-08-06 2003-02-21 Sony Corp 半導体素子及びその製造方法
JP2003086905A (ja) * 2001-09-12 2003-03-20 Sharp Corp 窒化物半導体レーザ素子とその半導体光学装置
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
WO2003098710A1 (en) * 2002-05-15 2003-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
US6720586B1 (en) 1999-11-15 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
JP2004289180A (ja) * 2004-06-29 2004-10-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
JP2005239440A (ja) * 2004-02-24 2005-09-08 Univ Meijo 窒化物半導体基板、半導体デバイス、半導体発光素子および半導体受光素子
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
JP2006066583A (ja) * 2004-08-26 2006-03-09 Sharp Corp 窒化物半導体発光素子およびその製造方法
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP2006232640A (ja) * 2005-02-25 2006-09-07 Kyocera Corp R面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP2006265613A (ja) * 2005-03-23 2006-10-05 Japan Science & Technology Agency サファイア基板上への窒化物薄膜の製造方法及び窒化物薄膜装置
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2006332714A (ja) * 2001-07-24 2006-12-07 Nichia Chem Ind Ltd 半導体発光素子
JP2007012809A (ja) * 2005-06-29 2007-01-18 Univ Of Tokushima 窒化ガリウム系化合物半導体装置およびその製造方法
WO2007055262A1 (ja) * 2005-11-09 2007-05-18 Mitsubishi Cable Industries, Ltd. 窒化物半導体発光ダイオード素子
JP2007201019A (ja) * 2006-01-24 2007-08-09 Sharp Corp 窒化物半導体発光素子とその製造方法
WO2007100038A1 (ja) * 2006-03-01 2007-09-07 Rohm Co., Ltd. 発光素子及びこの発光素子の製造方法
KR100771599B1 (ko) * 2001-02-23 2007-10-31 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
JP2008047850A (ja) * 2006-07-19 2008-02-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子
JP2008091942A (ja) * 2007-11-22 2008-04-17 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード
JP2008160094A (ja) * 2006-11-28 2008-07-10 Cree Inc 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法
JP2008211250A (ja) * 1999-03-17 2008-09-11 Mitsubishi Chemicals Corp 半導体基材及びその作製方法
JP2009040657A (ja) * 2007-08-10 2009-02-26 Mitsubishi Chemicals Corp エピタキシャルウェハの製造方法
JP2009200514A (ja) * 2001-07-24 2009-09-03 Nichia Corp 半導体発光素子
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7635875B2 (en) 2001-07-24 2009-12-22 Nichia Corporation Semiconductor light emitting device
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
JP2010163288A (ja) * 2009-01-13 2010-07-29 Ngk Insulators Ltd Iii族金属窒化物単結晶の製造方法およびテンプレート基板
US7829900B2 (en) 2001-02-27 2010-11-09 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
EP2257998A1 (en) * 2008-03-26 2010-12-08 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a highly reflective ohmic-electrode
JP2011073894A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法
JP2011146589A (ja) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2012080057A (ja) * 2010-09-09 2012-04-19 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2012234853A (ja) * 2011-04-28 2012-11-29 Seoul Opto Devices Co Ltd 半導体基板、半導体装置及びその製造方法
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2013033794A (ja) * 2011-08-01 2013-02-14 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
JP2013063908A (ja) * 2012-12-10 2013-04-11 Ngk Insulators Ltd Iii族金属窒化物単結晶の製造方法およびテンプレート基板
JP2013212940A (ja) * 2012-03-30 2013-10-17 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法及びiii族窒化物半導体
JP2013241337A (ja) * 2008-01-29 2013-12-05 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体、iii族窒化物系化合物半導体の形成されたウエハ及びiii族窒化物系化合物半導体素子
JP2015060883A (ja) * 2013-09-17 2015-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9023764B2 (en) 2012-03-23 2015-05-05 Kabushiki Kaisha Toshiba Oxide superconductor, oriented oxide thin film, and method for manufacturing oxide superconductor
US9196687B2 (en) 2008-12-26 2015-11-24 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9209021B2 (en) 2013-05-31 2015-12-08 Toyoda Gosei Co., Ltd. Method for producing Group III nitride semiconductor and Group III nitride semiconductor
WO2015194382A1 (ja) * 2014-06-17 2015-12-23 エルシード株式会社 発光素子の製造方法及び発光素子
WO2016006801A1 (ko) * 2014-07-11 2016-01-14 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법
JP5866044B1 (ja) * 2014-11-13 2016-02-17 エルシード株式会社 発光素子の製造方法及び発光素子
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element
JP2020080369A (ja) * 2018-11-13 2020-05-28 株式会社豊田中央研究所 半導体装置とその製造方法
JP2021509534A (ja) * 2017-09-27 2021-03-25 ケンブリッジ エンタープライズ リミテッド 材料および半導体構造を多孔質化する方法
CN113539808A (zh) * 2020-04-15 2021-10-22 株式会社电装 氮化镓半导体器件及其制造方法
US11631782B2 (en) 2018-01-26 2023-04-18 Cambridge Enterprise Limited Method for electrochemically etching a semiconductor structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6010867B2 (ja) 2012-09-20 2016-10-19 豊田合成株式会社 Iii 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置
JP6269368B2 (ja) * 2014-07-24 2018-01-31 住友電気工業株式会社 窒化ガリウム基板

Cited By (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589001B2 (en) 1999-03-17 2009-09-15 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
WO2000055893A1 (fr) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
US6940098B1 (en) 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US7115486B2 (en) 1999-03-17 2006-10-03 Mitsubishi Cable Industries Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP2008211250A (ja) * 1999-03-17 2008-09-11 Mitsubishi Chemicals Corp 半導体基材及びその作製方法
US7504324B2 (en) 1999-03-17 2009-03-17 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
JP2011205144A (ja) * 1999-06-08 2011-10-13 Philips Lumileds Lightng Co Llc エピタキシャル層を有するAlGaInNベースLED
JP2001007393A (ja) * 1999-06-08 2001-01-12 Agilent Technol Inc エピタキシャル層を有するAlGaInNベースLED
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
JP2001160539A (ja) * 1999-09-24 2001-06-12 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP4754057B2 (ja) * 1999-10-06 2011-08-24 パナソニック株式会社 半導体装置および半導体基板ならびにそれらの製造方法
JP2001176809A (ja) * 1999-10-06 2001-06-29 Matsushita Electronics Industry Corp 半導体装置および半導体基板ならびにそれらの製造方法
US6720586B1 (en) 1999-11-15 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
US6911351B2 (en) 1999-11-15 2005-06-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
US6426519B1 (en) 1999-11-17 2002-07-30 Ngk Insulators, Ltd. Epitaxial growth substrate and a method for producing the same
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7560725B2 (en) 1999-12-24 2009-07-14 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
WO2001069662A1 (fr) * 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Semi-conducteur a base d'un compose nitrure du groupe iii et procede de fabrication correspondant
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
JP2001332815A (ja) * 2000-05-25 2001-11-30 Rohm Co Ltd 半導体発光素子
JP2001352133A (ja) * 2000-06-05 2001-12-21 Sony Corp 半導体レーザ,半導体素子および窒化物系iii−v族化合物基板並びにそれらの製造方法
JP2002008985A (ja) * 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP2002033288A (ja) * 2000-07-18 2002-01-31 Sony Corp 結晶成長方法
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
WO2002023603A1 (de) * 2000-08-22 2002-03-21 Technische Universität Berlin Verfahren zur epitaxie von (indium, aluminium, gallium)-nitrid auf fremdsubstraten
EP1947684A1 (en) 2000-09-18 2008-07-23 Mitsubishi Chemical Corporation Semiconductor base material and method of manufacturing the material
US7179667B2 (en) 2000-09-18 2007-02-20 Mitsubishi Cable Industries, Ltd. Semiconductor base material and method of manufacturing the material
WO2002023604A1 (fr) * 2000-09-18 2002-03-21 Mitsubishi Cable Industries, Ltd. Materiau de base semi-conducteur et procede de fabrication dudit materiau
JP2002164296A (ja) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
JP2002217116A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置の製造方法
JP4644942B2 (ja) * 2001-01-18 2011-03-09 ソニー株式会社 結晶膜、結晶基板および半導体装置の製造方法
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
KR100771599B1 (ko) * 2001-02-23 2007-10-31 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
JP2002252422A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物半導体の形成方法
US7829900B2 (en) 2001-02-27 2010-11-09 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP2002270970A (ja) * 2001-03-08 2002-09-20 Sharp Corp 窒化物半導体発光素子
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
JP2002319733A (ja) * 2001-04-19 2002-10-31 Sharp Corp 半導体発光装置およびその製造方法ならびに光学式情報記録再生装置
JP4646095B2 (ja) * 2001-04-19 2011-03-09 シャープ株式会社 半導体発光装置およびその製造方法ならびに光学式情報記録再生装置
JP2002344088A (ja) * 2001-05-11 2002-11-29 Sharp Corp 窒化物半導体レーザ素子とこれを含む光学装置
WO2002103813A1 (fr) * 2001-06-15 2002-12-27 Nichia Corporation Element emetteur de lumiere a semi-conducteur au nitrure, et dispositif emetteur de lumiere utilisant cet element
US9368681B2 (en) 2001-07-24 2016-06-14 Nichia Corporation Semiconductor light emitting device
US7745245B2 (en) 2001-07-24 2010-06-29 Nichia Corporation Semiconductor light emitting device
US8148744B2 (en) 2001-07-24 2012-04-03 Nichia Corporation Semiconductor light emitting device
JP2019216255A (ja) * 2001-07-24 2019-12-19 日亜化学工業株式会社 半導体発光素子
US10396242B2 (en) 2001-07-24 2019-08-27 Nichia Corporation Semiconductor light emitting device
JP2018117133A (ja) * 2001-07-24 2018-07-26 日亜化学工業株式会社 半導体発光素子
US8299486B2 (en) 2001-07-24 2012-10-30 Nichia Corporation Semiconductor light emitting device
US8344403B2 (en) 2001-07-24 2013-01-01 Nichia Corporation Semiconductor light emitting device
US8344402B2 (en) 2001-07-24 2013-01-01 Nichia Corporation Semiconductor light emitting device
EP2299504A1 (en) * 2001-07-24 2011-03-23 Nichia Corporation Semiconductor light emitting device comprising uneven substrate
JP2006332714A (ja) * 2001-07-24 2006-12-07 Nichia Chem Ind Ltd 半導体発光素子
US9865773B2 (en) 2001-07-24 2018-01-09 Nichia Corporation Semiconductor light emitting device
US8796721B2 (en) 2001-07-24 2014-08-05 Nichia Corporation Semiconductor light emitting device
US7804101B2 (en) 2001-07-24 2010-09-28 Nichia Corporation Semiconductor light-emitting device
JP2009200514A (ja) * 2001-07-24 2009-09-03 Nichia Corp 半導体発光素子
US8227280B2 (en) 2001-07-24 2012-07-24 Nichia Corporation Semiconductor light emitting device
US10593833B2 (en) 2001-07-24 2020-03-17 Nichia Corporation Semiconductor light emitting device
US7635875B2 (en) 2001-07-24 2009-12-22 Nichia Corporation Semiconductor light emitting device
JP2003051636A (ja) * 2001-08-06 2003-02-21 Sony Corp 半導体素子及びその製造方法
JP2003086905A (ja) * 2001-09-12 2003-03-20 Sharp Corp 窒化物半導体レーザ素子とその半導体光学装置
JP4656782B2 (ja) * 2001-09-12 2011-03-23 シャープ株式会社 窒化物半導体レーザ素子とその半導体光学装置
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
CN100418236C (zh) * 2002-05-15 2008-09-10 松下电器产业株式会社 半导体发光元件及其制造方法
WO2003098710A1 (en) * 2002-05-15 2003-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
JP2005239440A (ja) * 2004-02-24 2005-09-08 Univ Meijo 窒化物半導体基板、半導体デバイス、半導体発光素子および半導体受光素子
JP2004289180A (ja) * 2004-06-29 2004-10-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
US7160744B2 (en) 2004-08-17 2007-01-09 Samsung Electro-Mechanics Co., Ltd. Fabrication method of light emitting diode incorporating substrate surface treatment by laser and light emitting diode fabricated thereby
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
JP2006066583A (ja) * 2004-08-26 2006-03-09 Sharp Corp 窒化物半導体発光素子およびその製造方法
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP4696285B2 (ja) * 2005-02-25 2011-06-08 京セラ株式会社 R面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP2006232640A (ja) * 2005-02-25 2006-09-07 Kyocera Corp R面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP2006265613A (ja) * 2005-03-23 2006-10-05 Japan Science & Technology Agency サファイア基板上への窒化物薄膜の製造方法及び窒化物薄膜装置
JP2007012809A (ja) * 2005-06-29 2007-01-18 Univ Of Tokushima 窒化ガリウム系化合物半導体装置およびその製造方法
WO2007055262A1 (ja) * 2005-11-09 2007-05-18 Mitsubishi Cable Industries, Ltd. 窒化物半導体発光ダイオード素子
JP2007201019A (ja) * 2006-01-24 2007-08-09 Sharp Corp 窒化物半導体発光素子とその製造方法
WO2007100038A1 (ja) * 2006-03-01 2007-09-07 Rohm Co., Ltd. 発光素子及びこの発光素子の製造方法
JP2007234908A (ja) * 2006-03-01 2007-09-13 Rohm Co Ltd 発光素子及びこの発光素子の製造方法
JP2008047850A (ja) * 2006-07-19 2008-02-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子
JP2008160094A (ja) * 2006-11-28 2008-07-10 Cree Inc 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法
US9318327B2 (en) 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
JP2009040657A (ja) * 2007-08-10 2009-02-26 Mitsubishi Chemicals Corp エピタキシャルウェハの製造方法
JP2008091942A (ja) * 2007-11-22 2008-04-17 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード
JP2013241337A (ja) * 2008-01-29 2013-12-05 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体、iii族窒化物系化合物半導体の形成されたウエハ及びiii族窒化物系化合物半導体素子
JP2011515859A (ja) * 2008-03-26 2011-05-19 ラティス パワー (チアンシ) コーポレイション 高反射性オーム電極を有する半導体発光デバイス
EP2257998A4 (en) * 2008-03-26 2014-12-31 Lattice Power Jiangxi Corp SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH HIGH-REFLECTIVE OHMIC ELECTRODE
EP2257998A1 (en) * 2008-03-26 2010-12-08 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a highly reflective ohmic-electrode
US9196687B2 (en) 2008-12-26 2015-11-24 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9318559B2 (en) 2008-12-26 2016-04-19 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
JP2010163288A (ja) * 2009-01-13 2010-07-29 Ngk Insulators Ltd Iii族金属窒化物単結晶の製造方法およびテンプレート基板
JP2011073894A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法
JP2011146589A (ja) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2012080057A (ja) * 2010-09-09 2012-04-19 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2012234853A (ja) * 2011-04-28 2012-11-29 Seoul Opto Devices Co Ltd 半導体基板、半導体装置及びその製造方法
JP2013033794A (ja) * 2011-08-01 2013-02-14 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
US9023764B2 (en) 2012-03-23 2015-05-05 Kabushiki Kaisha Toshiba Oxide superconductor, oriented oxide thin film, and method for manufacturing oxide superconductor
CN103367113A (zh) * 2012-03-30 2013-10-23 丰田合成株式会社 第iii族氮化物半导体的制造方法和第iii族氮化物半导体
US9837494B2 (en) 2012-03-30 2017-12-05 Toyoda Gosei Co., Ltd. Production method for group III nitride semiconductor and group III nitride semiconductor
JP2013212940A (ja) * 2012-03-30 2013-10-17 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法及びiii族窒化物半導体
JP2013063908A (ja) * 2012-12-10 2013-04-11 Ngk Insulators Ltd Iii族金属窒化物単結晶の製造方法およびテンプレート基板
US9209021B2 (en) 2013-05-31 2015-12-08 Toyoda Gosei Co., Ltd. Method for producing Group III nitride semiconductor and Group III nitride semiconductor
JP2015060883A (ja) * 2013-09-17 2015-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2015194382A1 (ja) * 2014-06-17 2015-12-23 エルシード株式会社 発光素子の製造方法及び発光素子
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element
WO2016006801A1 (ko) * 2014-07-11 2016-01-14 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법
JP5866044B1 (ja) * 2014-11-13 2016-02-17 エルシード株式会社 発光素子の製造方法及び発光素子
JP2021509534A (ja) * 2017-09-27 2021-03-25 ケンブリッジ エンタープライズ リミテッド 材料および半導体構造を多孔質化する方法
JP7062757B2 (ja) 2017-09-27 2022-05-06 ケンブリッジ エンタープライズ リミテッド 材料および半導体構造を多孔質化する方法
US11651954B2 (en) 2017-09-27 2023-05-16 Cambridge Enterprise Ltd Method for porosifying a material and semiconductor structure
US11631782B2 (en) 2018-01-26 2023-04-18 Cambridge Enterprise Limited Method for electrochemically etching a semiconductor structure
JP2020080369A (ja) * 2018-11-13 2020-05-28 株式会社豊田中央研究所 半導体装置とその製造方法
JP7089329B2 (ja) 2018-11-13 2022-06-22 株式会社豊田中央研究所 半導体装置とその製造方法
CN113539808A (zh) * 2020-04-15 2021-10-22 株式会社电装 氮化镓半导体器件及其制造方法

Also Published As

Publication number Publication date
JP3987660B2 (ja) 2007-10-10

Similar Documents

Publication Publication Date Title
JP5815144B2 (ja) 窒化物半導体発光ダイオード素子
JP3987660B2 (ja) 窒化物半導体構造とその製法および発光素子
JP4432180B2 (ja) Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP3587081B2 (ja) Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2001267242A (ja) Iii族窒化物系化合物半導体及びその製造方法
JP2001313259A (ja) Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001160627A5 (ja)
JPH10312971A (ja) III−V族化合物半導体膜とその成長方法、GaN系半導体膜とその形成方法、GaN系半導体積層構造とその形成方法、GaN系半導体素子とその製造方法
JP3832313B2 (ja) 窒化物半導体の成長方法及び窒化物半導体
JP4406999B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP3841537B2 (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP4051892B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP3680751B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP3819398B2 (ja) 半導体発光素子およびその製造方法
JP4016566B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP4698053B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP3950471B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP2002094113A (ja) Iii−v族窒化物系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070713

R150 Certificate of patent or registration of utility model

Ref document number: 3987660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

EXPY Cancellation because of completion of term