CN102005523A - 氮化物半导体元件及其制造方法及半导体层的制造方法 - Google Patents

氮化物半导体元件及其制造方法及半导体层的制造方法 Download PDF

Info

Publication number
CN102005523A
CN102005523A CN2010102713310A CN201010271331A CN102005523A CN 102005523 A CN102005523 A CN 102005523A CN 2010102713310 A CN2010102713310 A CN 2010102713310A CN 201010271331 A CN201010271331 A CN 201010271331A CN 102005523 A CN102005523 A CN 102005523A
Authority
CN
China
Prior art keywords
nitride
nitride semiconductor
layer
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102713310A
Other languages
English (en)
Other versions
CN102005523B (zh
Inventor
驹田聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102005523A publication Critical patent/CN102005523A/zh
Application granted granted Critical
Publication of CN102005523B publication Critical patent/CN102005523B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种氮化物半导体元件及其制造方法及半导体层的制造方法。氮化物半导体层通过在氮化硅层上堆叠具有相对于氮化硅层的表面倾斜的表面的第一氮化物半导体层，然后在第一氮化物半导体层上堆叠第二氮化物半导体层来制造，氮化物半导体元件和氮化物半导体发光元件的每个都包括氮化物半导体层。

Description

氮化物半导体元件及其制造方法及半导体层的制造方法
技术领域
本发明涉及氮化物半导体元件，例如，包括氮化物半导体发光二极管元件和氮化物半导体激光元件等的发光装置和包括氮化物半导体晶体管元件等的电子装置；氮化物半导体元件的制造方法；氮化物半导体层的制造方法；以及氮化物半导体发光元件。
背景技术
传统上，GaN基板、SiC基板和蓝宝石基板等用作氮化物半导体元件所用的基板。从减少制造成本的同时改善氮化物半导体元件的批量生产的角度看，常常采用蓝宝石基板。
然而，当氮化物半导体元件通过在蓝宝石基板上堆叠氮化物半导体层而制造时，在厚度方向上传播通过形成氮化物半导体元件的氮化物半导体层的位错(穿透位错)由于蓝宝石基板和氮化物半导体层之间的高晶格失配而可能发生。
上述穿透位错导致各种氮化物半导体元件特性下降，如氮化物半导体发光二极管元件中发光效率的下降、氮化物半导体激光元件寿命的缩短以及氮化物半导体晶体管元件中电子迁移率的减小。
因此，例如，专利文件1(日本特开第2002-043233号公报)公开了这样的技术，GaN半导体层堆叠在蓝宝石基板上，提供有多个开口的SiN层堆叠在GaN半导体层上，并且GaN半导体层再堆叠在SiN层上，由此减少对应于最上层的GaN半导体层中的位错密度，以允许改善结晶度。
发明内容
根据上述专利文件1中公开的方法，尽管GaN半导体层没有生长在GaN半导体层上存在SiN层的区域中，但是GaN半导体层从SiN层不存在的SiN层的开口沿垂直方向生长，然后沿水平方向生长，这导致GaN半导体层堆叠在SiN层上。
然而，当穿透位错发生在通过SiN层的开口暴露的下层GaN半导体层中时，不能通过SiN层防止穿透位错的传播，这导致穿透位错也传播到SiN层上的GaN半导体层。这引起不能有效减少对应于最上层的GaN半导体层中位错密度的问题。
另外，在SiN层的表面中的开口在面积上减少且蓝宝石基板的表面中的SiN层覆盖率增加的情况下，存在对应于顶层的GaN半导体层的表面的平坦度可能变坏的问题。
因此，甚至通过在采用专利文件1公开的方法制作的对应于顶层的GaN半导体层表面上堆叠氮化物半导体层而制造氮化物半导体元件的情况下，也不能说完全可以解决氮化物半导体元件的特性变坏的问题。
考虑到前述情况，本发明的目的是提供特性改善的氮化物半导体元件、制造氮化物半导体元件的方法和氮化物半导体发光元件。
本发明的进一步目的是提供制造氮化物半导体层的方法，使该氮化物半导体层显示出良好的表面平坦度并允许改善结晶度。
本发明提供一种氮化物半导体元件，该氮化物半导体元件包括：基板；第三氮化物半导体层，具有提供在基板上的单层结构或多层结构；氮化硅层，提供在第三氮化物半导体层上；第一氮化物半导体层，提供在氮化硅层上；以及第二氮化物半导体层，提供在第一氮化物半导体层上。第一氮化物半导体层的至少一部分具有相对于氮化硅层的表面倾斜的表面。
在根据本发明的氮化物半导体元件中，优选第一氮化物半导体层的表面相对于氮化硅层的表面倾斜45°或更大且65°或更小的角度。
此外，在根据本发明的氮化物半导体元件中，优选氮化硅层和第一氮化物半导体层彼此接触。
此外，在根据本发明的氮化物半导体元件中，优选第一氮化物半导体层和第二氮化物半导体层彼此接触。
此外，在根据本发明的氮化物半导体元件中，优选氮化物半导体缓冲层提供在基板和氮化硅层之间。
此外，在根据本发明的氮化物半导体元件中，优选氮化物半导体缓冲层是由化学式Alx1Ga1-x1N(0＜x1≤1)表示的氮化物半导体形成的氮化物半导体层。
此外，本发明提供制造氮化物半导体元件的方法。该方法包括这样的步骤：在基板上形成氮化硅层；在氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于氮化硅层的表面倾斜的表面；以及在第一氮化物半导体层上形成第二氮化物半导体层，以填充由第一氮化物半导体层的每个相对于氮化硅层的表面倾斜的表面限定的间隙。
在根据本发明的制造氮化物半导体元件的方法中，优选在形成第二氮化物半导体层期间提供的V族元素对III族元素的摩尔比大于在形成第一氮化物半导体层期间提供的V族元素对III族元素的摩尔比。
此外，在根据本发明的制造氮化物半导体元件的方法中，优选在形成第一氮化物半导体层期间提供的V族元素对III族元素的摩尔比小于1000。
此外，在根据本发明的制造氮化物半导体元件的方法中，优选在形成第二氮化物半导体层期间提供的V族元素对III族元素的摩尔比为1000或更大。
此外，在根据本发明的制造氮化物半导体元件的方法中，优选在形成第一氮化物半导体层期间的基板温度低于在形成第二氮化物半导体层期间的基板温度。
此外，在根据本发明的制造氮化物半导体元件的方法中，优选第一氮化物半导体层通过提供包含氮气的气体形成。
此外，在根据本发明的制造氮化物半导体元件的方法中，优选第一氮化物半导体层在6.7x104Pa或更大的气压下形成。
此外，在根据本发明的制造氮化物半导体元件的方法中，优选第一氮化物半导体层形成为使得第一氮化物半导体层的表面相对于氮化硅层的表面倾斜45°或更大且65°或更小的角度。
此外，在根据本发明的制造氮化物半导体元件的方法中，优选氮化硅层通过提供包含氮气的气体形成。
此外，本发明提供制造氮化物半导体元件的方法。该方法包括这样的步骤：在基板上形成对应于由化学式为Alx1Ga1-x1N(0＜x1≤1)表示的氮化物半导体形成的氮化物半导体层的氮化物半导体缓冲层；在氮化物半导体缓冲层上形成氮化物半导体下层；在氮化物半导体下层上形成氮化硅层；在氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于氮化硅层的表面倾斜的表面；以及在第一氮化物半导体层上形成第二氮化物半导体层，以填充由第一氮化物半导体层的每个相对于氮化硅层的表面倾斜的表面限定的间隙。
此外，本发明提供制造氮化物半导体层的方法。该方法包括这样的步骤：在基板上形成氮化硅层；在氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于氮化硅层的表面倾斜的表面；以及在第一氮化物半导体层上形成第二氮化物半导体层，以填充由第一氮化物半导体层的每个相对于氮化硅层的表面倾斜的表面限定的间隙。
此外，本发明提供制造氮化物半导体层的方法。该方法包括这样的步骤：在基板上形成对应于由化学式Alx1Ga1-x1N(0＜x1≤1)表示的氮化物半导体形成的氮化物半导体层的氮化物半导体缓冲层；在氮化物半导体缓冲层上形成氮化物半导体下层；在氮化物半导体下层上形成氮化硅层；在氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于氮化硅层的表面倾斜的表面；以及在第一氮化物半导体层上形成第二氮化物半导体层，以填充由第一氮化物半导体层的每个相对于氮化硅层的表面倾斜的表面限定的间隙。
此外，本发明提供一种氮化物半导体发光元件，该氮化物半导体发光元件至少包括：基板；第三氮化物半导体层，具有提供在基板上的单层结构或多层结构；氮化硅层，提供在第三氮化物半导体层上；第一氮化物半导体层，提供在氮化硅层上；第二氮化物半导体层，提供在第一氮化物半导体层上；第一导电类型的氮化物半导体层，提供在第二氮化物半导体层上；氮化物半导体有源层，提供在第一导电类型的氮化物半导体层上；以及第二导电类型的氮化物半导体层，提供在氮化物半导体有源层上。第一氮化物半导体层的至少一部分具有相对于氮化硅层的表面倾斜的表面。在此情况下，优选第二氮化物半导体层包含镁和锌中的至少一种制成的表面活性元素。此外，更优选表面活性元素具有1×1017/cm3或更大且1×1020/cm3或更小的原子浓度。
此外，本发明提供一种氮化物半导体发光元件，该氮化物半导体发光元件至少包括：基板；第三氮化物半导体层，具有提供在基板上的单层结构或多层结构；氮化硅层，提供在第三氮化物半导体层上；第一氮化物半导体层，提供在氮化硅层上；第一导电类型的氮化物半导体层，提供在第一氮化物半导体层上；氮化物半导体有源层，提供在第一导电类型的氮化物半导体层上；以及第二导电类型的氮化物半导体层，提供在氮化物半导体有源层上。第一氮化物半导体层的至少一部分具有相对于氮化硅层的表面倾斜的表面。
此外，在根据本发明的氮化物半导体发光元件中，优选基板在其提供第三氮化物半导体层的表面中具有凹凸结构。
此外，本发明提供一种氮化物半导体发光元件，该氮化物半导体发光元件至少包括：基板，具有提供了凹凸结构的表面；第三氮化物半导体层，具有提供在基板提供有凹凸结构的表面上的单层结构或多层结构；氮化硅层，提供在第三氮化物半导体层上；第一氮化物半导体层，提供在氮化硅层上；第二氮化物半导体层，提供在第一氮化物半导体层上；第一导电类型的氮化物半导体层，提供在第二氮化物半导体层上；氮化物半导体有源层，提供在第一导电类型的氮化物半导体层上；以及第二导电类型的氮化物半导体层，提供在氮化物半导体有源层上。氮化硅层的至少部分表面设置在基板的表面中凹凸结构的凸起部分的上表面之下。在此情况下，优选第二氮化物半导体层包含由镁和锌中的至少一种制成的表面活性元素。此外，更优选表面活性元素具有1×1017/cm3或更大且1×1020/cm3或更小的原子浓度。
此外，本发明提供一种氮化物半导体发光元件，该氮化物半导体发光元件至少包括：基板，具有提供有凹凸结构的表面；第三氮化物半导体层，具有提供在基板提供有凹凸结构的表面上的单层结构或多层结构；氮化硅层，提供在第三氮化物半导体层上；第一氮化物半导体层，提供在氮化硅层上；第一导电类型的氮化物半导体层，提供在第一氮化物半导体层上；氮化物半导体有源层，提供在第一导电类型的氮化物半导体层上；以及第二导电类型的氮化物半导体层，提供在氮化物半导体有源层上。氮化硅层的至少部分表面设置在基板的表面中凹凸结构的凸起部分的上表面之下。
此外，在根据本发明的氮化物半导体发光元件中，优选第三氮化物半导体层至少包括提供在基板上的氮化物半导体缓冲层和提供在氮化物半导体缓冲层上的氮化物半导体下层。
此外，在根据本发明的氮化物半导体发光元件中，优选基板表面的晶体取向相对于<0001>方向在<11-20>方向或<1-100>方向上倾斜。在此情况下，更优选该倾斜角为0.05°或更大且2°或更小。
根据本发明，可以提供允许特性改善的氮化物半导体元件、制造氮化物半导体元件的方法以及氮化物半导体发光元件。
此外，根据本发明，制造氮化物半导体层的方法显示出良好的表面平坦性且同时可提供允许结晶度的改善。
结合附图，通过下面对本发明的详细描述，本发明的前述和其他目的、特征、方面和优点将更加明显易懂。
附图说明
图1是根据第一实施例的氮化物半导体发光二极管元件的示意性截面图。
图2是图解制造根据第一实施例的氮化物半导体发光二极管元件的方法示例中一部分制造步骤的示意性截面图。
图3是图解制造根据第一实施例的氮化物半导体发光二极管元件的方法示例中另一部分制造步骤的示意性截面图。
图4是图解制造根据第一实施例的氮化物半导体发光二极管元件的方法示例中另一部分制造步骤的示意性截面图。
图5是图解制造根据第一实施例的氮化物半导体发光二极管元件的方法示例中另一部分制造步骤的示意性截面图。
图6是在形成第一氮化物半导体层后获得的基板的一个示例的示意性截面图。
图7是在形成第一氮化物半导体层后获得的基板的另一个示例的示意性截面图。
图8是图解制造根据第一实施例的氮化物半导体发光二极管元件的方法示例中另一部分制造步骤的示意性截面图。
图9是图解制造根据第一实施例的氮化物半导体发光二极管元件的方法示例中另一部分制造步骤的示意性截面图。
图10是图解制造根据第一实施例的氮化物半导体发光二极管元件的方法示例中另一部分制造步骤的示意性截面图。
图11是在第二实施例中通过溅射方法在基板的表面上堆叠氮化物半导体缓冲层所采用的溅射设备示例的示意性构造图。
图12是在第二实施例中通过溅射方法在基板的表面上堆叠氮化物半导体缓冲层所采用的溅射设备示例的示意性构造图。
图13是根据第三实施例的氮化物半导体激光元件的示意性截面图。
图14是图解制造根据第三实施例的氮化物半导体激光元件的方法示例中一部分制造步骤的示意性截面图。
图15是图解制造根据第三实施例的氮化物半导体激光元件的方法示例中另一部分制造步骤的示意性截面图。
图16是根据第四实施例的氮化物半导体晶体管元件的示意性截面图。
图17是图解在制造根据第四实施例的氮化物半导体晶体管元件的方法示例中一部分制造步骤的示意性截面图。
图18是图解根据示例1的n-型GaN层的一部分制造步骤的示意性截面图。
图19是图解根据示例1的n-型GaN层的另一部分制造步骤的示意性截面图。
图20是图解根据示例1的n-型GaN层的另一部分制造步骤的示意性截面图。
图21是图解根据示例1的n-型GaN层的另一部分制造步骤的示意性截面图。
图22示出了作为在根据示例1的n-型GaN层的制造步骤中制造的第一氮化物半导体层的GaN层表面上的扫描电子显微镜(SEM)图像。
图23是图解根据示例1的n-型GaN层的另一部分制造步骤的示意性截面图。
图24示出了根据示例1的n-型GaN层的表面上的阴极荧光(CL)图像。
图25是图解根据示例2的氮化物半导体发光二极管元件的一部分制造步骤的示意性截面图。
图26是图解根据示例2的氮化物半导体发光二极管元件的另一部分制造步骤的示意性截面图。
图27是图解根据示例2的氮化物半导体发光二极管元件的另一部分制造步骤的示意性截面图。
图28是示出根据第一实施例的氮化物半导体发光二极管元件的另一个构造的示意性截面图。
图29是根据第五实施例的氮化物半导体发光二极管元件的基板附近的示意性截面图。
具体实施方式
在下文，将参考附图描述本发明的实施例，附图中相同或对应的元件由相同的附图标记表示，并且不再重复其描述。
第一实施例
图1是根据第一实施例的氮化物半导体发光二极管元件的示意性截面图，该氮化物半导体发光二极管元件是本发明的氮化物半导体元件的示例。
根据第一实施例的氮化物半导体发光二极管元件包括：基板1；氮化物半导体缓冲层2，提供为与基板1的表面接触；氮化物半导体下层3，提供为与氮化物半导体缓冲层2的表面接触；氮化硅层4，具有开口4a，并且提供为与氮化物半导体下层3的表面接触；第一氮化物半导体层5，提供为与氮化硅层4的表面接触，并且延伸通过氮化硅层4的开口4a；第二氮化物半导体层6，提供为与第一氮化物半导体层5的表面接触；n-型氮化物半导体层7，提供为与第二氮化物半导体层6的表面接触；氮化物半导体超晶格结构层8，提供为与n-型氮化物半导体层7的表面接触；氮化物半导体有源层9，提供为与氮化物半导体超晶格结构层8的表面接触；第一p-型氮化物半导体层10，提供为与氮化物半导体有源层9的表面接触；第二p-型氮化物半导体层11，提供为与第一p-型氮化物半导体层10的表面接触；以及透明电极层12，提供为与第二p-型氮化物半导体层11的表面接触。另外，n-侧电极13提供为与n-型氮化物半导体层7的暴露表面接触，并且p-侧电极14提供为与透明电极层12的表面接触。应当注意的是，氮化硅层4的厚度优选为10nm或更小，并且更优选为2nm或更小。在氮化硅层4形成为具有10nm或更小的厚度，特别是为2nm或更小的情况下，氮化硅层4形成为极薄，这倾向于由于氮化硅层4厚度的不均匀而引起开口4a的自发产生。
在根据第一实施例的氮化物半导体发光二极管元件中，第一氮化物半导体层5具有相对于氮化硅层4的表面4b倾斜的表面(在下文称为″倾斜面″)5a。
在下文，将描述制造根据第一实施例的氮化物半导体发光二极管元件的方法示例。
首先，如图2中的示意性截面图所示，氮化物半导体缓冲层2通过金属有机化学气相沉积(MOCVD)法堆叠在基板1的表面上。
在此情况下，例如，蓝宝石基板、碳化硅基板、氮化镓基板和氧化锌基板等可用作基板1。
优选基板1的表面的晶体取向相对于<0001>方向在<11-20>方向或<1-100>方向上倾斜。在采用如上所述具有倾斜表面的基板1时，形成在基板1的表面上的氮化物半导体层由该表面的倾斜形成的台阶部分显示出台阶流动生长(step flow growth)。这便于二维生长而显示出改善氮化物半导体层的表面形态的趋势。
在基板1的表面的晶体取向相对于<0001>方向在<11-20>方向或<1-100>方向上倾斜时，优选倾斜角为0.05°或更大且2°或更小。当该倾斜角小于0.05°时，氮化物半导体层倾向于不显示出台阶流动生长。当该倾斜角大于2°时，台阶部分密度过度增加，导致平台部分的宽度减小，这导致台阶部分聚集成较大的宏观台阶部分(macro-step portion)。因此，形成在基板1的表面上的氮化物半导体层的表面倾向于粗糙。当倾斜角为0.05°或更大且2°或更小时，倾向于氮化物半导体层便于在基板1的表面上实现台阶流动生长，由此允许改善氮化物半导体层的表面形态。
此外，假设基板1的表面温度为400℃或更大且700℃或更小，则优选氮化物半导体缓冲层2例如通过堆叠由氮化物半导体形成的氮化物半导体层提供，该氮化物半导体由化学式Alx1Ga1-x1N(0≤x1≤1)表示。
然后，如图3中的示意性截面图所示，氮化物半导体下层3通过MOCVD法堆叠在氮化物半导体缓冲层2的表面上。
在此情况下，尽管氮化物半导体下层3例如可以通过堆叠由化学式AlX2Gay2lnZ2N(0≤x2≤1，0≤y2≤1，0≤z2≤1，x2+y2+z2≠0)表示的氮化物半导体形成的氮化物半导体层提供，但是为了改善氮化物半导体下层3的结晶度，优选堆叠GaN层。
然后，如图4中的示意性截面图所示，具有多个开口4a的氮化硅层4通过MOCVD法堆叠在氮化物半导体下层3的表面上，其中氮化物半导体下层3的表面通过氮化硅层4的开口4a暴露。
具有多个开口4a的氮化硅层4例如可这样提供，将诸如硅烷和/或一甲基硅烷的硅源气体和诸如氨的氮源气体连同诸如氮气的载气一起提供到MOCVD设备中，并且在氮化硅层4部分形成在氮化物半导体下层3的表面上时，停止将上述硅源气体和氮源气体提供到MOCVD设备中。
当如上所述具有多个开口4a的氮化硅层4堆叠在氮化物半导体下层3的表面上时，第一氮化物半导体层5可以在下述的工艺中选择性地生长在氮化物半导体下层3通过氮化硅层4的开口4a暴露的表面上。此外，在设置氮化硅层4的区域中，可通过氮化硅层4防止产生在氮化物半导体下层3中的诸如穿透位错的位错传播。
此外，氮化硅层4可用作至少部分释放因变形产生的元件内应力的层。当氮化硅层4用于至少部分释放因变形产生的元件内应力时，可以减少翘曲，这样的翘曲在氮化硅层4上堆叠的氮化物半导体层增加到用于制作元件的厚度时或氮化物半导体层堆叠在用于制作元件的具有大直径的基板1的表面上时在元件中产生。
然后，如图5中的示意性截面图所示，第一氮化物半导体层5通过MOCVD法从氮化物半导体下层3通过氮化硅层4的开口4a暴露的表面选择性生长，以堆叠第一氮化物半导体层5来覆盖至少部分氮化硅层4。
在此情况下，氮化物半导体下层5例如可通过堆叠由化学式AIx3Gay3Inz3N(0≤x3≤1，0≤y3≤1，0≤z3≤1，x3+y3+z3≠0)表示的氮化物半导体形成的氮化物半导体层来提供。
第一氮化物半导体层5形成为具有倾斜面5a，该倾斜面5a为相对于氮化硅层4的表面4b倾斜的表面。由于第一氮化物半导体层5具有倾斜面5a，例如，如图6中的示意性截面图的箭头所示，位错从氮化硅层4的开口4a朝着选择性生长的第一氮化物半导体层5传播的传播方向可以从垂直方向(在本实施例中垂直于基板1的表面的方向)偏到水平方向(在本实施例中平行于基板1的表面的方向)。因此，可以显著减少第一氮化物半导体层5的上表面5b中的位错密度。
第一氮化物半导体层5具有相对于在水平方向上平行的氮化硅层4的表面4b倾斜的倾斜面5a，这允许在垂直方向上延伸的位错的传播方向偏斜。可以认为，这是因为第一氮化物半导体层5的上表面5b由于倾斜面5a而减少了暴露面积，结果本来在垂直方向上传播的位错受到空间限制，因此，偏向水平方向。
此外，尽管没有特别限定形成在第一氮化物半导体层5的倾斜面5a和氮化硅层4的表面4b之间的角度θ1，但是优选该角度为45°或更大且60°或更小。当形成在第一氮化物半导体层5的倾斜面5a和氮化硅层4的表面4b之间的角度θ1为45°或更大且60°或更小时，有在垂直方向上延伸的位错的传播方向在第一氮化物半导体层5中可进一步有效偏斜的趋势。此外，第一氮化物半导体层5可以构造为具有例如0.1μm或更大且5μm或更小的高度h1。
此外，例如，如图7中的示意性截面图所示，优选第一氮化物半导体层5不具有图5和6所示的上表面5b，而是具有倒V形截面的倾斜面5a。在此情况下，具有在垂直方向上延伸的位错的传播方向在第一氮化物半导体层5中被有效偏离的更进一步的趋势。
另外，优选如图7所示且形成在第一氮化物半导体层5的倾斜面5a和氮化硅层4的表面4b之间的角度θ2为45°或更大且60°或更小。此外，第一氮化物半导体层5可以构造为具有例如0.1μm或更大且10μm或更小的高度h2。
如上所述的第一氮化物半导体层5中形成倾斜面5a的条件例如包括：(i)减小在堆叠第一氮化物半导体层5时提供的V族元素对III族元素的摩尔比(V族元素的摩尔数/III族元素的摩尔数，在下文，称为″V/III比″)；(ii)在堆叠第一氮化物半导体层5时降低基板1的温度；(iii)在堆叠第一氮化物半导体层5时升高气压；以及(iv)将氮气混入载气中；等等。特别是，(i)优选V/III比在堆叠第一氮化物半导体层5时小于1000；(ii)优选在堆叠第一氮化物半导体层5时基板1的温度为850℃或更大且950℃或更小；(iii)优选在堆叠第一氮化物半导体层5时气压为500Torr或更大(6.7×104Pa或更大)。
然后，如图8中的示意性截面图所示，第二氮化物半导体层6通过MOCVD法堆叠在第一氮化物半导体层5的表面上。第二氮化物半导体层6堆叠为填充由第一氮化物半导体层5的倾斜面5a限定的间隙。因为这样堆叠的第二氮化物半导体层6堆叠在使位错传播方向偏斜的第一氮化物半导体层5的表面上，所以第二氮化物半导体层6的位错密度可以减少，且改善结晶度，还改善表面平坦性。
在此情况下，第二氮化物半导体层6例如可通过堆叠由化学式Alx4Gay4Inz4N(0≤x4≤1，0≤y4≤1，0≤z4≤1，x4+y4+z4≠0)表示的氮化物半导体形成的氮化物半导体层来提供。
优选V/III比设定为在堆叠第二氮化物半导体层6期间比在堆叠第一氮化物半导体层5期间高。特别是，优选在堆叠第二氮化物半导体层6时，V/III比设定为1000或更大。当堆叠第二氮化物半导体层6时V/III比设定为1000或更大时，更倾向于第二氮化物半导体层6可形成为具有减小的膜厚度和较平坦的表面。
此外，第二氮化物半导体层6堆叠为V/III比设定成在堆叠第二氮化物半导体层6期间比堆叠第一氮化物半导体层5期间高。这倾向于允许第二氮化物半导体层6的X-射线摇摆曲线的半高宽(在下文简称为″半高宽″)减小，该X-射线摇摆曲线通过X-射线衍射法获得，由此与仅堆叠第一氮化物半导体层5和第二氮化物半导体层6之一的情况相比，允许改善第二氮化物半导体层6的结晶度。具体地讲，通过形成第一氮化物半导体层5和第二氮化物半导体层6二者，第二氮化物半导体层6中与刃位错相关的(10-12)面的半高宽例如可设定为约90arcsec。因此，能够实现最高水平的值作为通过MOCVD法生长在异质基板(如蓝宝石基板)上的氮化物半导体层的(10-12)面的半高宽。
应当注意的是，尽管晶面和晶向本应表示为在需要的数字上方具有杠(″-″)，但是由于说明书表述的规则限制，杠(″-″)在需要的数字之前放置，而不是在需要的数字之上放置杠(″-″)。
此外，堆叠第一氮化物半导体层5期间的V/III比设定为相对低，而堆叠第二氮化物半导体层6期间V/III比设定为相对高，这允许形成具有下面(a)所示特性的第一氮化物半导体层5和具有下面(b)所示特性的第二氮化物半导体层6。
(a)特性：因为允许位错的传播方向通过形成倾斜面5a而被偏斜，且适于成核，这是因为第一氮化物半导体层5自己的半高宽大且形成第一氮化物半导体层5的晶粒的尺寸大。
(b)特性：适合于成核之后的层，这是因为第二氮化物半导体层6自己的半高宽小。
通过结合具有上述特性(a)的第一氮化物半导体层5和具有上述特性(b)的第二氮化物半导体层6，第一氮化物半导体层5上堆叠的第二氮化物半导体层6的半高宽和位错密度与只有第二氮化物半导体层6的那些相比可以显著降低。这允许改善结晶度。这看作由具有上述特性(a)的第一氮化物半导体层5和具有上述特性(b)的第二氮化物半导体层6的结合导致的协同效果。
此外，优选第二氮化物半导体层6包含由镁和锌至少之一制成的表面活性元素。当第二氮化物半导体层6包含由镁和锌至少之一制成的表面活性元素时，在第二氮化物半导体层6的生长中有利于二维生长，并且倾向于改善第二氮化物半导体层6的表面形态。应当注意的是，在第二氮化物半导体层6生长期间和/或生长暂停期间的任何阶段中可以引入由镁和锌中至少之一制成的表面活性元素。
此外，当第二氮化物半导体层6包含由镁和锌至少之一制成的表面活性元素时，优选第二氮化物半导体层6中的表面活性元素具有1×1017/cm3或更大且1×1020/cm3或更小的原子浓度。当第二氮化物半导体层6中的表面活性元素的原子浓度小于1×1017/cm3时，显示不出将表面活性元素引入第二氮化物半导体层6的效果。当原子浓度大于1×1020/cm3时，第二氮化物半导体层6的结晶度倾向于变坏。当第二氮化物半导体层6中的表面活性元素具有1×1017/cm3或更大且1×1020/cm3或更小的原子浓度时，第二氮化物半导体层6的表面形态倾向于改善，而不修改第二氮化物半导体层6的生长条件。
如图9中的示意性截面图所示，在n-型氮化物半导体层7、氮化物半导体超晶格结构层8、氮化物半导体有源层9、第一p-型氮化物半导体层10和第二p-型氮化物半导体层11通过MOCVD法依次堆叠在第二氮化物半导体层6的表面上后，透明电极层12通过电子束(EB)蒸发沉积法等堆叠在第二p-型氮化物半导体层11的表面上，以由此形成堆叠体。
在此情况下，n-型氮化物半导体层7例如可通过在由化学式AlX5Gay5Inz5N(0≤x5≤1，0≤y5≤1，0≤z5≤1，x5+y5+z5≠0)表示的氮化物半导体形成的氮化物半导体层上掺杂n-型掺杂剂等的层的堆叠而提供。
此外，氮化物半导体超晶格结构层8例如可通过逐一地交替堆叠成分彼此不同的由化学式Alx6Gay6Inz6N(0≤x6≤1，0≤y6≤1，0≤z6≤1，x6+y6+z6≠0)表示的氮化物半导体形成的氮化物半导体层和由化学式AlX7Gay7lnZ7N(0≤x7≤1，0≤y7≤1，0≤z7≤1，x7+y7+z7≠0)表示的氮化物半导体形成的氮化物半导体层而提供。
此外，氮化物半导体有源层9例如可通过逐一地交替堆叠成分彼此不同的氮化物半导体阱层和氮化物半导体势垒层而提供，氮化物半导体阱层由化学式Alx8Gay8Inz8N(0≤x8≤1，0≤y8≤1，0≤z8≤1，x8+y8+z8≠0)表示的氮化物半导体形成，氮化物半导体势垒层的带隙大于氮化物半导体阱层的带隙且由化学式AlX9Gay9lnz9N(0≤x9≤1，0≤y9≤1，0≤z9≤1，x9+y9+z9≠0)表示的氮化物半导体形成。尽管氮化物半导体有源层9中氮化物半导体阱层的数量例如可为六，但是该数量不限于此。
此外，第一p-型氮化物半导体层10例如可通过在由化学式Alx10Gay10Inz10N(0≤x10≤1，0≤y10≤1，0≤zl0≤1，x10+y10+z10≠0)表示的氮化物半导体形成的氮化物半导体层上掺杂p-型掺杂剂等的层的堆叠而提供。
此外，第二p-型氮化物半导体层11例如可通过在由化学式Alx11Gay11Inz11N(0≤x11≤1，0≤y11≤1，0≤z11≤1，x11+y11+z11≠0)表示的氮化物半导体形成的氮化物半导体层上掺杂p-型掺杂剂等的层的堆叠而提供。
此外，透明电极层12例如可通过堆叠由ITO(铟锡氧化物)等制成的层而提供。
然后，如图10中的示意性截面图所示，图9所示的一部分堆叠体通过蚀刻等去除，以暴露n-型氮化物半导体层7的一部分表面。
然后，如图1所示，n-侧电极13形成在n-型氮化物半导体层7暴露的表面上，并且p-侧电极14形成在透明电极层12的表面上，这允许制造根据第一实施例的氮化物半导体发光二极管元件。
根据以这样方法制造的第一实施例的氮化物半导体发光二极管元件，在第一氮化物半导体层5中，如上所述，通过偏斜在垂直方向上延伸的位错的传播方向，可以抑制位错传播到第二氮化物半导体层6。这允许第二氮化物半导体层6改善结晶度和具有良好的表面平坦性。
因此，在根据第一实施例的氮化物半导体发光二极管元件中，通过在第二氮化物半导体层6的表面上堆叠的n-型氮化物半导体层7、氮化物半导体超晶格结构层8、氮化物半导体有源层9、第一p-型氮化物半导体层10和第二p-型氮化物半导体层11的每个中降低位错密度，可以改善结晶度。因此，可以改善诸如发光效率的特性。
例如，在具有图1所示构造的根据第一实施例的氮化物半导体发光二极管元件中，氮化物半导体有源层9的氮化物半导体阱层在不采用氮化硅层4的情况下具有约2×108/cm2的位错密度。相反，在采用氮化硅层4的根据第一实施例具有图1所示构造的氮化物半导体发光二极管元件中，氮化物半导体有源层9的氮化物半导体阱层具有约5×107/cm2或更小的位错密度。
此外，在具有图1所示构造的根据第一实施例的氮化物半导体发光二极管元件中，当氮化物半导体缓冲层2由AlN制造时，通过结合由AlN制造的氮化物半导体缓冲层2和氮化硅层4，氮化物半导体有源层9的氮化物半导体阱层的位错密度可以更易于降低。本发明的发明人考虑到通常看作位错的成分包括螺位错成分和刃位错成分。因为由AlN制造的氮化物半导体缓冲层2在c-轴方向上较大，所以可以降低螺位错成分。另外，通过采用氮化硅层4可以降低刃位错成分。因此，通过结合由AlN制造的氮化物半导体缓冲层2和氮化硅层4，位错成分类型不同的螺位错成分和刃位错成分可以同时降低。从而，通过协同效应而不是简单的叠加效应，氮化物半导体有源层9的氮化物半导体阱层的位错可以减少。
下面描述的是螺位错成分/刃位错成分与氮化物半导体发光二极管元件的发光效率之间的关系。本发明的发明人考虑到螺位错显示的位错密度不大于刃位错的一半，但是具有相对大的用于捕获载流子的有效面积，并且主要成为非发光中心，因此，与刃位错的情况相比可以减少位错。
考虑到通常测量的位错密度主要反映刃位错的密度。当特别是采用阴极发光(CL)测量的氮化物半导体有源层9的氮化物半导体阱层的位错密度为5×107/cm2或更小时，有可降低氮化物半导体发光二极管元件的发光效率的趋势。考虑到当采用CL测量的氮化物半导体阱层的位错密度为5×107/cm2或更小时，氮化物半导体阱层的刃位错密度和螺位错密度分别为5×107/cm2或更小和2.5×107/cm2或更小。
通常，在氮化物半导体发光二极管元件中，由于位错密度的作用，形成氮化物半导体有源层9的氮化物半导体阱层通常构造为具有约2至3nm。如果氮化物半导体阱层构造为大于该厚度，则将降低氮化物半导体发光二极管元件的发光效率。特别是，考虑到当氮化物半导体阱层包含In时，氮化物半导体阱层厚厚地形成，使In聚集在位错的周围，于是成为非发光中心，导致氮化物半导体发光二极管元件的发光效率的降低。相反，在根据第一实施例的氮化物半导体发光二极管元件中，形成氮化物半导体有源层9的氮化物半导体阱层可以构造为具有5×107/cm2或更小的位错密度。这倾向于即使在厚厚地形成氮化物半导体阱层时，也允许氮化物半导体发光二极管元件的发光效率的提高。
特别是，氮化物半导体阱层的厚度优选为4nm或更大，且更优选为6nm或更大。当氮化物半导体阱层构造为具有4nm或更大的厚度时，氮化物半导体阱层增加的厚度允许氮化物半导体阱层内有效载流子浓度的降低。这倾向于改善氮化物半导体发光二极管元件的发光效率，例如在电流密度为50mA/cm2或更大的大电流密度的电流引入氮化物半导体发光二极管元件中时得以实现。这消除了采用多个氮化物半导体发光二极管元件或具有大面积的氮化物半导体发光二极管元件来引入大电流密度的电流的需要，这允许显著地降低氮化物半导体发光二极管元件的成本。此外，当氮化物半导体阱层构造为具有6nm或更大的厚度时，解决了量子化能级的离散化，以引起态密度(state density)的瞬时增加。这允许在引入大电流密度的电流时进一步提高氮化物半导体发光二极管元件的发光效率。
因为上述原因，为了改善根据第一实施例的氮化物半导体发光二极管元件的发光效率，优选提供这样的构造，其中AlN用于氮化物半导体缓冲层2，具有氮化物半导体阱层的氮化物半导体有源层9形成在氮化硅层4上，并且氮化物半导体阱层构造为具有4nm或更大、且更优选具有6nm或更大的厚度。
此外，在根据第一实施例的氮化物半导体发光二极管元件中，n-型氮化物半导体层7可以直接形成在第一氮化物半导体层5上，例如，如图28中的示意性截面图所示。还是在此情况下，因为上述原因，位错的传播方向可以由第一氮化物半导体层5偏斜，并且位错密度可以降低以允许改善第一氮化物半导体层5上的n-型氮化物半导体层7、氮化物半导体超晶格结构层8、氮化物半导体有源层9、第一p-型氮化物半导体层10和第二p-型氮化物半导体层11的每个的结晶度。因此，可以改善诸如发光效率的特性。
第二实施例
本实施例的特征在于，氮化物半导体缓冲层2不是通过MOCVD法而是通过溅射法堆叠。
在此情况下，氮化物半导体缓冲层2例如可通过溅射法堆叠由氮化物半导体形成的氮化物半导体层而提供，该氮化物半导体由化学式Alx1Ga1-x1N(0＜x1≤1)表示。特别是，优选通过溅射法堆叠由其中Al的原子比为0.5或更大的化学式Alx1Ga1-x1N(0.5≤x1≤1)表示的氮化物半导体形成的氮化物半导体层。更优选由AlN制造的氮化物半导体层通过溅射法堆叠。当通过溅射法堆叠由其中Al的原子比为0.5或更大的化学式Alx1Ga1-x1N(0.5≤x1≤1)表示的氮化物半导体形成的氮化物半导体层而提供氮化物半导体缓冲层2时，特别是当由AlN制造的氮化物半导体层通过溅射法堆叠时，能够堆叠由柱状晶体的集合体形成的氮化物半导体缓冲层2，该柱状晶体的每个都具有相对于基板1的表面在垂直方向(竖直方向)上延伸的晶粒的阵列。当氮化物半导体下层3如上所述堆叠在由柱状晶体的集合体形成的氮化物半导体缓冲层2的表面上时，更加倾向于可以实现具有低位错密度的氮化物半导体下层3。考虑到这是因为当氮化物半导体缓冲层2生长成柱状形状时，氮化物半导体缓冲层2的c-轴取向良好，这允许在聚集晶体时减少倾斜成分(Tilt component)的错位，特别是允许减少螺位错。
在此情况下，优选采用反应溅射法作为溅射法。该反应溅射法是采用金属和气体作为材料形成氮化物半导体缓冲层2的方法，该金属包含诸如Al、Ga和In的III族元素，该气体包含V族元素氮，如氮气和氨气。优选反应溅射法是因为该方法倾向于允许降低氮化物半导体缓冲层2中的杂质浓度。
此外，在反应溅射法中可以采用实现等离子体放电的不同类型的方案。反应溅射法例如可包括DC-连续方式的DC磁电管溅射法、DC-脉冲方式的DC磁电管法、RF方式的RF磁电管溅射法或ECR溅射法等。特别是，优选通过在DC-连续方式施加电压而执行的DC-连续方式的DC磁电管溅射法，这是因为它导致基板1的损伤最小，由此允许实现良好的晶体。
图11是在第二实施例中通过溅射法在基板1的表面上堆叠氮化物半导体缓冲层2所用的溅射设备示例的示意性构造图。
在此情况下，溅射设备包括反应器17，其中以距离d设置基板1和包含例如Al的靶15，从而基板1和靶子15的表面彼此面对。
然后，在将气体16供入反应器17后，在基板1和靶15之间施加电压，以产生气体16的等离子体来溅射靶15，于是在基板1的表面上堆叠氮化物半导体缓冲层2。
在此情况下，优选包含氮气而不是包含氩气的气体提供为气体16。当包含氮气而不是包含氩气的气体16提供为通过溅射法堆叠氮化物半导体缓冲层2时，氩气作为杂质引入氮化物半导体缓冲层2。因此，可以防止氮化物半导体缓冲层2的结晶性变坏。
此外，基板1的表面和靶15的表面之间的距离d(靶15表面的中心和基板1的表面之间的最短距离)优选为100mm或更大且250mm或更小，更优选为150mm或更大且210mm或更小。当上述距离d为100mm或更大且250mm或更小，特别是150mm或更大且210mm或更小时，氮化物半导体缓冲层2中的结晶度可以得到改善，这是因为通过溅射法堆叠氮化物半导体缓冲层2时可以减少基板1的损伤。另外，可以有效地产生等离子体，以实现以良好的形成速度来形成，这倾向于允许提供具有良好结晶度的氮化物半导体缓冲层2。
此外，为了减少基板1损伤的目的，如图12中的示意性构造图所示，优选氮化物半导体缓冲层2在靶15相对于基板1倾斜的状态下通过溅射法形成在基板1的表面上。当靶15相对于基板1倾斜时，基板1的整个表面和靶15的整个表面没有如图11所示彼此面对。从而，基板1的表面损伤可以减少，以允许形成具有良好结晶度的氮化物半导体缓冲层2。
此外，关于溅射设备的反应器17内的气压，优选恰在开始等离子体发生前的压力设定为通过溅射法形成氮化物半导体缓冲层2时的压力的105％或更大且120％或更小。在此情况下，可以更有效地产生等离子体，这倾向于允许更有效地通过溅射法形成氮化物半导体缓冲层2。
如上所述，当氮化物半导体缓冲层2通过溅射法堆叠由氮化物半导体(该氮化物半导体由化学式Alx1Ga1-x1N(0.5≤x1≤1)表示，其中Al的原子比为0.5或更大)形成的氮化物半导体层而提供时，特别是当由AlN制造的氮化物半导体层通过溅射法堆叠时，氮化物半导体缓冲层2可以由相对于基板1的表面在垂直方向上延伸的柱状晶体的集合体形成。
然后，通过结合如上所述构造的氮化物半导体缓冲层2和氮化硅层4，由相对于基板1的表面在垂直方向上延伸的柱状晶体的集合体形成的氮化物半导体缓冲层2显著地有助于螺位错的减少，并且氮化硅层4导致第一氮化物半导体层5生长在水平方向上，从而显著地有助于刃位错的减少。
因此，在第二实施例中，在一个元件中可以有效地抑制螺位错和混合位错(刃位错和螺位错混合的位错)的每个的传播，这在传统技术中是难以做到的。这允许形成显著减少位错密度的第二氮化物半导体层6。
根据如上所述的第二实施例的技术，能够有效地抑制蚀坑(etch pit)密度到约1×106/cm2，该蚀坑密度反应了第二氮化物半导体层6的表面中的位错密度。氮化物半导体层堆叠在具有如上所述抑制蚀坑密度的第二氮化物半导体层6的表面上，这允许制造具有良好特性的氮化物半导体元件。
因为本实施例的上述之外的描述与第一实施例的相同，所以不再重复其详细描述。
第三实施例
本实施例的特征在于，不是制造氮化物半导体发光二极管元件，而是制造氮化物半导体激光元件。
图13是根据第三实施例的氮化物半导体激光元件的示意性截面图，该氮化物半导体激光元件是本发明的氮化物半导体元件的另一个示例。
在根据第三实施例的氮化物半导体激光元件中，氮化物半导体缓冲层2、氮化物半导体下层3、氮化硅层4、第一氮化物半导体层5、第二氮化物半导体层6、n-型氮化物半导体覆层21、n-型氮化物半导体光引导层22、氮化物半导体有源层23、氮化物半导体保护层24、p-型氮化物半导体光引导层25、p-型氮化物半导体覆层26和p-型氮化物半导体接触层27依次堆叠在基板1的表面上。绝缘膜28形成为覆盖p-型氮化物半导体覆层26的表面和p-型氮化物半导体接触层27的侧表面。然后，n-侧电极13提供为与n-型氮化物半导体覆层21的暴露表面接触，并且p-侧电极14提供为与p-型氮化物半导体接触层27的暴露表面接触。
在此情况下，还是在根据第三实施例的氮化物半导体激光元件中，第一氮化物半导体层5具有倾斜面5a，该倾斜面5a是相对于氮化硅层4的表面4b倾斜的表面。
下面描述的是制造根据第三实施例的氮化物半导体激光元件的方法示例。首先，与第一实施例一样，氮化物半导体缓冲层2、氮化物半导体下层3、氮化硅层4、具有倾斜面5a的第一氮化物半导体层5和第二氮化物半导体层6依次堆叠在基板1的表面上。
然后，如图14中的示意性截面图所示，通过采用MOCVD法，n-型氮化物半导体覆层21、n-型氮化物半导体光引导层22、氮化物半导体有源层23、氮化物半导体保护层24、p-型氮化物半导体光引导层25、p-型氮化物半导体覆层26和p-型氮化物半导体接触层27依次堆叠在第二氮化物半导体层6的表面上，以形成堆叠体。
在此情况下，n-型氮化物半导体覆层21例如可通过在由氮化物半导体形成的氮化物半导体层上掺杂n-型掺杂剂等的层的堆叠而提供，该氮化物半导体由化学式Alx12Gay12Inz12N(0≤x12≤1，0≤y12≤1，0≤z12≤1，x12+y12+z12≠0)表示。
此外，n-型氮化物半导体光引导层22例如可通过在由氮化物半导体形成的氮化物半导体层上掺杂n-型掺杂剂等的层的堆叠而提供，该氮化物半导体由化学式Alx13Gay13Inz13N(0≤x13≤1，0≤y13≤1，0≤z13≤1，x13+y13+z13≠0)表示。
此外，氮化物半导体有源层23例如可通过逐一地交替堆叠成分彼此不同的由化学式Alx14Gay14Inz14N(0≤x14≤1，0≤y14≤1，0≤z14≤1，x14+yl4+z14≠0)表示的氮化物半导体形成的氮化物半导体层和由化学式Alx15Gay15Inz15N(0≤x15≤1，0≤y15≤1，0≤z15≤1，x15+y15+z15≠0)表示的氮化物半导体形成的氮化物半导体层而提供。
此外，氮化物半导体保护层24例如可通过堆叠由氮化物半导体形成的氮化物半导体层而提供，该氮化物半导体由化学式Alx16Gay16Inz16N(0≤x16≤1，0≤y16≤1，0≤z16≤1，x16+y16+z16≠0)表示。
此外，p-型氮化物半导体光引导层25例如可通过在由氮化物半导体形成的氮化物半导体层上掺杂p-型掺杂剂等的层的堆叠而提供，该氮化物半导体由化学式Alx17Gay17Inz17N(0≤x17≤1，0≤y17≤1，0≤z17≤1，x17+y17+z17≠0)表示。
此外，p-型氮化物半导体覆层26例如可通过在氮化物半导体形成的氮化物半导体层上掺杂p-型掺杂剂等的层的堆叠而提供，该氮化物半导体由化学式Alx18Gay18Inz18N(0≤x18≤1，0≤y18≤1，0≤z18≤1，x18+y18+z18≠0)表示。
此外，p-型氮化物半导体接触层27例如可通过在由氮化物半导体形成的氮化物半导体层上掺杂p-型掺杂剂等的层的堆叠而提供，该氮化物半导体由化学式Alx19Gay19Inz19N(0≤x19≤1，0≤y19≤1，0≤z19≤1，x19+y19+z19≠0)表示。
然后，如图15中的示意性截面图所示，通过蚀刻等去除如图14所示的堆叠体中的p-型氮化物半导体覆层26和p-型氮化物半导体接触层27的每个的一部分，以暴露p-型氮化物半导体覆层26的一部分表面。另外，如图14所示的堆叠体的一部分通过蚀刻等去除，以暴露n-型氮化物半导体覆层21的一部分表面。
然后，如图13所示，尽管暴露了p-型氮化物半导体接触层27的表面，但是例如由氧化硅等制造的绝缘膜28形成为覆盖p-型氮化物半导体覆层26的暴露表面。然后，n-侧电极13形成在暴露n-型氮化物半导体覆层21的表面上，并且p-侧电极14形成在绝缘膜28上，以与p-型氮化物半导体接触层27接触，这允许制造根据第三实施例的氮化物半导体激光元件。
还是在根据第三实施例的氮化物半导体激光元件中，第一氮化物半导体层5具有倾斜面5a，该倾斜面5a是相对于氮化硅层4的表面4b倾斜的表面。从而，还是在根据第三实施例的氮化物半导体激光元件中，通过在第一氮化物半导体层5中偏斜位错的传播方向，可以抑制位错传播到第二氮化物半导体层6，这允许第二氮化物半导体层6中改善的结晶度和良好的表面平坦度。
从而，在根据第三实施例的氮化物半导体激光元件中，位错密度可以减少，以允许改善堆叠在第二氮化物半导体层6的表面上的n-型氮化物半导体覆层21、n-型氮化物半导体光引导层22、氮化物半导体有源层23、氮化物半导体保护层24、p-型氮化物半导体光引导层25、p-型氮化物半导体覆层26和p-型氮化物半导体接触层27的每个中的结晶度。因此，可以改善诸如激光振荡特性的特性。
此外，与第二实施例一样，通过溅射法形成由化学式Alx1Ga1-x1N(0.5≤x1≤1)表示的氮化物半导体形成的氮化物半导体层和由AlN制造的氮化物半导体缓冲层2，这允许形成显著降低位错密度的第二氮化物半导体层6。当采用表面的蚀坑密度抑制到约1×106/cm2的第二氮化物半导体层6时，可以显著改善根据第三实施例的氮化物半导体激光元件的特性。
因为本实施例上述之外的描述与第一实施例和第二实施例的每个相同，所以将不再重复其详细描述。
第四实施例
本实施例的特征在于，制造作为电子装置示例的氮化物半导体晶体管元件，而不是诸如氮化物半导体发光二极管元件和氮化物半导体激光元件的发光装置。
图16是根据第四实施例的氮化物半导体晶体管元件的示意性截面图，该氮化物半导体晶体管元件是本发明的氮化物半导体元件的另一个示例。
在此情况下，在根据第四实施例的氮化物半导体晶体管元件中，氮化物半导体缓冲层2、氮化物半导体下层3、氮化硅层4、第一氮化物半导体层5和第二氮化物半导体层6依次堆叠在基板1的表面上。由非掺杂的GaN等制造的氮化物半导体电子转移层31堆叠在第二氮化物半导体层6的表面上。由n-型AlGaN等制造的n-型氮化物半导体电子供给层32堆叠在氮化物半导体电子转移层31的表面上。源极电极33、漏极电极34和栅极电极35形成在n-型氮化物半导体电子供给层32的表面上。
还是在根据第四实施例的氮化物半导体晶体管元件中，第一氮化物半导体层5具有倾斜面5a，该倾斜面5a具有相对于氮化硅层4的表面4b倾斜的表面。
下面描述的是制造根据第四实施例的氮化物半导体晶体管元件的方法示例。首先，与第一实施例一样，氮化物半导体缓冲层2、氮化物半导体下层3、氮化硅层4、具有倾斜面5a的第一氮化物半导体层5和第二氮化物半导体层6依次堆叠在基板1的表面上。
然后，如图17中的示意性截面图所示，通过采用MOCVD法，氮化物半导体电子转移层31堆叠在第二氮化物半导体层6的表面上，并且n-型氮化物半导体电子供给层32堆叠在氮化物半导体电子转移层31的表面上。
然后，如图16所示，源极电极33、漏极电极34和栅极电极35形成在n-型氮化物半导体电子供给层32的表面上，这允许制造根据第四实施例的氮化物半导体晶体管元件。
还是在根据第四实施例的氮化物半导体晶体管元件中，第一氮化物半导体层5具有倾斜面5a，该倾斜面5a相对于氮化硅层4的表面4b倾斜。从而，还是在根据第四实施例的氮化物半导体晶体管元件，通过偏斜第一氮化物半导体层5中位错的传播方向，可以抑制位错传播到第二氮化物半导体层6，这允许第二氮化物半导体层6中改善的结晶度和良好的表面平坦性。
从而，在根据第四实施例的氮化物半导体晶体管元件中，通过在第二氮化物半导体层6的表面上堆叠的n-型氮化物半导体电子供给层32和氮化物半导体电子转移层31的每个中降低位错密度，可以改善结晶度。因此，可以改善诸如电子迁移率的特性。
此外，与第二实施例一样，由化学式Alx1Ga1-x1N(0.5≤x1≤1)表示的氮化物半导体层和由AlN制造的氮化物半导体缓冲层2通过溅射法形成，这允许形成显著降低位错密度的第二氮化物半导体层6。当采用表面的蚀坑密度抑制到约1×106/cm2的第二氮化物半导体层6时，可以显著改善根据第四实施例的氮化物半导体晶体管元件的特性。
因为本实施例上述之外的描述与第一至第三实施例的相同，所以将不再重复其详细描述。
第五实施例
本实施例的特征在于，采用具有提供有凹凸结构的表面的基板，并且氮化物半导体层堆叠在该表面上，以制造氮化物半导体发光二极管元件。
图29是在根据第五实施例的氮化物半导体发光二极管元件的基板1附近的示意性截面图。在根据第五实施例的氮化物半导体发光二极管元件中，基板1具有提供有凹凸结构的表面，其中第三氮化物半导体层41(在本实施例中，对应于由氮化物半导体缓冲层2和氮化物半导体下层3组成的堆叠体)堆叠在基板1的表面中凹凸结构的凹陷部分中。然后，具有开口4a的氮化硅层4堆叠在氮化物半导体下层3上，并且第一氮化物半导体层5堆叠为填充氮化硅层4的开口4a。应当注意的是，根据第五实施例的氮化物半导体发光二极管元件的第一氮化物半导体层5上的构造与第一实施例的相同。此外，基板1的表面中凹凸结构的凸起部分之间的节距P例如可设定为约4.5μm，，并且凹陷部分的深度D例如可设定为约1.2μm。
在此情况下，当基板1的表面具有凹凸结构时，由于基板1和第三氮化物半导体层41之间的折射系数差引起的光散射，所以可以改善根据第五实施例的氮化物半导体发光二极管元件的发光效率。
此外，当基板1的表面具有凹凸结构时，氮化硅层4的表面4b设置在基板1的表面中凹凸结构的凸起部分的上表面1a之下，这允许更加有效地减少位错延伸进入位于第一氮化物半导体层5之上的氮化物半导体层中。换言之，在此情况下，形成氮化硅层4使得基板1的表面可落入在凹凸结构的凹陷部分内。如上所述，考虑到这是因为，尽管位错的传播方向在第一氮化物半导体层5沿横向方向偏斜，该第一氮化物半导体层5生长在基板1的表面中凹凸结构的凹陷部分内，但是第一氮化物半导体层5可以从基板1的表面中的凹陷部分到凸起部分的区域中沿横向方向生长，这允许第一氮化物半导体层5中的位错集中在基板1的表面中凸起部分附近。
另外，考虑到当基板1的表面具有凹凸结构，并且氮化硅层4的表面4b设置在基板1的表面中凹凸结构的凸起部分的上表面1a之下时，即使第一氮化物半导体层5没有倾斜面5a，延伸进入位于第一氮化物半导体层5之上的氮化物半导体层中的位错由于如上所述原因可有效减少。然而，出于进一步有效减少位错延伸进入位于第一氮化物半导体层5之上的氮化物半导体层的目的，优选结合基板1的表面具有凹凸结构的构造、氮化硅层4的表面4b位于基板1的表面中凹凸结构的凸起部分的上表面la之下的构造以及第一氮化物半导体层5具有倾斜面5a的构造。应当注意的是，第三氮化物半导体层41和氮化硅层4可以同时形成在凸起部分中。还是在此情况下，因为氮化硅层4可以形成在凹陷部分中，所以可以实现与如上所述相同的效果。
因为本实施例上述之外的描述与第一至第四实施例的每个相同，所以将不再重复其详细描述。
示例
示例1
首先，如图18中的示意性截面图所示的蓝宝石基板101设置在DC磁电管溅射设备的反应器内，该DC磁电管溅射设备操作为以DC-连续方式施加电压，并且蓝宝石基板101加热到750℃的温度。
然后，在15sccm的流速仅将氮气供入DC磁电管溅射设备的反应器后，反应器内的压力保持在0.08Pa，并且给蓝宝石基板101侧施加50W的高频偏压，以将蓝宝石基板101的表面暴露到氮等离子体，由此氮化蓝宝石基板101的表面。
然后，在将氩气和氮气供入DC磁电管溅射设备的反应器后，蓝宝石基板101的温度降低到500℃。
然后，通过给相对于蓝宝石基板101的表面倾斜设置的由金属Al制造的靶侧施加3000W的高频偏压，保持反应器内压力在0.6Pa，并且将氮气(氮气对整个气体的容积比为100％)以5sccm的速度供入反应器中，从而产生氮等离子体。然后，如图19中的示意性截面图所示，通过采用DC磁电管溅射法来进行反应溅射法，其中以DC-连续方式施加电压，反应器内的压力保持在0.5Pa，以将厚度为25nm的AlN缓冲层102堆叠在蓝宝石基板101的表面上。在此情况下，AlN缓冲层102由AlN制造的柱状晶体的集合体形成，AlN相对于蓝宝石基板101的表面沿垂直方向延伸，并且AlN缓冲层102的生长速度为0.04nm/sec。此外，蓝宝石基板101的表面和靶的表面之间的距离d(靶的表面中心和蓝宝石基板101的表面之间的最小距离)设定为250mm。
另外，在氮化蓝宝石基板101的表面和在蓝宝石基板101的表面上堆叠AlN缓冲层102情况都使反应器内的靶里的磁铁摇摆(swing)。
在堆叠AlN缓冲层102后，停止在反应器内产生氮等离子体，并且将蓝宝石基板101的温度降低到室温。
然后，从溅射设备的反应器去除其上堆叠有AlN缓冲层102的蓝宝石基板101，并且设置在MOCVD设备的反应器内。然后，蓝宝石基板101的温度升高到1050℃，并且作为材料气体的氨气和TMG(三甲基镓)与作为载体气体的氢气一起供入反应器中，由此通过MOCVD法在AlN缓冲层102的表面上堆叠厚度为2μm的GaN层103，如图20中的示意性截面图所示。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的硅烷气体和氨气与作为载体气体的氮气一起供入反应器中，由此通过MOCVD法在GaN层103的表面上堆叠具有多个开口104a的SiN层104，如图20所示。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的氨气和TMG与作为载体气体的氢气一起供入反应器以实现483的V/III比，以使GaN晶体从SiN层104中的多个开口104a暴露的GaN层103的表面选择性地生长，由此通过MOCVD法在SiN层104上堆叠作为第一氮化物半导体层的GaN层105，该第一氮化物半导体层具有2μm的厚度且具有倾斜面105a，如图21中的示意性截面图所示。应当注意的是，堆叠GaN层105期间的气压设定在100kPa。
图22是作为如上所述制造的第一氮化物半导体层的GaN层105表面的SEM(扫描电子显微镜)图像。如图22所示，可以确认倾斜面形成在如上所述制造的GaN层105中。此外，还可以确认倾斜面105a相对于SiN层104的上表面倾斜45°或更大且65°或更小的角度。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的氨气和TMG气体与作为载体气体的氢气供入反应器中以实现1773的V/III比，由此通过MOCVD法在GaN层105的表面上堆叠厚度为3μm作为第二氮化物半导体层的GaN层106，如图23中的示意性截面图所示。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的氨气和TMG气体与作为载体气体的氢气一起供入反应器以实现1773的V/III比，并且将硅烷气体供入反应器中，使得Si的掺杂浓度为5×1018/cm3，由此通过MOCVD法在GaN层106的表面上堆叠厚度为3μm的n-型GaN层107，如图23所示。
然后，通过降低反应器内的环境温度，蓝宝石基板101的温度降低到室温，以从反应器的内部去除其上堆叠有n-型GaN层107的蓝宝石基板101。
图24是上面所述制造的根据示例1的n-型GaN层107表面的CL图像。当从图24所示的黑点密度计算根据示例1的n-型GaN层107表面中的位错密度时，根据示例1的n-型GaN层107表面中的位错密度为6×107/cm2。此外，示例1中的n-型GaN层107的(0004)面和(10-12)面中的半高宽分别为59arcsec和94arcsec。
另外，考虑到除不形成SiN层104和GaN层105外与上述相同的方式形成的n-型GaN层107表面中的位错密度为2×108/cm2的情况，根据示例1的n-型GaN层107表面中的位错密度不多于上述位错密度的三分之一。因此，可以确认能实现高的结晶度。
比较示例1
首先，与示例1一样，AlN缓冲层102、GaN层103和SiN层104通过MOCVD法依次堆叠在蓝宝石基板101的表面上。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的氨气和TMG气体与作为载体气体的氢气一起供入反应器中以实现1773的V/III比，以使GaN晶体从SiN层104的多个开口104a暴露的GaN层103表面选择性生长，由此通过MOCVD法在SiN层104上堆叠厚度为3μm作为第二氮化物半导体层的GaN层106。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的氨气和TMG气体与作为载体气体的氢气一起供入反应器中以实现1773的V/III比，并且将硅烷气体供入反应器，使得Si的掺杂浓度为5×1018/cm3，由此通过MOCVD法在GaN层106的表面上堆叠厚度为3μm的n-型GaN层107。
然后，通过降低反应器内的环境温度，将蓝宝石基板101的温度降低到室温，以从反应器内去除其上堆叠有n-型GaN层107的蓝宝石基板101。
然后，与示例1一样，当测量比较示例1中n-型GaN层107的(0004)面和(10-12)面每个的半高宽时，比较示例1中n-型GaN层107的(0004)面和(10-12)面中的半高宽分别为96arcsec和113arcsec。
比较示例2
首先，与示例1一样，AlN缓冲层102、GaN层103、SiN层104和作为第一氮化物半导体层的GaN层105通过MOCVD法依次堆叠在蓝宝石基板101的表面上。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的氨气和TMG气体与作为载体气体的氢气一起供入反应器中以实现1773的V/III比，并且将硅烷气体供入反应器中，使得Si的掺杂浓度为5×1018/cm3，由此通过MOCVD法在GaN层105的表面上堆叠厚度为3μm的n-型GaN层107。
然后，通过降低反应器内的环境温度，将蓝宝石基板101的温度降低到室温，以从反应器内去除其上堆叠有n-型GaN层107的蓝宝石基板101。
然后，与示例1一样，当测量比较示例2中n-型GaN层107的(0004)面和(10-12)面每个中的半高宽时，比较示例2中n-型GaN层107的(0004)面和(10-12)面的半高宽分别为262arcsec和275arcsec。
评估
在对示例1、比较示例1和比较示例2的每个中n-型GaN层107的(0004)面和(10-12)面的半高宽进行比较时，可以确认的是，通过采用第一氮化物半导体层和第二氮化物半导体层的堆叠结构作为下层制备的示例1中n-型GaN层107的上述晶面的半高宽窄于通过仅采用第二氮化物半导体层作为下层制备的比较示例1和通过仅采用第一氮化物半导体层作为下层制备的比较示例2每个中n-型GaN层107的上述晶面的半高宽。
从而，考虑到根据示例1的n-型GaN层107在结晶度上好于比较示例1和2的每个中的n-型GaN层107。
示例2
其上堆叠有示例1的n-型GaN层107的蓝宝石基板101再一次设置在MOCVD设备的反应器内。
在蓝宝石基板101的温度保持在750℃的状态下，作为材料气体的TMG气体、TMI气体和氨气与作为载体气体的氮气一起供入反应器中，由此通过MOCVD法在n-型GaN层107的表面上堆叠氮化物半导体超晶格结构层108，该氮化物半导体超晶格结构层108具有每个厚度为3nm的In0.1Ga0.9N层和每个厚度为3nm的GaN层逐一地交替堆叠十个周期，如图25中的示意性截面图所示。应当注意的是，在堆叠GaN层时，TMI气体不供入反应器中。
然后，蓝宝石基板101的温度降低到700℃，并且作为材料气体的TMG气体、TMI气体和氨气与作为载体气体的氮气一起供入反应器中，由此通过MOCVD法在氮化物半导体超晶格结构层108的表面上堆叠氮化物半导体有源层109，该氮化物半导体有源层109具有每个厚度为6.5nm的In0.15Ga0.85N层和每个厚度为3nm的GaN层逐一地交替堆叠六个周期，如图25所示。应当注意的是，In0.15Ga0.85N层的每个都用作发光层。
蓝宝石基板101的温度升高到1050℃。然后，作为材料气体的TMG气体、TMA(三甲基铝)气体和氨气与作为载体气体的氢气一起供入反应器中，并且CP2Mg(环戊二烯基镁)气体供入反应器中，使得Mg的掺杂浓度为5×1019/cm3，由此通过MOCVD法在氮化物半导体有源层109的表面上堆叠厚度为20nm的p-型AlGaN层110，如图25所示。
然后，在蓝宝石基板101的温度保持在1050℃的状态下，作为材料气体的TMG气体和氨气与作为载体气体的氢气一起供入反应器中，并且CP2Mg气体也供入反应器中，使得Mg的掺杂浓度为5×1019/cm3，由此通过MOCVD法在p-型AlGaN层110的表面上堆叠厚度为80nm的p-型GaN层111，如图25所示。
然后，蓝宝石基板101的温度降低到700℃，并且作为载体气体的氮气供入用于退火的反应器。
然后，从反应器内去除已经经过上述退火的蓝宝石基板101，并且厚度为200nm的ITO层112通过EB气相沉积法堆叠在p-型GaN层111的表面上。
然后，以预定形状图案化的掩模提供在ITO层112的表面上，并且通过反应离子蚀刻(RIE)设备从ITO层112侧进行蚀刻，由此暴露n-型GaN层107的一部分表面，如图26中的示意性截面图所示。
然后，如图27中的示意性截面图所示，包含Ti和Al的焊盘电极113形成在n-型GaN层107的表面上，并且包含Ti和Al的焊盘电极114形成在ITO层112的表面上，由此制造根据示例2的氮化物半导体发光二极管元件。
根据示例2的氮化物半导体发光二极管元件通过在具有低位错密度和良好结晶度的n-型GaN层107的表面上依次堆叠氮化物半导体超晶格结构层108、氮化物半导体有源层109、p-型AlGaN层110、p-型GaN层111和ITO层112，结果可以实现高发光效率。
尽管本发明已经进行了详细的描述和示出，但是可以清楚理解的是，这些只是用于说明和举例，而不是限制，本发明的范围由所附权利要求的条款解释。
本发明可适合于应用到氮化物半导体元件，如包括氮化物半导体发光二极管元件和氮化物半导体激光元件等的发光装置以及包括氮化物半导体晶体管元件等的电子装置；制造氮化物半导体元件的方法；以及制造氮化物半导体层的方法。
该非临时申请基于分别于2009年9月1日和2010年6月14日提交到日本专利局的日本专利申请No.2009-201602和No.2010-134988，其全部内容通过引用结合于此。

Claims (40)

1.一种氮化物半导体元件，包括：
基板；
第三氮化物半导体层，具有提供在所述基板上的单层结构或多层结构；
氮化硅层，提供在所述第三氮化物半导体层上；
第一氮化物半导体层，提供在所述氮化硅层上；以及
第二氮化物半导体层，提供在所述第一氮化物半导体层上，
所述第一氮化物半导体层的至少一部分具有相对于所述氮化硅层的表面倾斜的表面。
2.根据权利要求1所述的氮化物半导体元件，其中所述第一氮化物半导体层的所述表面相对于所述氮化硅层的所述表面倾斜45°或更大且65°或更小的角度。
3.根据权利要求1所述的氮化物半导体元件，其中所述氮化硅层和所述第一氮化物半导体层彼此接触。
4.根据权利要求1所述的氮化物半导体元件，其中所述第一氮化物半导体层和所述第二氮化物半导体层彼此接触。
5.根据权利要求1所述的氮化物半导体元件，其中氮化物半导体缓冲层提供在所述基板和所述氮化硅层之间。
6.根据权利要求5所述的氮化物半导体元件，其中所述氮化物半导体缓冲层是由化学式Alx1Ga1-x1N(0＜x1≤1)表示的氮化物半导体形成的氮化物半导体层。
7.一种氮化物半导体元件的制造方法，包括如下步骤：
在基板上形成氮化硅层；
在所述氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于所述氮化硅层的表面倾斜的表面；以及
在所述第一氮化物半导体层上形成第二氮化物半导体层，以填充由该第一氮化物半导体层的每个相对于所述氮化硅层的表面倾斜的表面限定的间隙。
8.根据权利要求7所述的氮化物半导体元件的制造方法，其中在形成所述第二氮化物半导体层期间提供的V族元素对III族元素的摩尔比大于在形成所述第一氮化物半导体层期间提供的该V族元素对该III族元素的摩尔比。
9.根据权利要求7所述的氮化物半导体元件的制造方法，其中在形成所述第一氮化物半导体层期间提供的V族元素对III族元素的摩尔比小于1000。
10.根据权利要求7所述的氮化物半导体元件的制造方法，其中在形成所述第二氮化物半导体层期间提供的V族元素对III族元素的摩尔比为1000或更大。
11.根据权利要求7所述的氮化物半导体元件的制造方法，其中在形成所述第一氮化物半导体层期间所述基板的温度低于在形成所述第二氮化物半导体层期间所述基板的温度。
12.根据权利要求7所述的氮化物半导体元件的制造方法，其中所述第一氮化物半导体层通过提供包含氮气的气体形成。
13.根据权利要求7所述的氮化物半导体元件的制造方法，其中所述第一氮化物半导体层在6.7×104Pa或更高的气压下形成。
14.根据权利要求7所述的氮化物半导体元件的制造方法，其中所述第一氮化物半导体层形成为所述第一氮化物半导体层的表面相对于所述氮化硅层的表面倾斜45°或更大且65°或更小的角度。
15.根据权利要求7所述的氮化物半导体元件的制造方法，其中所述氮化硅层通过提供包含氮气的气体形成。
16.一种氮化物半导体元件的制造方法，包括如下步骤：
在基板上形成相当于由化学式Alx1Ga1-x1N(0＜x1≤1)表示的氮化物半导体形成的氮化物半导体层的氮化物半导体缓冲层；
在所述氮化物半导体缓冲层上形成氮化物半导体下层；
在所述氮化物半导体下层上形成氮化硅层；
在所述氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于所述氮化硅层的表面倾斜的表面；以及
在所述第一氮化物半导体层上形成第二氮化物半导体层，以填充由该第一氮化物半导体层的每个相对于所述氮化硅层的表面倾斜的表面限定的间隙。
17.一种氮化物半导体层的制造方法，包括如下步骤：
在基板上形成氮化硅层；
在所述氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于所述氮化硅层的表面倾斜的表面；以及
在所述第一氮化物半导体层上形成第二氮化物半导体层，以填充由该第一氮化物半导体层的每个相对于所述氮化硅层的表面倾斜的表面限定的间隙。
18.一种氮化物半导体层的制造方法，包括如下步骤：
在基板上形成相当于由化学式为Alx1Ga1-x1N(0＜x1≤1)表示的氮化物半导体形成的氮化物半导体层的氮化物半导体缓冲层；
在所述氮化物半导体缓冲层上形成氮化物半导体下层；
在所述氮化物半导体下层上形成氮化硅层；
在所述氮化硅层上形成第一氮化物半导体层，该第一氮化物半导体层具有相对于所述氮化硅层的表面倾斜的表面；以及
在所述第一氮化物半导体层上形成第二氮化物半导体层，以填充由该第一氮化物半导体层的每个相对于所述氮化硅层的表面倾斜的表面限定的间隙。
19.一种氮化物半导体发光元件，至少包括：
基板；
第三氮化物半导体层，具有提供在所述基板上的单层结构或多层结构；
氮化硅层，提供在所述第三氮化物半导体层上；
第一氮化物半导体层，提供在所述氮化硅层上；
第二氮化物半导体层，提供在所述第一氮化物半导体层上；
第一导电类型的氮化物半导体层，提供在所述第二氮化物半导体层上；
氮化物半导体有源层，提供在所述第一导电类型的氮化物半导体层上；以及
第二导电类型的氮化物半导体层，提供在所述氮化物半导体有源层上，
所述第一氮化物半导体层的至少一部分具有相对于所述氮化硅层的表面倾斜的表面。
20.根据权利要求19所述的氮化物半导体发光元件，其中所述第二氮化物半导体层包含由镁和锌中的至少一种制成的表面活性元素。
21.根据权利要求20所述的氮化物半导体发光元件，
其中所述表面活性元素具有1×1017/cm3或更大且1×1020/cm3或更小的原子浓度。
22.根据权利要求19所述的氮化物半导体发光元件，其中所述基板在提供有所述第三氮化物半导体层的表面中具有凹凸结构。
23.根据权利要求19所述的氮化物半导体发光元件，其中所述第三氮化物半导体层至少包括提供在所述基板上的氮化物半导体缓冲层和提供在所述氮化物半导体缓冲层上的氮化物半导体下层。
24.根据权利要求19所述的氮化物半导体发光元件，其中所述基板的表面的晶向相对于<0001>方向在<11-20>方向或<1-100>方向上倾斜。
25.根据权利要求24所述的氮化物半导体发光元件，其中该倾斜的角度为0.05°或更大且2°或更小。
26.一种氮化物半导体发光元件，至少包括：
基板；
第三氮化物半导体层，具有提供在所述基板上的单层结构或多层结构；
氮化硅层，提供在所述第三氮化物半导体层上；
第一氮化物半导体层，提供在所述氮化硅层上；
第一导电类型的氮化物半导体层，提供在所述第一氮化物半导体层上；
氮化物半导体有源层，提供在所述第一导电类型的氮化物半导体层上；以及
第二导电类型的氮化物半导体层，提供在所述氮化物半导体有源层上，
所述第一氮化物半导体层的至少一部分具有相对于所述氮化硅层的表面倾斜的表面。
27.根据权利要求26所述的氮化物半导体发光元件，其中所述基板在提供有所述第三氮化物半导体层的表面中具有凹凸结构。
28.根据权利要求26所述的氮化物半导体发光元件，其中所述第三氮化物半导体层至少包括提供在所述基板上的氮化物半导体缓冲层和提供在所述氮化物半导体缓冲层上的氮化物半导体下层。
29.根据权利要求26所述的氮化物半导体发光元件，其中所述基板的表面的晶向相对于<0001>方向在<11-20>方向或<1-100>方向上倾斜。
30.根据权利要求29所述的氮化物半导体发光元件，其中该倾斜的角度为0.05°或更大且2°或更小。
31.一种氮化物半导体发光元件，至少包括：
基板，具有提供有凹凸结构的表面；
第三氮化物半导体层，具有提供在所述基板的提供有所述凹凸结构的所述表面上的单层结构或多层结构；
氮化硅层，提供在所述第三氮化物半导体层上；
第一氮化物半导体层，提供在所述氮化硅层上；
第二氮化物半导体层，提供在所述第一氮化物半导体层上；
第一导电类型的氮化物半导体层，提供在所述第二氮化物半导体层上；
氮化物半导体有源层，提供在所述第一导电类型的氮化物半导体层上；以及
第二导电类型的氮化物半导体层，提供在所述氮化物半导体有源层上，
所述氮化硅层的至少部分表面位于所述基板的所述表面中的所述凹凸结构的凸起部分的上表面之下。
32.根据权利要求31所述的氮化物半导体发光元件，其中所述第二氮化物半导体层包含由镁和锌中的至少一种制成的表面活性元素。
33.根据权利要求32所述的氮化物半导体发光元件，其中所述表面活性元素具有1×1017/cm3或更大且1×1020/cm3或更小的原子浓度。
34.根据权利要求31所述的氮化物半导体发光元件，其中所述第三氮化物半导体层至少包括提供在所述基板上的氮化物半导体缓冲层和提供在所述氮化物半导体缓冲层上的氮化物半导体下层。
35.根据权利要求31所述的氮化物半导体发光元件，其中所述基板的所述表面的晶向相对于<0001>方向在<11-20>方向或<1-100>方向上倾斜。
36.根据权利要求35所述的氮化物半导体发光元件，其中该倾斜的角度为0.05°或更大且2°或更小。
37.一种氮化物半导体发光元件，至少包括：
基板，具有提供有凹凸结构的表面；
第三氮化物半导体层，具有提供在所述基板的提供有所述凹凸结构的所述表面上的单层结构或多层结构；
氮化硅层，提供在所述第三氮化物半导体层上；
第一氮化物半导体层，提供在所述氮化硅层上；
第一导电类型的氮化物半导体层，提供在所述第一氮化物半导体层上；
氮化物半导体有源层，提供在所述第一导电类型的氮化物半导体层上；以及
第二导电类型的氮化物半导体层，提供在所述氮化物半导体有源层上，
所述氮化硅层的至少部分表面位于所述基板的所述表面中的所述凹凸结构的凸起部分的上表面之下。
38.根据权利要求37所述的氮化物半导体发光元件，其中所述第三氮化物半导体层至少包括提供在所述基板上的氮化物半导体缓冲层和提供在所述氮化物半导体缓冲层上的氮化物半导体下层。
39.根据权利要求37所述的氮化物半导体发光元件，
其中所述基板的所述表面的晶向相对于<0001>方向在<11-20>方向或<1-100>方向上倾斜。
40.根据权利要求39所述的氮化物半导体发光元件，其中该倾斜的角度为0.05°或更大且2°或更小。
CN201010271331.0A 2009-09-01 2010-09-01 氮化物半导体元件及其制造方法及半导体层的制造方法 Expired - Fee Related CN102005523B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP201602/09 2009-09-01
JP2009201602 2009-09-01
JP134988/10 2010-06-14
JP2010134988A JP5489117B2 (ja) 2009-09-01 2010-06-14 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
CN102005523A true CN102005523A (zh) 2011-04-06
CN102005523B CN102005523B (zh) 2014-07-16

Family

ID=43623512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010271331.0A Expired - Fee Related CN102005523B (zh) 2009-09-01 2010-09-01 氮化物半导体元件及其制造方法及半导体层的制造方法

Country Status (3)

Country Link
US (1) US8445930B2 (zh)
JP (1) JP5489117B2 (zh)
CN (1) CN102005523B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管
CN104272430A (zh) * 2012-04-26 2015-01-07 欧司朗光电半导体有限公司 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
CN104319234A (zh) * 2014-10-14 2015-01-28 北京大学 一种高晶体质量AlN外延层的生长方法
CN104347771A (zh) * 2013-07-25 2015-02-11 丰田合成株式会社 第iii族氮化物半导体发光器件
CN104319234B (zh) * 2014-10-14 2017-01-04 北京大学 一种高晶体质量AlN外延层的生长方法
CN104078539B (zh) * 2013-03-25 2017-03-01 泰谷光电科技股份有限公司 降低氮化镓缺陷密度的成长方法
CN112802890A (zh) * 2019-09-20 2021-05-14 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120032329A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5649514B2 (ja) 2011-05-24 2015-01-07 株式会社東芝 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP2013008931A (ja) * 2011-06-27 2013-01-10 Rohm Co Ltd 半導体発光素子
JP5996846B2 (ja) 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2013012684A (ja) * 2011-06-30 2013-01-17 Sharp Corp 窒化物半導体発光素子
JP5813448B2 (ja) 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
EP2896725B1 (en) * 2012-09-11 2022-01-19 Tokuyama Corporation Aluminum nitride substrate and group-iii nitride laminate
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US9450150B2 (en) * 2012-10-22 2016-09-20 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
KR101403715B1 (ko) 2012-11-05 2014-06-11 주식회사 엘지실트론 발광 소자 및 그 제조 방법
CN103840044B (zh) * 2012-11-27 2016-10-26 比亚迪股份有限公司 外延片量子阱结构的制备方法
WO2016197077A1 (en) * 2015-06-05 2016-12-08 Sensor Electronic Technology, Inc. Heterostructure with stress controlling layer
US11031240B2 (en) 2016-03-08 2021-06-08 Xidian University Method for growing gallium nitride based on graphene and magnetron sputtered aluminum nitride
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP6642804B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体配列体およびマイクロデバイスの製造方法
JP6642805B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体構造体の製造方法および半導体素子の製造方法
US20210343901A1 (en) * 2020-04-30 2021-11-04 Glo Ab Semiconductor device containing stress relaxation layer and method of making thereof
CN113690263B (zh) * 2020-05-18 2024-02-06 成都辰显光电有限公司 显示基板及显示基板的制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005068A2 (en) * 1998-11-26 2000-05-31 Sony Corporation GaN film having a reduced threading dislocations density and fabrication method thereof
WO2001025511A1 (en) * 1999-10-01 2001-04-12 Cornell Research Foundation, Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
JP2001126985A (ja) * 1999-10-25 2001-05-11 Kyocera Corp 化合物半導体基板
JP2001267692A (ja) * 2000-03-16 2001-09-28 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US20020185660A1 (en) * 2001-04-19 2002-12-12 Goshi Biwa Vapor-phase growth method for a nitride semiconductor and a nitride semiconductor device
JP2003124124A (ja) * 2001-10-12 2003-04-25 Ngk Insulators Ltd 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP2004363251A (ja) * 2003-06-03 2004-12-24 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法
JP2006036561A (ja) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2006074050A (ja) * 2004-08-31 2006-03-16 Osram Opto Semiconductors Gmbh 量子井戸構造を有する放射放出性のオプトエレクトロニック構成素子および該オプトエレクトロニック構成素子の製造方法
CN1791966A (zh) * 2003-05-21 2006-06-21 卢米洛格股份有限公司 通过掩模用横向过生长来制备氮化镓衬底以及由此制备的器件
JP2009059974A (ja) * 2007-09-03 2009-03-19 Univ Meijo 半導体基板、半導体発光素子および半導体基板の製造方法
JP4304750B2 (ja) * 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158760B2 (ja) * 1997-03-13 2008-10-01 日本電気株式会社 ＧａＮ系半導体膜およびその製造方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3476754B2 (ja) 2000-07-28 2003-12-10 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US7053420B2 (en) * 2001-03-21 2006-05-30 Mitsubishi Cable Industries, Ltd. GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP4581478B2 (ja) * 2004-05-12 2010-11-17 日亜化学工業株式会社 窒化物半導体の製造方法
JP5165264B2 (ja) * 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005068A2 (en) * 1998-11-26 2000-05-31 Sony Corporation GaN film having a reduced threading dislocations density and fabrication method thereof
JP4304750B2 (ja) * 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
WO2001025511A1 (en) * 1999-10-01 2001-04-12 Cornell Research Foundation, Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
JP2001126985A (ja) * 1999-10-25 2001-05-11 Kyocera Corp 化合物半導体基板
JP2001267692A (ja) * 2000-03-16 2001-09-28 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US20020185660A1 (en) * 2001-04-19 2002-12-12 Goshi Biwa Vapor-phase growth method for a nitride semiconductor and a nitride semiconductor device
JP2003124124A (ja) * 2001-10-12 2003-04-25 Ngk Insulators Ltd 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
CN1791966A (zh) * 2003-05-21 2006-06-21 卢米洛格股份有限公司 通过掩模用横向过生长来制备氮化镓衬底以及由此制备的器件
JP2004363251A (ja) * 2003-06-03 2004-12-24 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法
JP2006036561A (ja) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2006074050A (ja) * 2004-08-31 2006-03-16 Osram Opto Semiconductors Gmbh 量子井戸構造を有する放射放出性のオプトエレクトロニック構成素子および該オプトエレクトロニック構成素子の製造方法
JP2009059974A (ja) * 2007-09-03 2009-03-19 Univ Meijo 半導体基板、半導体発光素子および半導体基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管
CN104272430A (zh) * 2012-04-26 2015-01-07 欧司朗光电半导体有限公司 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
US9484490B2 (en) 2012-04-26 2016-11-01 Osram Opto Semiconductors Gmbh Epitaxy substrate, method for producing an epitaxy substrate and optoelectronic semiconductor chip comprising an epitaxy substrate
CN104078539B (zh) * 2013-03-25 2017-03-01 泰谷光电科技股份有限公司 降低氮化镓缺陷密度的成长方法
CN104347771A (zh) * 2013-07-25 2015-02-11 丰田合成株式会社 第iii族氮化物半导体发光器件
CN104347771B (zh) * 2013-07-25 2017-05-10 丰田合成株式会社 第iii族氮化物半导体发光器件
CN104319234A (zh) * 2014-10-14 2015-01-28 北京大学 一种高晶体质量AlN外延层的生长方法
CN104319234B (zh) * 2014-10-14 2017-01-04 北京大学 一种高晶体质量AlN外延层的生长方法
CN112802890A (zh) * 2019-09-20 2021-05-14 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法

Also Published As

Publication number Publication date
US8445930B2 (en) 2013-05-21
CN102005523B (zh) 2014-07-16
JP5489117B2 (ja) 2014-05-14
US20110049544A1 (en) 2011-03-03
JP2011077499A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
CN102005523B (zh) 氮化物半导体元件及其制造方法及半导体层的制造方法
CN103035793B (zh) 制备氮化物半导体器件的方法
JP5955226B2 (ja) 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
CN102420278B (zh) 半导体器件及其制造方法
US8828828B2 (en) MOSFET including asymmetric source and drain regions
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
WO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
US8791025B2 (en) Method of producing microstructure of nitride semiconductor and photonic crystal prepared according to the method
US9564316B2 (en) Method of manufacturing semiconductor device and method of maintaining deposition apparatus
JPWO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011155496A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20110062016A1 (en) Method for manufacturing aluminum-containing nitride intermediate layer, method for manufacturing nitride layer, and method for manufacturing nitride semiconductor element
CN103109351A (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件
TWI520325B (zh) Manufacture of nitride semiconductor structures
TWI758996B (zh) 發光二極體及發光二極體陣列
TW202105766A (zh) 包含鈍化層的led前驅物
JP4726408B2 (ja) Ｉｉｉ−ｖ族系窒化物半導体素子およびその製造方法
WO2023120143A1 (ja) 窒化物半導体基板及びその製造方法
US20230420605A1 (en) Substrate structure, manufacturing method therefor, light-emitting device and manufacturing method therefor
JP5075318B2 (ja) 窒化物半導体基板、半導体デバイス、半導体発光素子、半導体受光素子および窒化物半導体基板の製造方法
JP2003298109A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140716