JP2024079871A - エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法 - Google Patents

エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法 Download PDF

Info

Publication number
JP2024079871A
JP2024079871A JP2024028046A JP2024028046A JP2024079871A JP 2024079871 A JP2024079871 A JP 2024079871A JP 2024028046 A JP2024028046 A JP 2024028046A JP 2024028046 A JP2024028046 A JP 2024028046A JP 2024079871 A JP2024079871 A JP 2024079871A
Authority
JP
Japan
Prior art keywords
island
nitride semiconductor
semiconductor layer
growth
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024028046A
Other languages
English (en)
Inventor
剛 神川
シュリーニヴァス ガンドロテューラ
ホンチャン リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2024079871A publication Critical patent/JP2024079871A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法を提供する。【解決手段】ＩＩＩ族窒化物基板１０１の上又は上方に成長制限マスク１０２を形成し、その成長制限マスクを用いそのＩＩＩ族窒化物基板上に１個又は複数個の島状ＩＩＩ族窒化物半導体層１０９を成長させる。そのＩＩＩ族窒化物基板における平面内オフ角方位分布は０．１°超の大きさとし、ｍ面方位結晶性表平面のオフ角方位はｃ面方向に＋約２８°～－約４７°の範囲内とする。その島状ＩＩＩ族窒化物半導体層に備わる少なくとも１個の長辺及び短辺のうち長辺を、その島状ＩＩＩ族窒化物半導体層のａ軸に対し垂直にする。島状ＩＩＩ族窒化物半導体層を、近隣の島状ＩＩＩ族窒化物半導体層と合体させない。【選択図】図１

Description

（関連出願への相互参照）
本願は、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ及びＨｏｎｇｊｉａｎ Ｌｉにより２０１８年３月３０日付で提出され、「横方向過成長を用いた非極性及び半極性デバイス作成方法」(METHOD OF FABRICATING NON-POLAR AND SEMI-POLAR DEVICES BY USING LATERAL OVERGROWTH)と題し、代理人事件番号をＧ＆Ｃ３０７９４．０６８０ＵＳＰ１（ＵＣ２０１８－４２７－１）とする係属中で同一譲受人による米国暫定特許出願第６２／６５０４８７号に基づき、米国特許法第１１９条（ｅ）の規定による利益を主張するものであるので、参照によりその出願を本願に繰り入れることにする。
（発明の分野）
本発明は、エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法に関する。
幾つかのデバイス製造業者で、非極性及び半極性ＧａＮ基板を用い、照明用、光ストレージ用等々のレーザダイオード（ＬＤ）及び発光ダイオード（ＬＥＤ）が生産されてきた。非極性及び半極性ＧａＮ基板を用いることで強いパイロ及びピエゾ電界を避けることができ、それを顕著な放射効率改善につなげることができる。しかしながら、ＩＩＩ族窒化物の非極性及び半極性方向沿いエピタキシャル成長は、極性ｃ面方向沿い成長よりも難しい。
特許文献１によれば、多数のピラミッド型ヒロック（小丘）が、エピタキシャル成長を経た非極性ｍ面ＩＩＩ族窒化物膜の表面上で観測されている。更に、波打ち面が現れて表面粗さが悪化している。こうした表面荒れは光学利得の均一性及びデバイスプロセス揺らぎを引き起こしかねないので、そうした面上にレーザ構造を作成するに当たり非常に厳しい問題となる。それによりそのデバイスプロセスの歩留まりが低下することもある。更に、そのレーザの信頼性がヒロック及び大きな表面荒れの影響を受ける。例えば非特許文献１を参照されたい。
この論文によれば、円滑面が得られる成長条件は非常に狭く、しかも厳格な制限を伴っている。問題の一つは表面モルフォロジがオフ角方位により影響されることであり、周知の通りＧａＮウェハはオフ角方位に関し広い面内分布を有している。従って、その表面モルフォロジがウェハ内で大きく変化する。この場合の歩留まりは低く、そのことが大問題である。例えば非特許文献２を参照されたい。
更に、この論文によれば、漏れ電流に対するヒロックのファセット依存性が逆バイアス条件下にて観測されている。そのことが示しているのは、キャリア濃度及び酸素濃度に対するヒロックのファセット依存性により漏れ電流分布が引き起こされた、ということである。この漏れ電流分布はデバイス、例えばＬＥＤ、ＬＤ、パワーデバイス例えばショットキバリアダイオード（ＳＢＤ）又は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を製作する際に問題となる。
もう一つの問題は、非極性及び半極性ＩＩＩ族窒化物基板を用い成長制限マスク上でエピ層を成長させると、そのマスクの開エリアの中心にてエピ層同士が合体することである。この場合、それらエピ層の中心付近にて、島状ＩＩＩ族窒化物層に凹領域又は窪みが現れる。別の成長条件下では、エピ層の中心付近にて、島状ＩＩＩ族窒化物層に凸領域又は***が現れる場合がある。どちらの場合でも、平坦な表面を有するエピ層を得ようと試みる際に問題が現出する。
米国特許出願公開第２０１７／００９２８１０号明細書
Applied Physics Letters 91, 191906 (2007) Physica Status Solidi (a), Volume 214, Issue 8, 1600829 (2047) Phys. Rev. B 79, 241308(R)
このように、エピタキシャル横方向過成長（ＥＬＯ）を用い非極性及び半極性基板上のエピ層を平坦化する改善された方法が、本件技術分野にて求められている。本発明はこの需要を充足するものである。
上述した従来技術における制限事項を克服するため、並びに本明細書を一読及び理解することで明らかになることであろう他の制限事項を克服するため、本発明に従い開示される半導体デバイス作成方法では、ＩＩＩ族窒化物基板の上又は上方に成長制限マスクを形成し、但しそのＩＩＩ族窒化物基板における平面内オフ角方位分布を０．１°超の広さとし且つｍ面方位結晶性表平面のオフ角方位をｃ面方向に＋約２８°～－約４７°の範囲内とし、そしてその成長制限マスクを用いそのＩＩＩ族窒化物基板上に１個又は複数個の島状ＩＩＩ族窒化物半導体層を成長させる。その後、その島状ＩＩＩ族窒化物半導体層をそのＩＩＩ族窒化物基板から取り外す。
帰結たる島状ＩＩＩ族窒化物半導体層はジャスト方位及びオフ角方位のｍ面方位結晶性表平面を有するものであり、そのｍ面方位結晶性表平面のオフ角方位がｃ面方向に＋約２８°～－約４７°の範囲内であり、その島状ＩＩＩ族窒化物半導体層に備わる少なくとも１個の長辺及び短辺のうち長辺がその島状ＩＩＩ族窒化物半導体層のａ軸に対し垂直で、そして近隣の島状ＩＩＩ族窒化物半導体層と合体していない島状ＩＩＩ族窒化物半導体層である。
その島状ＩＩＩ族窒化物半導体層は放射領域を有し、またその島状ＩＩＩ族窒化物半導体層の層反り領域の縁から少なくとも１μｍのところにその放射領域がある。その島状ＩＩＩ族窒化物半導体層の上表面の縁から５μｍ超のところにその放射領域がある。
その島状ＩＩＩ族窒化物半導体層は縁成長領域を有し、その高さは０．２μｍ未満、幅は５μｍ未満である。
その島状ＩＩＩ族窒化物半導体層は分離領域をも有し、そこにｎ電極が形成される。
本発明では、ＥＬＯを用い半極性及び非極性ＩＩＩ族窒化物基板上に平坦なＩＩＩ族窒化物エピ層を成長させることで、ピラミッド型ヒロック、波打ち面及び凹又は凸領域を減らし又はなくす方法も開示する。
態様によっては、ご理解頂けるように、基板に縁があることでその表面の粗さが劣化する。そのため、成長領域（例．成長制限マスク内の開エリア）を、その基板の縁から分離させる必要がある。本発明では成長制限マスクにより成長領域を分離させる。
更に、基板の表面上にピット及び欠陥が現れた結果、金属有機化学気相堆積（ＭＯＣＶＤ）を用いたエピタキシャル成長の後に粗面が発生することがある。これは暫く前から周知となっている。１個のピットでも広いエリアに亘り表面粗さに影響しかねない。しかしながら、成長領域それぞれを分離させることで、近隣領域における表面粗さの悪化を防止することができる。半極性及び非極性エピタキシャル成長にあっては、成長領域を基板の縁から分離させ広いエリアに影響しないようにすることが、重要である。
言い換えれば、成長領域を成長制限マスクで以て囲むことでその成長領域を分離させる。例えば、その成長制限マスクを、ＳｉＯ２、ＳｉＮ、ＨｆＯ２、Ａｌ２Ｏ３、ＭｇＦ、Ｗ、Ｍｏ等々といった誘電体膜又は金属としてもよい。更に、それらの素材から選定された複数個の層を成長制限マスクにて用いてもよい。
ＥＬＯ法を用い成長させたＩＩＩ族窒化物層のことをＥＬＯ－ＩＩＩ族窒化物層と呼ぶ。ＭＯＣＶＤ又はＨＶＰＥを用いこのＥＬＯ－ＩＩＩ族窒化物層を成長させる際には、キャリアガス流に水素ガスを含める。
ＥＬＯ－ＩＩＩ族窒化物層同士が合体すると、その表面粗さに揺らぎが発生する。更に、合体領域にて多数の積層欠陥及び不整合転位が発生する。
そのため、本発明では、ＥＬＯ－ＩＩＩ族窒化物層の成長を、近隣の島状層同士が合体する前に停止させる。そして、そのＥＬＯ－ＩＩＩ族窒化物層の平坦領域を実質的にヒロックのないものとする。その後、ＩＩＩ族窒化物半導体デバイス層をそのＥＬＯ－ＩＩＩ族窒化物層上で成長させ、そしてそれらＩＩＩ族窒化物半導体デバイス層をそのＩＩＩ族窒化物基板から取り外す。合体に至らないうちにＭＯＣＶＤ成長を止めてあるので、それらは互いに別体化することとなる。本方法では平坦な表面層及びデバイス層が高歩留まりで得られる。
本発明ではＩＩＩ族窒化物基板やヘテロ基板を用いることができる。本発明でより望ましいのはＩＩＩ族窒化物基板を用いることであり、それにより高品質なＩＩＩ族窒化物ベース半導体層を得ること、並びにエピタキシャル成長中の基板の反り又は曲がりを避けることができる。本発明では低欠陥密度デバイスも得られる。
成長制限マスクを通じたＩＩＩ族窒化物ベース半導体層の成長が可能である限り、例えばサファイア、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ等々、どのようなＩＩＩ族窒化物ベース基板又はヘテロ基板であれ用いることができる。
更に、ＩＩＩ族窒化物ベース半導体層及びＩＩＩ族窒化物ベース基板を、Ａｌ、Ｉｎ及びＢ並びに他の不純物例えばＭｇ、Ｓｉ、Ｏ、Ｃ、Ｈ等々をも、含むものとしてもよい。
ＥＬＯ－ＩＩＩ族窒化物層は開エリアにて、及び／又はその開エリアにある中間層を介して、ＩＩＩ族窒化物基板上にエピタキシャル成長させる。そのＥＬＯ－ＩＩＩ族窒化物層及びＩＩＩ族窒化物半導体デバイス層の品質は際立って高く、それら島状ＩＩＩ族窒化物ベース半導体層を備えるデバイスは際立って高品質なものとなる。更に、非極性及び半極性基板上にエピ層を成長させた後にはヒロックがエピ層表面上によく出現するが、それら島状ＩＩＩ族窒化物半導体層はヒロックのない平坦な表面モルフォロジを有するものとなる。
ＭＯＣＶＤやＨＶＰＥでは、水素ガスを含有するキャリアガスを用いた方がよい。水素は成長初期にて決定的な役割を演じる。従来技術によれば、ＭＯＣＶＤによるＧａＮ層成長中に、水素のキャリアガスが表面モルフォロジを悪化させることが判明している。しかしながら、成長領域が成長制限マスクで以て囲まれていれば、状況は違ってくる。
水素入りキャリアガスは、開エリア内にてエピ層の縁側を効果的に食刻する。この効果が妨げとなるので、開エリアのどちら側でもエピ層が成長し始まりにくくなる。
キャリアガスが水素を含有していなければ、開エリアの両側に多数のエピ層コアが発生する。更なる成長により、それらエピ層コアが開エリアの中心又はその付近で合体することとなろう。そのため、そのＥＬＯ－ＩＩＩ族窒化物層に窪み領域が現れる。こうした成長が様々な非極性及び半極性平面上で発生している。
他方、水素ガス入りキャリアガスを用いてもよく、そうすればエピ層コアが成長初期段階にて開エリアの中心又はその付近に形成されることとなる。この場合、そのＥＬＯ－ＩＩＩ族窒化物層には何ら窪み領域やピラミッド型ヒロックが現れず、非常に平坦で滑らかな粗さの面を得ることができる。
上掲の理由からすれば、ＥＬＯ－ＩＩＩ族窒化物層を成長させる際には、少なくとも成長初期にて、水素入りのキャリアガスを用いた方がよかろう。更に、そのキャリアガスを水素ガス単独のものとすることも、水素ガスと窒素ガスの混合物とすることもできる。
本発明では、それら島状層をその基板から取り外すこともできる。ホモエピタキシャル層の場合、そのホモエピタキシャル層と基板表面との間にヘテロ界面がないため、基板から取り外すのが難しい。しかしながら、本発明を用いれば、ホモエピタキシャル島状層を基板から迅速且つ容易な要領で取り外すことができる。
例えば、ＳｉＯ２、ＳｉＮ、ＨｆＯ２、Ａｌ２Ｏ３、ＭｇＦ等々といった誘電体膜又は金属等、成長制限マスクを用いる方法で、基板を除去すればよい。その成長制限マスクと、そのマスク上にＥＬＯにより成長されるどの後続ＩＩＩ族窒化物層との間でも、界面の結合強度は低い。その接合エリア（開エリア幅）は、制御次第でチップサイズより大きくもなるし小さくもなる。しかもＥＬＯ法では劈開点及び劈開界面が提供される。従って、その基板からホモエピタキシャル層を剥すのは容易である。
更に、これらの方法ではｍ面での劈開を用いる。ｍ面はＧａＮ面のなかで最も容易に劈開する面である。本方法では、その劈開点を容易な要領で決めることもできる。例えば、劈開点をその成長制限マスクの縁に設けてもよい。改善策の一つは、基板除去前にフッ化水素酸（ＨＦ）、バッファドＨＦ（ＢＨＦ）その他のエッチャントを用いマスクを溶解させることにある。
その後は、低温熔融金属及び／又は半田を用いそのウェハを支持基板に接合し、その金属をエッチャントによって溶解させる。その接合部はＩＩＩ族窒化物層でありＩＩＩ族窒化物基板上にある。利用する支持基板は、そのＩＩＩ族窒化物基板とは異なる熱膨張を有するものとすることができる。両基板を接合後に加熱又は除熱する。熱膨張の違いによって、その支持基板に接合されているＩＩＩ族窒化物層に応力が加わる。この応力は、そのＩＩＩ族窒化物層のうち、ＩＩＩ族窒化物層・基板間にある部分に加わる。劈開が、その成長制限マスクの縁にある劈開点から始まる。最終的には、劈開がその劈開点の逆側に行き着く。とはいえ、劈開を開始させるには引き金が必要である。
上掲の場合のように、熱膨張差からくる応力を用い劈開の引き金を引いてもよい。とはいえ、そうした応力の使用が不必要なこともある。例えば超音波等々を用い劈開の引き金を引いてもよい。機械的除去例えば超音波劈開を用いうる場合は、ｍ面劈開であるためその基板を迅速に且つ非常に弱い応力で除去することができる。更に、劈開点が楔形であることで劈開点判別が容易になる。更に、劈開点のこうした形状は、高歩留まりを達成する上で重要である。
これらの方法を用いることで、例えば２インチ（１インチ＝約２．５ｃｍ）超なる大型のウェハを初め、ウェハ及びＩＩＩ族窒化物ベース基板からデバイス層を容易に取り外すことができる。
加えて、島状ＩＩＩ族窒化物ベース半導体層同士が合体せず、内部歪が解放されるため、あらゆるクラック発生が回避される。
本発明の主たる目的とされている通り、そのＩＩＩ族窒化物ベース基板又はヘテロ基板が広い平面内オフ角方位分布を有している場合でさえ、ヒロックや波打ち荒れのない大面積円滑面が得られる。
本発明では、島状ＩＩＩ族窒化物層が必ずしも基板から取り外されない。島状ＩＩＩ族窒化物層を基板から取り外すのなら上述のプロセスを用いることができる。
以下参照する図面では、一貫して、類似する参照符号により対応諸部分が表されている。
本発明の一実施形態に係る構造であり基板及びその上に堆積された様々な層を備えるものの模式図である。 本発明の一実施形態に係る構造の作成を描出する模式図である。 本発明の一実施形態に係る構造の作成を描出する模式図である。 本発明の一実施形態に係る構造の作成を描出する模式図である。 本発明の一実施形態に係る構造の作成を描出する模式図である。 本発明の一実施形態に係る構造の作成を描出する模式図である。 本発明の一実施形態に係る構造の作成を描出する模式図である。 （ａ）及び（ｂ）は本発明の一実施形態に係る成長制限マスク上半導体層成長を描出する模式図である。 （ａ）及び（ｂ）は本発明の一実施形態に係る成長制限マスクを描出する模式図である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る成長制限マスクを描出する模式図である。 本発明の一実施形態に係る成長制限マスクを描出する模式図である。 本発明の一実施形態に係る成長制限マスクを描出する模式図である。 本発明の一実施形態に係るデバイス構造及びその作成を描出する模式図である。 本発明の一実施形態に係るデバイス構造及びその作成を描出する模式図である。 本発明の一実施形態に係る構造取外しプロセスを描出する模式図である。 本発明の一実施形態に係る構造取外しプロセスを描出する模式図である。 本発明の一実施形態に従い取り外された構造の図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る実験結果を描出する図面代用写真である。 本発明の一実施形態に係る結晶方位を描出する模式図である。 本発明の一実施形態に係る結晶方位を描出する模式図である。 本発明の一実施形態に係るデバイス構造を描出する模式図である。 本発明に係る実験結果を描出する一連の図面代用写真である。 本発明の一実施形態に係る結晶方位を描出する模式図及び図面代用写真である。 本発明の一実施形態に係る結晶方位を描出する模式図及び図面代用写真である。 （ａ）及び（ｂ）は本発明の一実施形態に係る半導体成長構造を描出する模式図であり、（ｃ）は本発明の一実施形態に係る図１５（ｂ）の構造の図面代用写真である。 本発明の一実施形態に係る実験結果を描出する模式図及び図面代用写真である。 （ａ）～（ｃ）は本発明の一実施形態に係る成長制限マスク上半導体層成長を描出する模式図である。
好適実施形態についての以下の記述では、本発明を実施可能な具体的実施形態を参照する。ご理解頂けるように、本発明の技術的範囲から離隔することなく他の諸実施形態を利用すること及び構造的変形をなすことができる。
［概観］
本発明で述べる半導体デバイス作成方法では、非極性又は半極性ＩＩＩ族窒化物基板上に成長させたエピタキシャルＩＩＩ族窒化物層に関し円滑平坦面を得た上で、その面上に半導体デバイスを製造する。
一実施形態に係る方法は、
●複数個の縞状開エリアを有する成長制限マスクを基板上、例えばＩＩＩ族窒化物基板又はヘテロ基板上に直接又は間接形成する工程であり、
○その基板の平面内オフ角方位分布が０．１°超の広さ、ｍ面方位結晶性表平面のオフ角方位がｃ面方向に＋約２８°～－約４７°の範囲内であり、且つ
○それら開エリアに備わる長辺及び短辺のうち長辺がａ軸に対し垂直な工程と、
●その成長制限マスクを用いその基板上に１個又は複数個の島状ＩＩＩ族窒化物半導体層を成長させる工程であり、
○その島状ＩＩＩ族窒化物ベース半導体層が水素雰囲気内で成長し、且つ
○その成長が進む方向がその成長制限マスクの縞状開エリアに対し平行であり島状ＩＩＩ族窒化物ベース半導体層同士が合体しない工程と、
●その島状ＩＩＩ族窒化物半導体層をそのＩＩＩ族窒化物基板から取り外す工程と、
を有する。
帰結たる島状ＩＩＩ族窒化物半導体層はジャスト方位及びオフ角方位のｍ面方位結晶性表平面を有するものであり、そのｍ面方位結晶性表平面のオフ角方位がｃ面方向に＋約２８°～－約４７°の範囲内にあり、その島状ＩＩＩ族窒化物半導体層に備わる少なくとも１個の長辺及び短辺のうち長辺がその島状ＩＩＩ族窒化物半導体層のａ軸に対し垂直で、そして近隣の島状ＩＩＩ族窒化物半導体層と合体していない島状ＩＩＩ族窒化物半導体層である。
その島状ＩＩＩ族窒化物半導体層は放射領域を有するものであり、その放射領域が、その島状ＩＩＩ族窒化物半導体層の層反り領域の縁から少なくとも１μｍで、且つその島状ＩＩＩ族窒化物半導体層の上表面の縁から５μｍ超のところにあるものである。
その島状ＩＩＩ族窒化物半導体層は縁成長領域を有し、その縁成長領域の高さが０．２μｍ未満、幅が５μｍ未満のものである。
その島状ＩＩＩ族窒化物半導体層は分離領域をも有し、そこにｎ電極が形成されたものである。
そして、その島状ＩＩＩ族窒化物半導体層を用い作成されたデバイスにより、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ショットキバリアダイオード（ＳＢＤ）又は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、平坦面領域上及び／又は開エリア上で処理されたものが構成されうる。
［半導体構造及び作成方法］
図１は本発明の一実施形態に係る半導体構造を描出する模式図であり、この構造には基板１０１、成長制限マスク１０２、開エリア１０３、無成長領域１０４、ＥＬＯ－ＩＩＩ族窒化物層１０５、ＩＩＩ族窒化物半導体デバイス層１０６、平坦面領域１０７、層反り領域１０８及び（平坦面領域１０７及び層反り領域１０８上に形成された）島状ＩＩＩ族窒化物半導体層１０９、例えば光放射領域１１０を有するそれが備わっている。
この半導体構造を作成する方法は、以下の諸工程を含むものである。
１．ＥＬＯ＋ＩＩＩ族窒化物半導体層
図２（ａ）記載の通り、ＩＩＩ族窒化物層１０５例えばＧａＮ層を、ＳｉＯ２からなる成長制限マスク１０２で以てパターン付与（パターン化）された基板１０１上に、ＥＬＯにより成長させる。
基板１０１は、例えばＧａＮ基板、ＡｌＮ基板、ｍ面サファイア基板等々で構成すればよい。実施形態の一つはＧａＮ基板１０１を用いるものであり、ｃ面（０００１）方向に－４７°～＋４７°のオフ角を有するｍ面がその成長面とされる。
成長制限マスク１０２を構成するパターン化ＳｉＯ２の幅は２０μｍ、間隔は１５０μｍであり、その成長制限マスク１０２のＳｉＯ２縞は＜０００１＞軸に沿わせる。ＥＬＯ－ＩＩＩ族窒化物層１０５同士が、その成長制限マスク１０２のＳｉＯ２の頂部上で合体しないようにする。その上で、ＩＩＩ族窒化物半導体デバイス層１０６を含めエピ層を成長させ、平坦面領域１０７及び層反り領域１０８を出現させることで、島状ＩＩＩ族窒化物半導体層１０９例えばＧａＮ層、ＡｌＧａＮ層、ＡｌＩｎＧａＮ層等々を発生させる。
その上で、島状ＩＩＩ族窒化物半導体層１０９のうち平坦面領域１０７上で畝形成プロセスを実行することで、ＬＤデバイスを形成すればよい。これに代え、ＬＥＤデバイスその他のデバイスを作成してもよい。
２．ウェットエッチングにより成長制限マスクを溶解させる
図２（ｂ）記載の通り、成長制限マスク１０２のＳｉＯ２を化学溶液、例えばフッ酸塩（ＨＦ）、バッファドＨＦ（ＢＨＦ）等々を用い溶解させる等して除去する。こうすることで、デバイスをＧａＮ基板１０１から劈開させやすくなる。このプロセスを実行した後にエピ層を基板１０１から取り外すのが最善である。
３．ＴＣＯｐパッド堆積＋畝形成プロセス
図２（ｃ）記載の通り、ＺｒＯ２層２０１のパターンを付与し、上側ｐコンタクト２０２例えばＴＣＯ（透明導電酸化物）をそれらデバイス上に堆積させ、その後にｐパッド２０３を堆積させる。加えて、ｐ－ＡｌＧａＮクラッド層及び電極を用いることができるが、本発明はそれらの構造に限定されない。
４．支持基板を接合する
図２（ｄ）記載の通り、金属対金属接合又は半田付け技術を用い、支持基板２０４たるキャリアウェハ（Ｓｉ、Ｃｕ、Ｃｕ－Ｗ等々）にそれらデバイスをフリップチップ接合する。
５．支持基板を加熱する
図２（ｅ）記載の通り、支持基板２０４を加熱することで、それらデバイスを劈開点２０５にて基板１０１から且つ劈開面２０６に亘り取り外していく。これに代え、支持基板２０４を除熱することでこの機能を成し遂げてもよい。
６．Ｎ電極堆積
図２（ｆ）記載の通り、背面ｎコンタクト２０７例えばＴＣＯ、Ｔｉ／Ａｌ、Ｔｉ／Ａｕ、Ｈｆ／Ａｌ／Ｍｏ／Ａｕ等々を、それらデバイス上に堆積させる。但し、ｎコンタクト２０７はこれらの素材に限定されない。
６．チップスクライビング
図３（ａ）及び図３（ｂ）記載の通り、チップスクライビングを実行してそれらデバイスを分離させるとよい；図３（ａ）には、平坦面領域１０７、層反り領域１０８及び島状ＩＩＩ族窒化物ベース半導体層１０９と、分け目である無成長領域１０４とについて、頂面外観が示されており、図３（ａ）の部分拡大図たる図３（ｂ）にはそのＬＤデバイスの付加的な特徴のうち畝状縞構造３０１、エッチド鏡領域３０２及びチップスクライブライン３０３が示されている。
［用語の定義］
（ＩＩＩ族窒化物ベース基板）
成長制限マスク１０２を通じたＩＩＩ族窒化物ベース半導体層の成長が可能なＩＩＩ族窒化物ベース基板１０１である限り、例えばバルクＧａＮ又はＡｌＮ結晶から｛１－１００｝、｛２０－２１｝、｛２０－２－１｝、｛１０－１１｝、｛１０－１－１｝面等々で或いは他の面上でスライスされた何れのＩＩＩ族窒化物基板１０１でも、用いることができる。バルクＧａＮ基板のオフ角方位はｍ面からｃ面方向に０°～±４７°である。
ＩＩＩ族窒化物ベース基板１０１及びバルクＧａＮがＡｌ、Ｉｎ、Ｂ等々を含有していてもよい。
（ＩＩＩ族窒化物ベース半導体層）
ＩＩＩ族窒化物ベース半導体層内にはＥＬＯ－ＩＩＩ族窒化物層１０５、ＩＩＩ族窒化物半導体デバイス層１０６及び島状ＩＩＩ族窒化物ベース半導体層１０９がある。これらＩＩＩ族窒化物ベース半導体層は、Ｉｎ、Ａｌ及び／又はＢと、その他の不純物例えばＭｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等々とを、含有するものとすることができる。
ＥＬＯ－ＩＩＩ族窒化物層１０５は概ねＧａＮ層で構成されるが、他のＩＩＩ族窒化物層を用いてもよい。
ＩＩＩ族窒化物半導体デバイス層１０６は概ね２個以上の層を有しており、それにはｎ型層、アンドープ層及びｐ型層のうち少なくとも一層が含まれている。ＩＩＩ族窒化物半導体デバイス層１０６が１個又は複数個のＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＩｎＮ層等々を有していてもよい。
島状ＩＩＩ族窒化物ベース半導体層１０９は、典型的には、（１－１０ａ）面（但しａは任意の整数）、（１１－２ｂ）面（但しｂは任意の整数）又はそれらに対し結晶学的に等価な面に沿った側面付で形成し、或いはその島状ＩＩＩ族窒化物半導体層１０９の側面のなかに（１－１０ａ）面（但しａは任意の整数）を含める。
近隣島状ＩＩＩ族窒化物半導体層１０９相互間の距離は概ね３０μｍ以下、好ましくは１０μｍ以下とするが、これらの値に限定されるものではない。島状ＩＩＩ族窒化物半導体層１０９間距離が好ましくも無成長領域１０４の幅となる。
図４（ａ）及び図４（ｂ）記載の通り、島状ＩＩＩ族窒化物半導体層１０９は短辺４０１及び長辺４０２を有しており、その長辺４０２がａ軸に対し垂直である。
様々な実施形態に従い島状ＩＩＩ族窒化物半導体層１０９が用いられ、それにより発光ダイオード、レーザダイオード、ショットキダイオード、フォトダイオード、トランジスタ等々が作成されるが、それらのデバイスに限定されるものではない。本発明はマイクロＬＥＤ及びＬＤ、例えば端面発光レーザ（ＥＥＬ）及び垂直共振器面発光レーザ（ＶＣＳＥＬ）向けにひときわ有用である。
電極の個数及び配置は半導体デバイスの種別に依存しており、通常は所定部分に諸電極が配置される。
（成長制限マスク）
成長制限マスク１０２は誘電体層、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦか、耐火金属又は貴金属、例えばＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等々で構成する。上掲の素材から選抜し成長制限マスク１０２をラミネート構造としてもよい。上掲の素材から選び多層積層構造としてもよい。
一実施形態に係る成長制限マスク１０２の厚みは約０．０５～３μｍである。マスク幅は２０μｍ超が望ましく、４０μｍ超の幅がより望ましい。
（水素エッチングの効果）
本発明ではキャリアガスに水素ガスを含有させることができる。水素ガスにはＧａＮ層を食刻する効果、或いはそれらの成長速度を低下させる効果がある。成長制限マスク１０２の幅がこうした効果に影響する。ＧａＮ層は成長制限マスク１０２上で成長しないので、そのエリアでのＧａＮ層エッチング向け水素消費は非常に少ない。
そのため、開エリア１０３の縁に達する水素原子の個数が増すことから、開エリア１０３の縁が水素エッチングに強く影響されることとなる。他方、開エリア１０３の中心に達する水素原子の個数は縁に比べ少なくなる。
この効果を図５にて看取することができる。単純化のため、このパターン化基板１０１では開エリアを幅広とし約１００μｍとしてある。図５記載の通り、その開エリア１０３の縁エリア５０１はその開エリアの中心エリアよりも細く、そのことが水素エッチングの効果を示している。
この効果は、図６（ａ）～図６（ｉ）記載の通り初期におけるその層の成長にも影響する。例えば、図６（ｂ）記載の通り、水素エッチングの効果で開エリア１０３の中心にコア６０１が形成されるため、ＥＬＯ－ＩＩＩ族窒化物層１０５の中心における窪み領域の形成が回避される。
上掲の理由で、成長制限マスク１０２が幅広な方が、開エリア１０３の縁における水素エッチングの効果が強まる。そのため、マスク１０２の幅を２０μｍ超とするのが望ましく、４０μｍ超の幅がより望ましい。その一方で、成長制限マスク１０２上にデブリが現れるかもしれないので、成長制限マスク１０２の幅は１８０μｍ未満が望ましい。
更に、開エリア１０３の幅は２μｍ超とするのが望ましい。開エリア１０３の幅が２μｍ未満であると、水素エッチングの効果故に、水素キャリアガス条件で以て開エリア１０３にＧａＮ層を成長させるのが難しい。
（成長制限マスクの方向）
一例に係る成長制限マスク１０２は、図７（ａ）～図７（ｃ）に１０３として示す通り、複数個の縞状開エリア１０３を有している。それら縞状開エリア１０３は、ＩＩＩ族窒化物ベース半導体層の１１－２０方向に対し平行な第１方向と、ＩＩＩ族窒化物ベース半導体層の０００１方向に対し平行な第２方向に沿い、それぞれ第１間隔，第２間隔にて周期的に配列されており、且つ第２方向に延びている。
縞状開エリア１０３の幅は、典型的には第２方向に沿い一定とするが、必要に応じ第２方向に沿い変化を付けてもよい。
成長制限マスク１０２は複数個の縞状開エリア１０３を備えており、それらがＥＬＯ－ＩＩＩ族窒化物層１０５の１１－２０方向に対し平行な第１方向に沿い周期的に配列されると共に、ＥＬＯ－ＩＩＩ族窒化物層１０５の１－１００方向に対し平行な第２方向に延びている；成長制限マスク１０２は更に複数個の縞状開エリア１０３を備えており、それらが先の縞状開エリア１０３と同間隔で第１方向に沿い周期的に配列され且つ先の縞状開エリア１０３に対し半間隔ずらされて第２方向に延びているため、それら複数個の縞状開エリア１０３が先の縞状開エリア１０３の端部と第２方向に沿い所定距離に亘り重なる態となっている。これら縞状開エリア１０３の幅は、典型的には第２方向に沿い一定とするが、必要に応じ第２方向に沿い変化を付けてもよい。
図７（ｃ）記載の例では基板１０１が重複エリアを有していない。ピッチｃは、１－１００方向に対し平行な方向に沿った島間距離である。この例ではヒロックのない円滑面を容易に得ることができる。
（平坦面領域）
平坦面領域１０７は層反り領域１０８同士の間にある。更に、平坦面領域１０７は成長制限マスク１０２上にある。
半導体デバイスの作成は主としてその平坦面領域１０７上で実行する。平坦面領域１０７の幅は少なくとも５μｍとするのが望ましく、１０μｍ以上がより望ましい。平坦面領域１０７では各半導体層の厚みに高い均一性がある。
（層反り領域）
図８（ａ）及び図８（ｂ）描出の通り、層反り領域１０８及び反り能動領域８０１がデバイス内に残ることがある。定義上、層反り領域１０８とは、反り能動領域８０１外にあり反り能動領域８０１を含む領域のことである。
デバイスの作成が層反り領域１０８上で部分的に実行されることがある。より好ましくは、層反り領域１０８にある諸層をエッチングにより除去する。例えば、能動層のうち少なくとも層反り領域１０８内部分をエッチングプロセス、例えばドライエッチング又はウェットエッチングを用い除去した方がよい。
非極性又は半極性基板１０１を用いると、島状ＩＩＩ族窒化物半導体層１０９の片側に２個又は３個のファセット（切子面）８０２，８０３，８０４が現れる。ファセットが３個の場合、そのうちの第１ファセット８０２が畝状構造形成用の主エリアとなる一方、第２ファセット８０３及び第３ファセット８０４が層反り領域１０８内となる。
層反り領域１０８が能動層込みでＬＥＤデバイス内に残っていると、能動層からの放射光のうち一部分が再吸収される。結果として、能動層のうち少なくとも層反り領域１０８内部分をエッチングにより除去するのが望ましい。
層反り領域１０８が能動層込みでＬＤデバイス内に残っていると、低屈折率故にレーザモードが層反り領域１０８の影響を受けることがある（例．ＩｎＧａＮ層）。結果として、能動層のうち少なくとも層反り領域１０８内部分をエッチングにより除去するのが望ましい。より好ましいのはエッチングを２回実行することであり、そのうち１回目のエッチングで第２ファセット８０３領域内能動層を基板１０１からのエピ層取外しに先立ち除去し、２回目のエッチングで第３ファセット８０４領域内能動層を基板１０１からのエピ層取外し後に除去すればよい。層反り領域１０８がＬＤデバイス内に残るのであれば、畝状縞構造の縁をその層反り領域１０８の縁から少なくとも１μｍ以上のところにすべきである。
放射領域は電流注入領域である。ＬＤ例における放射領域は畝状構造である。ＬＥＤ例における放射領域は、ｐコンタクト電極が形成される領域である。ＬＤ及びＬＥＤの両例における放射領域の縁は、層反り領域１０８の縁から少なくとも１μｍ以上、より望ましくは５μｍのところとすべきである。
別の視点からすると、開エリア１０３以外の平坦面領域１０７のエピタキシャル層は開エリア１０３のエピタキシャル層よりも低欠陥密度である。そのため、その両翼を含め平坦面領域１０７上に畝状縞構造を形成するのが望ましい。
（第１及び第２支持基板）
必要に応じ、本半導体デバイス製造方法に更に、第１支持基板を島状ＩＩＩ族窒化物半導体層１０９の露出面側、第１支持基板をＩＩＩ族窒化物基板１０１の露出面側に接合した後、島状ＩＩＩ族窒化物半導体層１０９をＩＩＩ族窒化物基板１０１から剥す工程を、組み込んでもよい。それら第１及び第２支持基板は、元素半導体、化合物半導体、金属、合金、窒化物ベースセラミクス、酸化物ベースセラミクス、ダイアモンド、炭素、プラスチック等々で構成すればよく、またそれら素材で作成された単層構造又は多層構造を備えていてもよい。金属例えば半田等々か有機接着剤を、それら第１及び第２支持基板の接合に用いればよく、それらは随意に選択される。
（支持膜）
図９（ａ）及び図９（ｂ）描出の通り、支持膜９０１を用いデバイスを基板１０１から取り外すことができる。支持膜９０１は接着テープ、ＵＶテープ、ポリイミドテープ等々でよいが、これらの素材に限定されるものではない。
一実施形態に係る支持膜９０１はポリイミドテープ層（２０～５０μｍ）を備えるものであり、その層をｐパッド２０３の金属層表面にロールで付着させる。基板１０１の表面から離れる方向に且つ劈開面２０６に沿いそのテープ９０１をやさしく引っ張っていくと、劈開点２０５にて開裂が生じる。この要領で取り外されたデバイスバーの画像を図９（ｃ）に示す。
また、スポーリング後の過剰な薄膜反りを防ぐには、テープ９０１の外寄り部分を用いその標本をフレームにしっかり固定すればよい。
［作成方法］
本半導体デバイス製造方法に、更に、ＩＩＩ族窒化物基板１０１上に成長制限マスク１０２を形成する工程を組み込んでもよい。
例えば、ｍ面（１－１００）自立ＧａＮ基板１０１を、ＳｉＯ２からなる成長制限マスク１０２と併用してもよい。図７（ａ）～図７（ｃ）記載の通り、開エリア１０３は＜１－１００＞に対し平行な方向沿いとする。半極性（２０－２１），（２０－２－１）基板１０１を用いるのであれば、開エリア１０３はそれぞれ［－１０１４］，［１０－１４］に対し平行な方向沿いとする。開エリア１０３の幅ｂを２μｍ～１８０μｍ、より好ましくは４μｍ～５０μｍとすることで、円滑面が得られやすくなる。
そのエピタキシャル成長には金属有機物化学気相堆積（ＭＯＣＶＤ）を用いる。ＩＩＩ族元素源としてはトリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）及びトリエチルアルミニウム（ＴＭＡｌ）を用いる。窒素を供給する生ガスとしてはアンモニア（ＮＨ３）を用いる。ＩＩＩ族元素源のキャリアガスとしては水素（Ｈ２）及び窒素（Ｎ２）を用いる。エピ層に関し円滑面を得る上で、キャリアガスに水素を含有させることが重要である。
ｎ型及びｐ型ドーパントとしては塩及びビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）を用いる。圧力は５０～７６０Ｔｏｒｒとなるよう設定する。ＧａＮ成長温度は１０５０～１２５０℃の範囲内とする。
約２～８時間の成長時間を経て、島状ＩＩＩ族窒化物半導体層１０９の寸法が、
・厚み：２０～６０μｍ
・バー幅：４０～１５０μｍ（なお、このバー幅が島状ＩＩＩ族窒化物半導体層１０９の幅である）
となる。
本方法にて、基板１０１上にＩＩＩ族窒化物ベース半導体層を成長させた後、そのＩＩＩ族窒化物ベース半導体層の上表面側に第１支持基板を接合し、その後そのＩＩＩ族窒化物ベース基板１０１からそれら第１支持基板及びＩＩＩ族窒化物ベース半導体層を剥すようにしてもよい。
加えて、本方法に更に、島状ＩＩＩ族窒化物半導体層１０９の表面のうち、基板１０１から第１支持基板及び島状ＩＩＩ族窒化物半導体層１０９を剥すことで露わになったところに、１個又は複数個の電極を形成する工程を、組み込んでもよい。
必要に応じ、本半導体デバイス製造方法に更に、基板１０１上に島状ＩＩＩ族窒化物半導体層１０９を成長させた後、その島状ＩＩＩ族窒化物半導体層１０９の上表面上に１個又は複数個の電極を形成する工程を、組み込んでもよい。ｎ電極を、劈開技術を用いＩＩＩ族窒化物ベース半導体層が取り外された後に、形成してもよい。
本方法に更に、成長制限マスク１０２のうち少なくとも一部分、好ましくは大半、より好ましくは全てを、ウェットエッチャントにより除去する工程を、組み込んでもよい。とはいえ、基板１０１を除去するのにこのプロセスが常に必要なわけではない。同じく必要に応じ、ＩＩＩ族窒化物ベース半導体層と接合された側にて、第１支持基板の主面上に、導体薄膜又は導体ラインを形成してもよい。
本発明によれば、成長制限マスク１０２上でその成長制限マスク１０２の縞状開エリア１０３から横方向に成長する島状ＩＩＩ族窒化物半導体層１０９の結晶化度が非常に高いので、高品質半導体結晶製のＩＩＩ族窒化物ベース半導体層を得ることができる。
更に、ＩＩＩ族窒化物ベース基板１０１を用いることで２個の長所が得られうる。長所の一つは、高品質な島状ＩＩＩ族窒化物半導体層１０９、例えばサファイア基板１０１を用いた場合に比べ非常に低い欠陥密度を有するそれが、得られることである。もう一つの長所は、エピ層及び基板１０１の両者で類似又は同一素材を用いることで、エピタキシャル層内歪を減らせることである。また、熱膨張が類似又は同一なおかげで、本方法によれば、エピタキシャル成長中の基板１０１の反り量を減らすことができる。その効果は、上述の通り、生産歩留まりを高めて温度の均一性を改善できることである。けれども、ヘテロ基板１０１例えばサファイア（ｍ面）、ＬｉＡｌＯ２、ＳｉＣ、Ｓｉ等々も用いることができる。より好ましいことに、上掲の理由で、自立ＩＩＩ族窒化物基板１０１を用いることができる。ヘテロ基板１０１を用いるのであれば、劈開点での結合強度が弱いため、取り外すのが容易となる。
結局、本発明では、ＩＩＩ族窒化物ベース半導体で構成された基板１０１、その基板１０１上に直接又は間接配置されており１個又は複数個の縞状開エリア１０３を有する成長制限マスク１０２、並びに（１－１００）面方位にて成長制限マスク１０２を用い基板１０１上に成長させた１個又は複数個の島状ＩＩＩ族窒化物半導体層１０９であり、その成長制限マスク１０２の縞状開エリア１０３が長辺及び短辺を有し、その長辺が、図７（ａ）、図７（ｂ）及び図７（ｃ）記載の通り島状ＩＩＩ族窒化物半導体層１０９のａ軸方向に対し垂直な方向に沿うものが、開示されている。
一実施形態に係る成長制限マスク１０２は、スパッタリング又は電子ビーム蒸着又はＰＥＣＶＤ（プラズマ加速化学気相堆積）によって堆積されるが、これらの方法には限定されない。
また、複数個の島状ＩＩＩ族窒化物半導体層１０９を成長させる際に、それらの層１０９を相互分離させること、即ち分離状態で形成することで、個々の島状ＩＩＩ族窒化物半導体層１０９内で生じる引張応力又は圧縮応力が制限されその島状ＩＩＩ族窒化物ベース半導体層１０９内に留まることとなるため、その引張応力又は圧縮応力の効果は他のＩＩＩ族窒化物ベース半導体層上に及ばない。
また、成長制限マスク１０２とＥＬＯ－ＩＩＩ族窒化物層１０５とを化学的に接合していないため、ＥＬＯ－ＩＩＩ族窒化物層１０５内応力を、成長制限マスク１０２・ＥＬＯ－ＩＩＩ族窒化物層１０５間界面にて生じる摺動により緩和することができる。
また、図１及び図４（ａ）～４（ｂ）中に無成長領域１０４により示した通り、各島状ＩＩＩ族窒化物半導体層１０９間に間隙を存在させることで、複数個の島状ＩＩＩ族窒化物半導体層１０９がローをなす基板１０１が得られ、またそれが可撓性を有するものとなるので、外力印加時にそれを変形させやすく反らせることができる。
そのため、基板１０１内に僅かな歪み、曲がり又は変形が生じた場合でも、些少な外力によりそれを容易に正すことができ、それによりクラック発生を回避することができる。結果として、真空チャッキングによる基板１０１のハンドリングが可能となるので、それら半導体デバイスの製造プロセスをより容易に実行することが可能となる。
既説の通り、基板１０１の曲がりを抑えることで高品質半導体結晶製の島状ＩＩＩ族窒化物半導体層１０９を成長させることができ、更に、そのＩＩＩ族窒化物ベース半導体層が非常に厚い場合でさえも、クラック発生等々を抑えることができるので、大面積半導体デバイスを容易に実現することができる。
（第１実施形態）
第１実施形態に係るＩＩＩ族窒化物ベース半導体デバイス及びその製造方法について説明する。
第１実施形態ではまず基板１０１を準備し、複数個の縞状開エリア１０３を有する成長制限マスク１０２をその基板１０１上に形成する。本実施形態では基板１０１をＩＩＩ族窒化物半導体例えばＧａＮ製のものとしている。
幾枚かの基板１０１を相異なるオフ角方位で以て調製してもよい。図６（ｄ）中の４枚のＳＥＭ（走査型電子顕微鏡）画像は、方位不整「（ｃ軸，ａ軸の方への）」と付記されている通り、相異なるオフ角方位を有する基板１０１上の島状ＩＩＩ族窒化物半導体層１０９の表面画像であり、ここではキャリアガスがＨ２とされている。そのオフ角方位は、ｍ面からｃ軸に向かい－１°のところ（即ちｃ面）まで、またａ軸に向かい０°（即ち０．０２°未満）のところ（即ちａ面）までの範囲内にある。本実施形態では基板１０１が０．２°未満のジャスト方位を有している。
（パターン化基板を製作する）
ＧａＮ基板上に成長させるＩＩＩ族窒化物ベース半導体層の厚みは、例えば約５～８０μｍであるが、この値には限定されない。本願記載の通り、ＩＩＩ族窒化物ベース半導体層の厚みとは、成長制限マスク１０２の表面から、そのＩＩＩ族窒化物ベース半導体層の上表面までを、測ったものである。
その成長制限マスク１０２を絶縁体膜で形成すること、例えばＳｉＯ２膜を基板１０１上にプラズマ化学気相堆積（ＣＶＤ）、スパッタリング、イオンビーム堆積（ＩＢＤ）等々により堆積させた上で、そのＳｉＯ２膜を所定のフォトマスクを用いたフォトリソグラフィ及びエッチングによりパターン化することで、形成することができる。本実施形態におけるＳｉＯ２膜の厚みは０．３μｍであるが、この値には限定されない。
その成長制限マスク１０２を用い、気相堆積法例えば金属有機化学気相堆積（ＭＯＣＶＤ）法により、ＥＬＯ－ＩＩＩ族窒化物層１０５を（１－１００）面方位にて島状形状の態に成長させる。この場合、基板１０１の表面が開エリア１０３内で露わになっているので、ＥＬＯ－ＩＩＩ族窒化物層１０５はまずそこの上に成長し、それに続き成長制限マスク１０２上にて横方向に成長する。この成長は、そのＥＬＯ－ＩＩＩ族窒化物層１０５が近隣のＥＬＯ－ＩＩＩ族窒化物層１０５と合体する前に停止させる。
ＥＬＯ－ＩＩＩ族窒化物層１０５の厚みは重要であり、何故かといえばそれにより平坦面領域１０７の幅が決まるからである。好ましくは、平坦面領域１０７の幅を２０μｍ以上とする。
ＥＬＯ－ＩＩＩ族窒化物層１０５の厚みは極力薄い方がよい。これは、プロセス時間を短縮するため及び開エリア１０３を容易にエッチングするためである。
ＥＬＯ成長比とは、ＧａＮ基板１０１の１１－２０軸に対し平行な横方向の成長速度の、ＧａＮ基板１０１の１－１００軸に対し平行な垂直方向の成長速度に対する比のことである。ＥＬＯ比、即ちＥＬＯ比＝横成長速度／垂直成長速度が高い方がよい。諸成長条件を最適化することで、ＥＬＯ比を０．４から４にかけて制御することができる。
次に、ＩＩＩ族窒化物デバイス層１０６をＥＬＯ－ＩＩＩ族窒化物層１０５上に成長させる。そのＩＩＩ族窒化物デバイス層１０６は複数個のＩＩＩ族窒化物ベース層を備える。
（成長制限マスク）
成長制限マスク１０２は、ＩＩＩ族窒化物ベース半導体を含む基板１０１上に直接配置する。具体的には、成長制限マスク１０２を、接触状態で直接配置するか、ＭＯＣＶＤやスパッタリング等々により成長させた中間層でありＩＩＩ族窒化物ベース半導体製のものを介し間接配置する。成長制限マスク１０２の二例が図７（ａ）及び図７（ｂ）に示されている。
図７（ａ）記載の成長制限マスク１０２は複数個の開エリア１０３を有しており、それらが（１－１００）面方位ＩＩＩ族窒化物半導体基板１０１の１１－２０方向に対し平行な第１方向並びにＩＩＩ族窒化物半導体基板１０１の０００１方向に対し平行な第２方向に沿いそれぞれ間隔ｐ１及びｐ２にて周期的に配列され、第２方向に延びている。個々の対をなす開エリア１０３同士が、それぞれ第２方向に沿い長さｑに亘り隣り合っている。開エリア１０３の長さａは例えば２００～３５００μｍ、幅ｂは例えば２～１８０μｍとし、開エリア１０３の間隔ｐ１は例えば２０～１８０μｍ、間隔ｐ２は例えば２００～２０００μｍとする。
島状ＩＩＩ族窒化物半導体層１０９は長辺及び短辺を有している。好ましいことに、その長辺がａ軸方向に対し垂直である。この場合、図６（ｂ）右画像記載の通り、エピ層コア６０１が、開エリア１０３の中心に、ａ軸方向に対し垂直な方向に沿い並ぶこととなる。こうすることで、成長初期を制御することができるので、ＥＬＯ－ＩＩＩ族窒化物層１０５の平坦面領域１０７内で円滑面を容易に得ることができる。
（成長制限マスクの典型的寸法）
本発明にて用いられる成長制限マスク１０２は、典型的には、以下の寸法を有するものである。ある実施形態ではｍ面ＧａＮ基板１０１を用いる。成長制限マスク１０２を０．３μｍ厚ＳｉＯ２膜で以て図７（ｃ）記載の如く形成し、開エリア１０３の長さａを１２００μｍ、幅ｂを２０μｍとし、開エリア１０３の間隔ｐ１を８０μｍ、間隔ｐ２を１３００μｍとし、開エリア１０３間にあるマスク１０２縞の幅を６０μｍとし、１－１００方向における開エリア１０３・開エリア１０３間距離を１００μｍとする。
（成長制限マスクの開エリア）
図７（ｂ）記載の成長制限マスク１０２は複数個の開エリア１０３を有しており、それらが（１－１００）面方位ＩＩＩ族窒化物半導体基板１０１の１１－２０方向に対し平行な第１方向に沿い間隔ｐ１で以て周期的に配列され、且つＩＩＩ族窒化物半導体基板１０１の０００１方向に対し平行な第２方向に沿い延びている。ＩＩＩ族窒化物半導体基板１０１の０００１方向に沿った両端部分の浮き上がりを後述の通り防ぐため、成長制限マスク１０２は更に複数個の開エリア１０３を有しており、それらが先の開口窓１０３と同間隔ｐ１にて第１方向に沿い周期配列され、その開エリア１０３に対し間隔ｐ１の半分に亘りずらされ且つ第２方向に延びており、それら複数個の開エリア１０３が第２方向に沿い長さｑに亘り先の開エリア１０３の端部と重なる態となっている。
開エリア１０３の長さａは例えば２００～３５００μｍ、幅ｂは例えば４～６０μｍとし、開エリア１０３の間隔ｐ１は例えば２０～１２０μｍとし、マスク１０２縞の幅Ｌ即ちｐ１－ｂは、例えばｐ１＝５５μｍ及びｂ＝５μｍの場合であれば５０μｍとし、そして開エリア１０３同士の端部分重複長ｒは３５～４０μｍとする。
（開エリアの長所）
図１記載の成長制限マスク１０２を用いＥＬＯ－ＩＩＩ族窒化物層１０５及び島状ＩＩＩ族窒化物半導体層１０９を成長させることには、数多くの利点がある。
図４及び図７記載の成長制限マスク１０２では、開エリア１０３の長手方向が０００１方向沿いであるため、ＩＩＩ族窒化物ベース半導体の成長速度が開エリア１０３の両端にて低く、０００１方向に沿い相対峙する島状ＩＩＩ族窒化物半導体層１０９が合体しないので、それら島状ＩＩＩ族窒化物半導体層１０９を相互分離させることができる。このとき、島状ＩＩＩ族窒化物半導体層１０９の０００１方向沿いサイズが開エリア１０３の長さａとほぼ等しくなる。
島状ＩＩＩ族窒化物半導体層１０９のうち平面、例えば低成長速度面で以て囲まれているものでは、差し向かいの低成長速度面内にある隣のＩＩＩ族窒化物半導体層１０９と間の距離が大きいときに、以下の難点が発生する。即ち、近隣島状ＩＩＩ族窒化物半導体層１０９間における成長制限マスク１０２の縞にて、生ガスが消費されないため、ガス濃度が上昇して、それら近隣ＩＩＩ族窒化物半導体層１０９を結ぶ方向に沿い濃度勾配が発生し、その濃度勾配による拡散によって、島状ＩＩＩ族窒化物半導体層１０９の縁部分に多量の生ガスが供給される。その結果として、島状ＩＩＩ族窒化物ベース半導体層１０９の縁部分の厚みが他部分に比べ大きくなるため、***形状となる。より具体的には、成長速度が低めな０００１方向に沿い近隣島状ＩＩＩ族窒化物ベース半導体層１０９間成長制限マスク１０２の縞にて生ガスが消費されないため、ガス濃度が上昇して０００１方向沿い濃度勾配が発生し、その濃度勾配による拡散によって、島状ＩＩＩ族窒化物半導体層１０９の０００１方向沿い縁部分に多量の生ガスが供給される。その結果として、島状ＩＩＩ族窒化物半導体層１０９の０００１方向沿い縁部分の厚みが他部分に比べ大きくなるため、***形状となる。島状ＩＩＩ族窒化物半導体層１０９の縁部分の具体的な***形状によっては、そのＩＩＩ族窒化物ベース半導体デバイスにて構造的不都合が引き起こされるだけでなく、フォトリソグラフィ等々といった後続製造プロセスにて問題が発生する。
島状ＩＩＩ族窒化物半導体層１０９の厚みの均一性がその縁部分の具体的な***形状により引き起こされることを防ぐには、近隣島状ＩＩＩ族窒化物半導体層１０９を極力近付けると共に、生ガスの面内均一性が成長初期から生じないようにする必要がある。そのため、図７（ｂ）記載の成長制限マスク１０２では、１１－２０方向に沿い隣り合う一対の開エリア１０３間にある領域の二等分線上に、開エリア１０３がその隣にある開エリア１０３の相対向する端部と０００１方向に沿い長さｑに亘りそれぞれ重なる要領にて、それが形成されている。
結果として、島状ＩＩＩ族窒化物半導体層１０９を成長させることで引き起こされた生ガス消費により、ガス濃度の面内均一性を得ることができる。最終的には、島状ＩＩＩ族窒化物半導体層１０９の厚みの均一性を得ることができる。
（ＥＬＯ－ＩＩＩ族窒化物層の成長条件）
島状ＩＩＩ族窒化物半導体層１０９の成長条件は、ＥＬＯ－ＩＩＩ族窒化物層１０５のそれと同じＭＯＣＶＤ成長条件とすることができる。例えば、ＧａＮ層の成長温度を９５０～１２００℃、圧力を１５ｋＰａとする。ＧａＮ層成長のためトリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ３）を生ガスとして用い、キャリアガスを水素（Ｈ２）単独とし、シラン（ＳｉＨ４）をドーパントガスとする。成長時間は４時間である。
成長ガス流量は、ＴＭＧについては１２ｓｃｃｍ、ＮＨ３については８ｓｌｍ、キャリアガスについては３ｓｌｍ、ＳｉＨ４については１．０ｓｃｃｍとする（ｓｃｃｍ：標準ｃｍ３／分，ｓｌｍ：標準リットル／分）。そのＶ／ＩＩＩ比は約７７００とする。こうした場合、２０μｍ厚ＥＬＯ－ＩＩＩ族窒化物層１０５を得ることができる。
（成長からの領域の分離の効果）
また、図４（ａ）及び図４（ｂ）記載の通り、ＩＩＩ族窒化物ベース半導体層を基板１０１の縁から分離させる。
図１０（ａ）は無パターン半極性（２０－２１）基板上のＧａＮ層の写真であり、その基板１０１の縁、即ち破線で括られているところの形状が均一になっていない。従って、コアの成長速度及び形状が不安定であるため、基板１０１の縁領域に粗面が現れる。
非極性ＩＩＩ族窒化物基板１０１、例えばｍ面ＩＩＩ族窒化物基板１０１も同様の結果を呈する。図１０（ｂ）左側の二画像に記載の通り、無パターン基板１０１上にランダム形状のコア１００１が多数あるため、大量の表面荒れが生じている。他方、図１０（ｂ）右側の二画像に記載の通り、ＳｉＯ２からなる成長制限マスク１０２で以てパターン化された基板１０１上には、エリア分離により円滑面が生じている。
少なくとも開エリア１０３を、基板１０１のファセットのうち図１０（ａ）にて破線で括られているものから、分離させるべきである。これらのファセットはａ軸に対し垂直である。好ましくは、開エリア１０３を、投射ｃ軸に対し垂直なファセットから分離させる。
従って、平坦面領域１０７内に円滑面を得るには、ＩＩＩ族窒化物ベース半導体層を基板１０１の縁から分離させるべきである。
他の例が図１０（ｃ）及び図１０（ｄ）の諸画像にて示されており、それらでは図１０（ｃ）の基板が（１０－１－１）、図１０（ｄ）の基板が（１－１００）、オフ角方位無しとされている。図１０（ｃ）及び図１０（ｄ）のどちらにも、ＭＯＣＶＤで以て同時成長させた非パターン化１００２基板１０１及びパターン化１００３基板１０１の画像が含まれている。非パターン化１００２基板１０１の表面モルフォロジは粗であり、不均一な縁及びピットがその表面上にある。他方、パターン化１００３基板１０１は非常に円滑な表面を呈している。パターン化１００３基板１０１の部分拡大図に示す通り、成長制限マスク１０２上に幾つかのデブリがあるが、ＥＬＯ－ＩＩＩ族窒化物層１０５の表面が非常に円滑になっている。更に、諸成長条件が最適化されるとデブリは現れなくなる。一般に、（１０－１－１）面では粗面が得られがちであるが、パターン化１００３基板１０１の使用により円滑面を発生させることができる。
（様々なキャリアガス条件）
キャリアガスにより左右される諸効果を比較するため、２個の標本を、水素キャリアガス条件及び窒素キャリアガス条件で以て成長させた。
図６（ａ）の三画像、即ち（１－１００）、（２０－２１）及び（２０－２－１）面上での成長を反映するそれに記載の通り、窒素キャリアガス条件では、ＥＬＯ－ＩＩＩ族窒化物層１０５の中心にて表面上に窪み領域が発生する。先に言及した通り、その理由は、開エリア１０３の縁における水素エッチングの欠如である。
図６（ｃ）の二画像に記載の通り、水素キャリアガス条件ではそれと同じ問題が現れない。
図６（ｂ）の二画像に記載の通り、成長初期にできるコア６０１の形成個所は開領域１０３の中心である。この成長により、中心におけるコア６０１の合体が回避されているため、ＥＬＯ－ＩＩＩ族窒化物層１０５から窪み領域が消失している。
図６（ａ）、図６（ｂ）及び図６（ｃ）は、開エリア１０３の幅が８～９μｍである場合の結果である。
他方、図６（ｈ）の十二画像には、開エリア１０３の幅が２５μｍである場合の結果が示されている。これらの場合も、水素キャリアガスを単独で又は窒素キャリアガスと組み合わせて用いることで円滑面がもたらされたが、窒素キャリアガスを単独で用いた場合は、大量の表面荒れを有し平坦エリアを欠く表面がもたらされている。
更に、成長領域を基板１０１の縁から分離させたことで、ヒロックが表面上に現れなくなっている。
（様々なオフ角方位）
ジャスト方位と併せ、様々なオフ角方位の基板１０１を調製した。それらオフ角方位はｍ面方位結晶性表平面、即ちそのオフ角方位がｃ面方向に＋約４７°～－約４７°の範囲内にある面についてのものである。ＥＬＯ－ＩＩＩ族窒化物層１０５を、それら基板１０１上に、水素キャリアガス条件で以て同時に成長させた。
図６（ｄ）中の四画像はＥＬＯ－ＩＩＩ族窒化物層１０５の表面の画像であり、左から右への順で、基板１０１の角度がｍ面から（０００１）ｃ面方向へと０、－０．４５、－０．６及び－１°とされている。期待されるように、これらのオフ角方位は表面モルフォロジに影響するであろうし、無パターン基板１０１を用いたときにはまさにそうなるであろう。幾つかの基板１０１にはピラミッド型ヒロック、波打ち面等々が現れるであろう。
しかしながら、図６（ｄ）記載の通り、オフ角方位が違っていてさえ、全ての標本が同時に良好な表面モルフォロジを呈している。ｍ面成長では、こうした結果がこれまで報告されていない。
更に、図６（ｆ）の八画像に記載の通り、相異なる面を有する基板１０１上で同じ技術で以て円滑面を実現すること、例えば（１０－１０）、（２０－２－１）、（１０－１－１）、（１０－１－２）、（２０－２１）、（１０－１１）及び（１０－１２）面でありオン軸（０°オフ角方位）又は方位不整（－１５、－２８、－４７、＋１５、＋２８、＋４７°オフ角方位）なものを有するそれの上で、Ｈ２単独キャリアガスを用い実現することができる。
これらの標本は非常に滑らかな表面を有している。（１０－１－２）面及び（１０－１１）面はやや粗な表面を有しているが、その面のうち一部分には平坦エリアが現れている。諸成長条件、例えばキャリアガスの水素窒素比、Ｖ／ＩＩＩ比及び成長温度等々の最適化により、その表面粗さは改善されるであろう。そのため、本発明ではこれらの平面も採用することができる。他方で、（１０－１２）面は三角形の形状を呈しており、平坦エリアを欠いている。
図６（ｉ）中の画像に記載の通り、本発明ではそうした基板１０１、なかでもオフ角方位を有しそれがｍ面からｃ面へと向かい－４７°～＋２８°の範囲内にあるものを、採用することができる。より好ましくは、そのオフ角方位をｍ面からｃ面へと向かい－２８°～＋１５°の範囲内とする。
加えて、水素及び窒素キャリアガスを用いる混合ガス条件で以て成長を実行させてもよい。両ガス流を１．５ｓｌｍ、合計キャリアガス流を３．０ｓｌｍとする。
Ｈ２・Ｎ２混合キャリアガスを用いた結果が図６（ｇ）並びに図６（ｅ）中の画像に示されている。これらの場合、それぞれ０、－１５、－２８、０及び＋１５°にて、（１０－１０）、（２０－２－１）、（１０－１－１）、（１０－１０）及び（２０－２１）表面に関し、実質的に同じ結果が得られている。即ち、キャリアガスが水素を含有していることが、円滑面を得る上で重要である。
従って、相異なるオフ角方位及び平面が用いられていても、非常に滑らかな表面を得ることができる。これは０．６°未満のオフ角で特に真であり、その場合これまでは円滑面を得るのが難しかった。それとは逆に、本発明を用いることで、０．６°未満のオフ角に関しても円滑面を得ることができる。
大略、ＧａＮ基板１０１は広い平面内オフ角方位分布を有している。とはいえ、以前は、その広い平面内オフ角方位分布が原因で粗面による歩留まり低下が生じ、それが大問題となっていた。
図１１（ａ）及び図１１（ｂ）記載の通り、各点Ａ、Ｂ及びＣでオフ角方位は違っている。点Ａがｍ面でありオフ角方位無し、即ちオン軸な例を考えると、点Ｂのオフ角方位はｍ面から見て０．１°、点ｃのオフ角方位はｍ面から見て０．２°となる。本例では表面モルフォロジが各点Ａ、Ｂ及びＣで違ってくる。
他方、本発明によれば、この問題を回避し全ての点Ａ、Ｂ及びＣで円滑面を得ることができ、ひいては大量生産をより効率的且つ低コストにすることができる。
即ち、基板１０１の平面内オフ角方位分布に０．１°超の揺らぎ、より好ましくは０．２°超のそれがある場合、本発明が非常に役立つ。
（ＩＩＩ族窒化物半導体デバイス層）
次工程では、ＩＩＩ族窒化物半導体デバイス層１０６をＥＬＯ－ＩＩＩ族窒化物層１０５上に成長させる。ＡｌＧａＮ層成長用にはトリエチルアルミニウム（ＴＭＡ）を生ガスとして用い、ＩｎＧａＮ層成長用にはトリメチルインジウム（ＴＭＩ）を生ガスとして用いる。これらの条件下で、以下の諸層をＥＬＯ－ＩＩＩ族窒化物層１０５上に成長させた。
図１２は、窒化物半導体レーザバーの対光共振器垂直方向沿い断面図であり、その光共振器が畝状縞構造で構成されている。
この窒化物半導体レーザは、言及順に上へと積み重なる態で、ＥＬＯ－ＩＩＩ族窒化物層１０５（ここではＧａＮ層）、ＩｎＧａＮ／ＧａＮ５ＭＱＷ能動層１２０１（８ｎｍ×８ｎｍ：５ＭＱＷ）、ＡｌＧａＮ－ＥＢＬ層（電子阻止層）１２０２、ｐ－ＧａＮ案内層１２０３、ＺｒＯ２電流制限層１２０４及びｐ電極１２０５の諸層を有している。なお、これらのＩＩＩ族窒化物半導体層を、上述の順序に従い何らかの窒化物ベースＩＩＩ－Ｖ族化合物半導体を成長させることで形成してもよい。
その畝状縞構造はｐ－ＧａＮクラッド層１２０３、ＺｒＯ２電流制限層１２０４及びｐ電極１２０５で構成されており、それにより水平方向沿い光学閉じ込めがなされている。畝状縞構造の幅は１．０～２０μｍのオーダ、典型的には１０μｍである。
ある実施形態ではｐ電極１２０５がＰｄ、Ｎｉ、Ｔｉ、Ｐｔ、Ｍｏ、Ｗ、Ａｇ、Ａｕ等々の素材のうち一種類又は複数種類で構成されよう。例えば、ｐ電極１２０５をＰｄ－Ｎｉ－Ａｕ（３－３０－３００ｎｍ厚）で構成してもよい。それらの素材を電子ビーム蒸着、スパッタリング、熱ヒート蒸着等々で堆積させればよい。
加えて、図２（ｃ）記載の如く、ＩＴＯクラッド層をｐ－ＧａＮクラッド層１２０３・ｐ電極１２０５間に付加してもよい。
（初期成長）
非極性又は半極性基板１０１で以て円滑面を得るには、極性ｃ面基板のそれとは異なる初期成長機構を考える必要がある。図１３の画像に記載の通り、（０００１）表面を有する極性ｃ面基板１０１上での初期成長は等方成長であり、例えば六角形１３０１を呈する。他方、ｍ面（１０－１０）からｃ面へと傾くオフ角方位を有する非極性基板１０１の初期成長は、やはり図１３記載の通り非等方成長を呈する。
この現象については何人かの研究者により説明されている。例えば、Ｌｙｍｐｅｒａｋｉｓ及びＮｅｕｇｅｂａｕｅｒは、ｃ方向及びａ方向に沿いｍ面ＧａＮ表面上のＧａ吸着原子に関し高度に非等方な拡散障壁を計算し、それぞれ０．９３ｅＶ，０．２１ｅＶであるとした。非特許文献３を参照されたい。考察によれば、Ｇａ吸着原子に係る非等方拡散障壁が非等方的な初期成長を引き起こしている。その上、この非等方初期成長が、マスク無しｍ面初期成長に関し図１４（ａ）に、またマスク１０２ありでのそれに関し図１４（ｂ）に記載の通り、成長エリア制限がない場合に大量の表面荒れを引き起こしている。
上掲の理由により、ｍ面からｃ面の方へと傾くオフ角方位を有する非極性基板１０１では、ｃ軸ではなくａ軸に沿った長手寸法にて成長初期に急速に成長する。この場合、ｃ軸で以て投射されたそれではなくａ方向に沿った長辺を有する開口１０３を、その成長制限マスク１０２により形成することができ、図１６及び図１７記載の通り、初期成長位置を制御することが可能であり不測方向からの初期成長の合体を避けられるため、その表面が滑らかになる。非極性基板１０１は、そのｍ面方位結晶性表平面のオフ角方位がｃ面方向に＋約２８°～－約４７°の範囲内のものである。上掲の理由により、そうした基板であれば、成長制限マスク１０２を用い円滑面を得ることができよう。
図１３には、半極性（２０－２１）基板１０１及び（２０－２－１）基板１０１に関しても、非極性（１０－１０）基板１０１のそれと同様の結果が示されている。
（縁成長）
ＥＬＯ－ＩＩＩ族窒化物層１０５にはジャスト方位とｍ面方位結晶性表平面から見てオフ角な方位とがあり、またそのオフ角方位はｃ面方向に＋約２８°から－約４７°の範囲内にある。ＩＩＩ族窒化物半導体デバイス層１０６をそのＥＬＯ－ＩＩＩ族窒化物層１０５上に成長させた。この場合その縁成長が制限を受けた。
図１５（ａ）～図１５（ｃ）記載の通り、ｃ面基板１０１の場合、島状ＩＩＩ族窒化物半導体層１０９の縁に縁成長領域１５０１が現れる。大略、その縁成長領域１５０１の幅Ｗは約１０～１５μｍ、縁成長領域１５０１の高さＴは０．３～０．４μｍとなる。縁成長領域１５０１の成長速度は高いので、各層厚が島状ＩＩＩ族窒化物半導体層１０９中心でのそれと異なってくる。
この場合、諸層の厚みの揺らぎにより生産歩留まりが低下するであろうし、縁成長領域１５０１に発する畝状縞構造の形成は避けた方がよい。ｃ面基板１０１の場合、縁成長領域１５０１は広幅且つ高背である。これに対し、本発明では高さＴが０．２μｍ未満、幅Ｗが約５μｍとなる。
縁成長領域１５０１を制限することは、そのデバイスの作成に際し非常に重要である。諸成長条件を最適化することで、その縁成長領域１５０１を実質的に消失させることができる。
（畝状縞構造を製作する）
ＭＯＣＶＤ成長後は、図３（ａ）及び図３（ｂ）記載の通り、在来方法例えばフォトリソグラフィ及びドライエッチングを用い、畝状縞構造３０１を作成する。その畝深さ（表面から畝底まで）はｐ－ＧａＮ案内層に沿っている。畝深さは、シミュレーション又は従前の実験データを踏まえ、ドライエッチング実行前に予め決定しておく。
（ファセットを製作する方法）
図３（ａ）及び図３（ｂ）記載の通り、光学共振長に基づきエッチド鏡領域３０２を所在決めする。ＧａＮエッチング向けエッチングプロセスでは、Ａｒイオンビーム及びＣｌ２雰囲気ガスを用いる。そのエッチング深さは約１μｍ～約４μｍとする。そのエッチド鏡のファセットを、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＳｉＮ、ＳｉＯＮ、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｚｒ２Ｏ等々からなる一群から選択された誘電体膜で被覆してもよい。
（ＩＩＩ族窒化物ベースデバイス層を支持基板に接合する）
図２（ｄ）記載の通り、第１支持基板２０４を島状ＩＩＩ族窒化物半導体層１０９に接合する。この接合には在来接合技術を採用することができる。
一般に、フリップチップ接合のなかで最も多用される種類は熱圧縮接合及びウェハ融着／接合である。ウェハ融着はＩｎＰベースデバイスにて広く採用されている。とはいえ、金属対金属接合を用いているため熱圧縮接合の方が一般にはウェハ融着よりかなり単純であり、熱伝導率が大きく改良されるという長所も有している。
Ａｕ－Ａｕ圧縮接合は断然に単純な接合であり、かなり強い接合を発生させる。Ａｕ－Ｓｎ共晶接合ではかなり強い接合強度を見込める。
ある実施形態ではＣｕ基板を支持基板２０４として用いる。電子ビーム蒸着又はスパッタリングによって、そのＣｕ基板上にパターン化Ｔｉ／Ａｕ電極を作成する。その電極厚はＴｉ（１０ｎｍ）及びＡｕ（５００ｎｍ）とする。
圧縮接合前に、ウェハ接合に備えその表面の活性化を実行するのが望ましい。この表面活性化は、Ａｒ及び／又はＯ２のプラズマプロセスを用いることで実現される。その上で、その島状ＩＩＩ族窒化物半導体層１０９を、加圧下にて１５０～３００℃で支持基板２０４に接合する。
（熱膨張により基板を除去する）
接合されたウェハをウェットエッチング用溶媒に浸漬させることで、基板１０１を除去する。使用している成長制限マスク１０２がＳｉＯ２である実施形態では、それをＨＦ又はＢＨＦ溶媒により溶解させる。この技術のメリットは、機械損傷なしで（非常に優しく）基板１０１が除去されること、並びに広範囲に亘るＳｉＯ２がＨＦによって非常に容易且つ迅速に溶解されることにある。
その後は、ＩＩＩ族窒化物基板１０１及び支持基板２０４に接合されているウェハを加熱する。Ｃｕ製の支持基板２０４はＧａＮ基板１０１よりも大きなＣＴＥ（熱膨張係数）を有している。図２（ｅ）記載の通り、加熱による支持基板２０４の膨張で、強い応力が劈開点２０５に加わる。その後は、その劈開点２０５にて劈開が始まり、劈開面２０６の逆側へと向かっていく。
（Ｎ電極）
図２（ｆ）注記の通り、ｎ電極２０７を島状ＩＩＩ族窒化物半導体層１０９の背面上に配置する。ｎ電極２０７は、典型的には、Ｔｉ、Ｈｆ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｐｔ、Ａｕといった素材で構成する。
例えば、ｎ電極２０７をＴｉ－Ａｌ－Ｐｔ－Ａｕ（その厚みが３０－１００－３０－５００ｎｍ）で構成してもよいが、これらの素材には限定されない。これらの素材の堆積は、電子ビーム蒸着、スパッタリング、熱ヒート蒸着等々により実行すればよい。好ましくはｐ電極２０７をＩＴＯ上に堆積させる。
図１６記載の通り、ｎ電極（図示せず）は、好ましくは、島状ＩＩＩ族窒化物半導体層１０９を基板１０１から取外した後に、その島状ＩＩＩ族窒化物半導体層１０９の背面上、分離エリア１６０１内に形成する。この分離エリア１６０１の表面状態をｎ電極向けに良好なものとすることで、接触抵抗を低くすることができる。具体的には、本発明では、島状ＩＩＩ族窒化物半導体層１０９が取り外されるまでこの分離エリア１６０１を清浄に保っている。
（チップ分割方法）
チップ分割方法は２個の工程を有している。第１の工程は、島状ＩＩＩ族窒化物半導体層１０９をスクライビングする工程である。第２の工程は、レーザスクライビング等々を用い支持基板２０４を分割する工程である。
図３（ａ）及び図３（ｂ）記載の通り、ダイアモンドスクライビング機又はレーザスクライビング機によりチップスクライブライン３０３を作成する。チップスクライブライン３０３の作成先は、島状ＩＩＩ族窒化物半導体層１０９の背面上である。チップスクライブライン３０３は実線でも破線でもよい。
次いで、やはりレーザスクライビングにより支持基板２０４を分割することでＬＤデバイスを獲得する。チップスクライブライン３０３を作成する際には畝状縞構造を避けた方がよい。
（第２実施形態）
第２実施形態は第１実施形態とほとんど同じであるが、島状ＩＩＩ族窒化物半導体層１０９を取り外さない点で異なっている。本作成方法の諸工程は、工程３（ＴＣＯｐパッド堆積＋畝形成プロセス）までは第１実施形態と同じである。第２実施形態では島状ＩＩＩ族窒化物半導体層１０９を支持基板２０４に接合しない。後続のプロセスは従来デバイスプロセスのそれと同じである。
４．８０～１００μｍ厚になるまで基板１０１を研磨する。
５．基板１０１の背面上にｎ電極を形成する。
６．図１７（ａ）及び図１７（ｂ）記載の通り基板１０１を分けてバーにする；ここに、図１７（ａ）には平坦面領域１０７、層反り領域１０８及び島状ＩＩＩ族窒化物ベース半導体層１０９、それらを分離させる無成長領域１０４、並びにスクライブライン１７０１が示されており、図１７（ｂ）にはそれらスクライブライン１７０１に沿いバー１７０２へと分離された諸デバイスが示されている。
７．ファセット被覆（第１実施形態での言及と同じ方法を使用）。
８．図１７（ｂ）及び１７（ｃ）記載の通りバー１７０２を分けて個別のデバイス又はチップ１７０３にする。
こうすることで、島状ＩＩＩ族窒化物半導体層１０９を基板１０１から取り外すことなくデバイス１７０３を得ることができる。この第２実施形態の方法を用いても第１実施形態と同じ効果が得られる。
［変形及び代替］
多数の修正及び代替を、本発明の技術的範囲からの離隔なしになすことができる。
例えば、本発明を他方位のＩＩＩ族窒化物基板で以て用いてもよい。具体的には、その基板を、基礎非極性ｍ面｛１０－１０｝族としてもよいし、ｈ、ｉ又はｋミラー指数のうち少なくとも２個が非ゼロであり且つｌミラー指数が非ゼロな半極性平面族例えば｛２０－２－１｝面としてもよい。平坦ＥＬＯ成長エリアが広いため、（２０－２－１）の半極性基板が特に有用である。
また例えば、本発明を、様々な光電デバイス構造例えば発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ショットキバリアダイオード（ＳＢＤ）又は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を作成する際用いられるものとして述べてきた。本発明を、他の光電デバイス、例えばマイクロＬＥＤ、垂直共振器面発光レーザ（ＶＣＳＥＬ）、端面発光レーザダイオード（ＥＥＬＤ）及び太陽電池を作成する際に用いてもよい。
［結論］
これで本発明の好適実施形態についての記述を終わることにする。本発明の１個又は複数個の実施形態についての上掲の記述は、例証及び記述を目的として提示されたものである。開示されている形態そのものに本発明を限定することやそれ以外を除外することは意図していない。上掲の教示を手掛かりにして多くの修正及び変形をなすことができる。想定しているところによれば、本発明の技術的範囲を規定するのは、この詳細記述ではなく、寧ろ別項の特許請求の範囲である。

Claims (18)

  1. ｍ面方位結晶性表平面を有する１個又は複数個の島状ＩＩＩ族窒化物半導体層であって、
    上記島状ＩＩＩ族窒化物半導体層は、基板上に堆積された成長制限マスクの開エリアに形成され、
    上記島状ＩＩＩ族窒化物半導体層のｍ面方位結晶性表平面は、ジャスト方位及びオフ角方位を有し、
    上記島状ＩＩＩ族窒化物半導体層のｍ面方位結晶性表平面のジャスト方位は上記島状ＩＩＩ族窒化物半導体層のａ軸方向であり、
    上記島状ＩＩＩ族窒化物半導体層のｍ面方位結晶性表平面のオフ角方位が上記島状ＩＩＩ族窒化物半導体層のｃ面方向に＋２８°～－４７°の範囲内であり、
    上記島状ＩＩＩ族窒化物半導体層が少なくとも１個の長辺及び短辺を有し、その長辺がその島状ＩＩＩ族窒化物半導体層の上記ａ軸に対し垂直であり、
    上記島状ＩＩＩ族窒化物半導体層は、上記島状ＩＩＩ族窒化物半導体層の短辺に上記島状ＩＩＩ族窒化物半導体層の成長を制限する縁成長領域を有し、
    上記島状ＩＩＩ族窒化物半導体層は、ヒロックのない平坦面領域を有するデバイス。
  2. 請求項１のデバイスであって、上記島状ＩＩＩ族窒化物半導体層が近隣の島状ＩＩＩ族窒化物半導体層と合体していないデバイス。
  3. 請求項１のデバイスであって、上記成長制限マスクの開エリアは、上記基板の縁から分離されているデバイス。
  4. 請求項３のデバイスであって、上記島状ＩＩＩ族窒化物半導体層が上記基板から取り外されたものであるデバイス。
  5. 請求項１のデバイスであって、上記島状ＩＩＩ族窒化物半導体層が放射領域を有するデバイス。
  6. 請求項５のデバイスであって、上記放射領域が、上記島状ＩＩＩ族窒化物半導体層の層反り領域の縁から少なくとも１μｍのところにあるデバイス。
  7. 請求項５のデバイスであって、上記放射領域が、上記島状ＩＩＩ族窒化物半導体層の上表面の縁から５μｍ超のところにあるデバイス。
  8. 請求項１のデバイスであって、上記縁成長領域は０．２μｍ未満の高さ及び５μｍ未満の幅を有するデバイス。
  9. 請求項１のデバイスであって、上記島状ＩＩＩ族窒化物半導体層が分離領域を有し、ｎ電極がそこに形成されているデバイス。
  10. 半導体デバイスを作成する方法であって、
    基板の上又は上方に成長制限マスクを形成し、但し
    その基板の平面内オフ角方位分布を０．１°超の大きさとし、且つ
    上記基板のｍ面方位結晶性表平面のオフ角方位をｃ面方向に＋２８°～－４７°の範囲内とし、更に
    上記成長制限マスクの開エリアにおいて上記基板上に１個又は複数個の島状ＩＩＩ族窒化物半導体層を成長させ、
    上記島状ＩＩＩ族窒化物半導体層上に半導体デバイスを形成する方法であって、
    上記島状ＩＩＩ族窒化物半導体層は、ａ軸に向かう上記ｍ面方位結晶性表平面を有し、
    上記島状ＩＩＩ族窒化物半導体層は、ｃ面に対して＋２８°から－４７°の範囲にある上記ｍ面方位結晶性表平面の上記オフ角方位を有し、
    上記島状ＩＩＩ族窒化物半導体層は、少なくとも１つの長辺および短辺を有し、長辺はａ軸に垂直であり、
    上記島状ＩＩＩ族窒化物半導体層は、上記島状ＩＩＩ族窒化物半導体層の短辺に上記島状ＩＩＩ族窒化物半導体層の成長を制限する縁成長領域を有し、
    上記島状ＩＩＩ族窒化物半導体層は、ヒロックのない平坦面領域を有する、方法。
  11. 請求項１０の方法であって、上記成長制限マスクの開エリアは、上記基板の縁から分離されている方法。
  12. 請求項１０の方法であって、上記島状ＩＩＩ族窒化物半導体層が近隣の島状ＩＩＩ族窒化物半導体層と合体しない方法。
  13. 請求項１０の方法であって、上記島状ＩＩＩ族窒化物半導体層を上記基板から取り外す方法。
  14. 請求項１０の方法であって、上記島状ＩＩＩ族窒化物半導体層が、放射領域を有するものである方法。
  15. 請求項１４の方法であって、上記放射領域が、上記島状ＩＩＩ族窒化物半導体層の層反り領域の縁から少なくとも１μｍのところにある方法。
  16. 請求項１４の方法であって、上記放射領域が、上記島状ＩＩＩ族窒化物半導体層の上表面の縁から５μｍ超のところにある方法。
  17. 請求項１０の方法であって、上記縁成長領域は０．２μｍ未満の高さ及び５μｍ未満の幅を有する方法。
  18. 請求項１０の方法であって、上記島状ＩＩＩ族窒化物半導体層が分離領域を有するものであり、ｎ電極をそこに形成する方法。
JP2024028046A 2018-03-30 2024-02-28 エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法 Pending JP2024079871A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862650487P 2018-03-30 2018-03-30
US62/650,487 2018-03-30
PCT/US2019/025187 WO2019191760A1 (en) 2018-03-30 2019-04-01 Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
JP2021502737A JP2021519743A (ja) 2018-03-30 2019-04-01 エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021502737A Division JP2021519743A (ja) 2018-03-30 2019-04-01 エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法

Publications (1)

Publication Number Publication Date
JP2024079871A true JP2024079871A (ja) 2024-06-12

Family

ID=68060431

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021502737A Pending JP2021519743A (ja) 2018-03-30 2019-04-01 エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
JP2024028046A Pending JP2024079871A (ja) 2018-03-30 2024-02-28 エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021502737A Pending JP2021519743A (ja) 2018-03-30 2019-04-01 エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法

Country Status (5)

Country Link
US (1) US20210013365A1 (ja)
EP (1) EP3776672A4 (ja)
JP (2) JP2021519743A (ja)
CN (1) CN112219287A (ja)
WO (1) WO2019191760A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021081308A1 (en) 2019-10-23 2021-04-29 The Regents Of The University Of California Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
CN117321257A (zh) * 2021-04-16 2023-12-29 京瓷株式会社 半导体基板和其制造方法以及制造装置、GaN系晶体、半导体器件、电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
KR101332391B1 (ko) * 2004-06-03 2013-11-22 재팬 사이언스 앤드 테크놀로지 에이젼시 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가감소된 ｍ-면 질화갈륨의 성장
JP4548117B2 (ja) * 2004-12-28 2010-09-22 ソニー株式会社 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
EP2003696B1 (en) * 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
US8749030B2 (en) * 2009-05-29 2014-06-10 Soraa, Inc. Surface morphology of non-polar gallium nitride containing substrates
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
CN102687292B (zh) * 2010-04-01 2014-09-24 松下电器产业株式会社 氮化物系半导体元件及其制造方法
US9882352B2 (en) * 2014-06-20 2018-01-30 Sony Corporation Light emitting element
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
JP2020534687A (ja) * 2017-09-15 2020-11-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 劈開技法を用いて基板を除去する方法

Also Published As

Publication number Publication date
WO2019191760A1 (en) 2019-10-03
US20210013365A1 (en) 2021-01-14
EP3776672A1 (en) 2021-02-17
EP3776672A4 (en) 2021-12-29
CN112219287A (zh) 2021-01-12
JP2021519743A (ja) 2021-08-12

Similar Documents

Publication Publication Date Title
US11508620B2 (en) Method of removing a substrate with a cleaving technique
JP4513446B2 (ja) 半導体結晶の結晶成長方法
US20220352410A1 (en) Method of removing a substrate
JP2001267242A (ja) Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
JP2000232239A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2001039800A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
WO2004086580A1 (ja) 半導体レーザおよびその製造方法
JP3528814B2 (ja) 窒化物半導体から成る単体基板の製造方法
WO2021085556A1 (ja) 半導体素子および半導体素子の製造方法
JP2008034862A (ja) 窒化物半導体の成長方法
JP4698053B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP5003719B2 (ja) 半導体素子及び結晶成長基板
JP2002246697A (ja) 半導体レーザ素子およびその製造方法
JP4487654B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP3823781B2 (ja) 窒化物半導体基板およびその製造方法
JP2003243776A (ja) 支持基板の剥離方法
JP2000114663A (ja) Ｉｉｉ 族窒化物レーザーダイオードおよびその製造方法
JP2002164287A (ja) 低欠陥な窒化物半導体基板の成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240311