JP2006014537A

JP2006014537A - 昇降圧回路

Info

Publication number: JP2006014537A
Application number: JP2004190654A
Authority: JP
Inventors: Koji Tanimoto; 孝司谷本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-06-29
Filing date: 2004-06-29
Publication date: 2006-01-12
Also published as: TW200623593A; TWI297562B; US20050285577A1; KR100671370B1; KR20060048602A; CN100369369C; US7259611B2; CN1716740A

Abstract

【課題】昇降圧回路の回路構成を簡素化する。
【解決手段】基準電圧（ＧＮＤ）とシステム電圧Ｖ_DDとが交互に繰り返されるシステムクロックパルスを受けて、基準電圧（ＧＮＤ）とシステム電圧Ｖ_DDとの電位差を利用して基準電圧（ＧＮＤ）よりも低い電圧Ｖ₄を出力する降圧部２２と、システムクロックパルスと降圧部２２から出力された電圧Ｖ₄とを受けて、基準電圧（ＧＮＤ）とシステム電圧Ｖ_DDとの電位差よりも大きな電位差を有するパルス信号Ｖ_Oを出力するレベルシフト部２４と、レベルシフト部２４から出力されたパルス信号Ｖ_Oを受けて、基準電圧（ＧＮＤ）よりも高い電圧Ｖ₇を出力する昇圧部２６とを備える昇降圧回路により上記課題を解決することができる。
【選択図】図１

Description

本発明は、回路構成が簡素化された昇降圧回路に関する。

近年、光電変換素子を含む光電変換装置が広く用いられるようになっている。特に、携帯電話等の携帯用の端末に組み込まれることも多く、光電変換装置のみならずその周辺の電源回路等も小型化が望まれている。

ＣＣＤ固体撮像素子を有する光電変換装置では、入射光に応じて生成された情報電荷を垂直転送、水平転送及び出力するために、垂直転送レジスタ、水平転送レジスタ及び出力部の転送電極やゲート電極に対して所定の転送クロックパルスを印加する必要がある。これらのパルスの波高値、すなわちパルス電圧は、光電変換装置のシステムクロックを昇降圧することによって所定の電圧レベルとされている。

ＣＣＤ固体撮像素子を有する光電変換装置では、一般的に０〜３Ｖのシステムクロックパルスが利用されており、このシステムクロックパルスを昇圧又は降圧して転送クロックパルスを生成している。降圧回路は、図５に示すように、チャージポンプ回路を含んで構成される。降圧回路に含まれるコンデンサＣａ〜Ｃｄは、半導体素子として形成された主回路部１０の外部端子Ｔａ〜Ｔｄに外部接続される構成とされることが多い。この降圧回路では、基準電圧端子を接地し、入力端子に０〜３Ｖのシステムクロックパルスを入力することによって、図６に示すように、各接続点Ａ〜Ｄの電位Ｖａ〜Ｖｄを得ることができる。すなわち、基準となる接地電位（ＧＮＤ）から２段のチャージポンプの作用による降圧がなされ、レギュレータ１２に−６Ｖ程度の電位Ｖｃが入力され、レギュレータ１２によって−４Ｖ程度の出力電圧Ｖｄが得られる。一方、昇圧回路も、図７に示すように、降圧回路と同様にチャージポンプ回路を含んで構成される。昇圧回路に含まれるコンデンサＣｅ〜Ｃｈは、半導体素子として形成された主回路部１４の外部端子Ｔｅ〜Ｔｈに外部接続される構成とされることが多い。昇圧回路では、基準電圧端子にシステム電圧Ｖ_DD＝３Ｖが印加され、入力端子に０〜３Ｖのシステムクロックパルスが入力される。これによって、図８に示すように、各接続点Ｅ〜Ｈの電位ＶｅからＶｈを得ることができる。すなわち、基準となるシステム電圧Ｖ_DDから２段のチャージポンプの作用により昇圧がなされ、レギュレータ１６に９Ｖ程度の電位Ｖｇが入力される。レギュレータ１６によって電位Ｖｇが７Ｖ程度の出力電圧Ｖｈに変換されて出力される。

特開２００１−２１８１１８号公報

しかしながら、上記従来の降圧回路及び昇圧回路は、システムクロックパルスから所望の出力電圧Ｖｄ及びＶｈを生成するための完全に独立した回路として構成されており、昇降圧回路全体として構成素子が多くなり、回路規模が大きくなってしまう問題がある。また、コンデンサＣａ〜Ｃｈを接続するための外部端子のピン数が多く、昇降圧回路内における外部端子を引き出すためのパッド電極の占有面積も大きくなる問題がある。その結果、光電変換装置の小型化を妨げる要因となっている。

本発明は、上記従来技術の問題を鑑み、回路構成を簡素化することによって、装置を小型化することを可能とした昇降圧回路を提供することを目的とする。

本発明は、基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも低い第２の電圧を出力する降圧部と、前記システムクロックパルスと前記降圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも高い第３の電圧を出力する昇圧部と、を備えることを特徴とする昇降圧回路である。

また、基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも高い第２の電圧を出力する昇圧部と、前記システムクロックパルスと前記昇圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも低い第３の電圧を出力する降圧部と、を備えることを特徴とする昇降圧回路である。

ここで、前記降圧部又は前記昇圧部は、チャージポンプ回路を含むことが好適である。すなわち、前記降圧部又は前記昇圧部に含まれるチャージポンプ回路の一部は半導体基板上に形成され、前記チャージポンプ回路を構成するコンデンサの少なくとも１つが前記半導体基板の外部に接続されている場合に本発明の効果が顕著となる。

本発明によれば、昇降圧回路の回路構成を簡素化することができ、回路の信頼性を向上させることができる。また、昇降圧回路を用いた光電変換装置等を小型化することができる。

本発明の実施の形態における昇降圧回路は、図１に示すように、タイミングジェネレータ（ＴＧ）２０、降圧部２２、レベルシフト部２４及び昇圧部２６を含んで構成される。

タイミングジェネレータ２０は、光電変換装置等のシステム電圧Ｖ_DDを入力電圧として、システムクロックパルスφ_sを生成する回路である。例えば、システム電圧Ｖ_DDが３Ｖであるとすると、図２（ａ）に示すように、基準電圧となる接地電位（ＧＮＤ）とシステム電圧Ｖ_DDとを所定の周期で交互に繰り返すシステムクロックパルスφ_sが生成される。タイミングジェネレータ２０の構成は、一般のクロック発生回路と同様であるので説明を省略する。タイミングジェネレータ２０の出力端子は、降圧部２２及びレベルシフト部２４の入力端子Ｔ_IN2に接続される。従って、システムクロックパルスφ_sは、降圧部２２及びレベルシフト部２４の入力端子に供給されることとなる

降圧部２２は、従来の降圧回路と同様の構成を有し、半導体基板上に形成された主要部３０とその主要部に接続されたコンデンサＣ₁〜Ｃ₄を含んで構成される。主要部３０は、コンデンサＣ₁〜Ｃ₄と共にチャージポンプ回路を構成する。

本実施の形態における主要部３０の構成を具体的に説明する。降圧の基準となる基準電圧が印加される基準電圧端子は、スイッチング素子Ｔｒ₁のソース−ドレイン間を介して外部端子Ｔ₁に接続される。外部端子Ｔ₁とスイッチング素子Ｔｒ₁との接続部は、スイッチング素子Ｔｒ₂のソース−ドレイン間を介して外部端子Ｔ₂に接続される。外部端子Ｔ₂とスイッチング素子Ｔｒ₂との接続部は、スイッチング素子Ｔｒ₃のソース−ドレイン間を介して外部端子Ｔ₃に接続される。外部端子Ｔ₃とスイッチング素子Ｔｒ₃との接続部は、レギュレータ３２の入力端子に接続される。レギュレータ３２の出力端子、すなわち降圧部２２の出力端子は、外部端子Ｔ₄に接続される。一方、降圧部２２の入力端子は、バッファ素子３４及び反転素子３６の入力端子に接続される。バッファ素子３４の出力端子は外部端子Ｔ_x1に接続され、反転素子３６の出力端は外部端子Ｔ_x2に接続される。

主要部３０の外部端子Ｔ₁〜Ｔ₄及びＴ_x1，Ｔ_x2には、コンデンサＣ₁〜Ｃ₄が接続される。コンデンサＣ₁は、外部端子Ｔ₁とＴ_x1とを繋ぐように接続される。コンデンサＣ₂は、外部端子Ｔ₂とＴ_x2とを繋ぐように接続される。コンデンサＣ₃は、外部端子Ｔ₃にその一端が接続され、他端が接地される。コンデンサＣ₄は、外部端子Ｔ₄にその一端が接続され、他端が接地される。また、基準電圧端子は接地され、入力端子にはタイミングジェネレータ２０の出力端子が接続される。コンデンサＣ₁〜Ｃ₄の容量値は、外部端子Ｔ₄に接続される負荷容量及び必要とされる応答時間等に基づいて決定することが好ましい。

降圧部２２の入力端子にタイミングジェネレータ２０から０〜３Ｖのシステムクロックパルスφ_sを入力し、スイッチング素子Ｔｒ₁〜Ｔｒ₃をスイッチングすることによって、図２（ｂ）に示すように、システムクロックパルスφ_sを降圧することかできる。すなわち、外部端子Ｔ₁には、接地電位（ＧＮＤ）と略−３Ｖとが交互に出力されるパルス状の電位Ｖ₁が得られる。外部端子Ｔ₂には、略−３Ｖと略−６Ｖとが交互に出力されるパルス状の電位Ｖ₂が得られる。さらに、外部端子Ｔ₃には、略−６Ｖ一定の電位Ｖ₃が得られる。この電位Ｖ₃がレギュレータ３２に入力される。その結果、レギュレータ３２の出力として外部端子Ｔ₄には略−４Ｖの電圧Ｖ₄が出力される。

レベルシフト部２４は、半導体基板上に形成されたレベルシフト回路を含んで構成される。レベルシフト回路は、例えば、図３に示すような回路として構成することができる。なお、レベルシフト回路は上記の構成に限定されるものではない。

入力端子Ｔ_IN1は、第１導電型のトランジスタＴｒ_aのゲートに接続されると共に、反転素子３８の入力端子に接続される。反転素子３８の出力端子は、第１導電型のトランジスタＴｒ_bのゲートに接続される。また、トランジスタＴｒ_a及びＴｒ_bのソースにはシステム電圧Ｖ_DDが入力される。さらに、トランジスタＴｒ_a及びＴｒ_bのドレインは、第２導電型のトランジスタＴｒ_c及びＴｒ_dのドレインに各々接続されると共に、トランジスタＴｒ_d及びＴｒ_cのゲートに各々接続される。また、入力端子Ｔ_IN2は、トランジスタＴｒ_c及び_Trdのソースに接続される。そして、トランジスタＴｒ_dのドレインから出力端子Ｔ_Oが引き出される。

このようなレベルシフト回路において、入力端子Ｔ_IN1にタイミングジェネレータ２０からシステムクロックパルスφ_sを入力し、入力端子Ｔ_IN2に降圧部２２からの出力電圧Ｖ₄を入力することによって、図２（ｃ）に示すように、システムクロックパルスφ_sの電位差よりも大きな電位差を有するパルス信号Ｖ_O、すなわち入力端子Ｔ_IN2に入力されている電圧Ｖ₄とシステム電圧Ｖ_DDとが交互に繰り返されるパルス信号Ｖ_Oが出力端子Ｔ_Oから出力される。すなわち、本実施の形態では、−４Ｖと３Ｖとが交互に繰り返し出力される。

昇圧部２６は、半導体基板上に形成された主要部４０とその主要部に接続されたコンデンサＣ₅〜Ｃ₇を含んで構成される。主要部４０は、コンデンサＣ₅〜Ｃ₇と共にチャージポンプ回路を構成する。前段に降圧部２２を配し、レベルシフト回路によってシステムクロックパルスφ_sよりもオン電圧とオフ電圧との電位差が大きいパルス信号Ｖ_Oを得ることによって、昇圧部２６のチャージポンプ回路の段数を従来よりも減少させている。

本実施の形態における主要部４０の構成を具体的に説明する。昇圧の基準となる基準電圧が印加される基準電圧端子は、スイッチング素子Ｔｒ₅のソース−ドレイン間を介して外部端子Ｔ₅に接続される。外部端子Ｔ₅とスイッチング素子Ｔｒ₅との接続部は、スイッチング素子Ｔｒ₆のソース−ドレイン間を介して外部端子Ｔ₆に接続される。外部端子Ｔ₆とスイッチング素子Ｔｒ₆との接続部は、レギュレータ４２の入力端子に接続される。レギュレータ４２の出力端子、すなわち昇圧部２６の出力端子は、外部端子Ｔ₇に接続される。一方、昇圧部２６の入力端子は、バッファ素子４４の入力端子に接続される。バッファ素子４４の出力端子は外部端子Ｔ_x5に接続される。

主要部４０の外部端子Ｔ₅〜Ｔ₇及びＴ_x5には、コンデンサＣ₅〜Ｃ₇が接続される。コンデンサＣ₅は、外部端子Ｔ₅とＴ_x5とを繋ぐように接続される。コンデンサＣ₆は、外部端子Ｔ₆にその一端が接続され、他端が接地される。コンデンサＣ₇は、外部端子Ｔ₇にその一端が接続され、他端が接地される。また、基準電圧端子にはシステム電圧Ｖ_DDが入力され、入力端子にはレベルシフト部２４からの出力が入力される。コンデンサＣ₅〜Ｃ₇の容量値は、外部端子Ｔ₇に接続される負荷容量及び必要とされる応答時間等に基づいて決定することが好ましい。

昇圧部２６では、スイッチング素子Ｔｒ₅〜Ｔｒ₆をスイッチングすることによって、図２（ｄ）に示すように、レベルシフト部２４のパルス信号Ｖ_Oを昇圧する。すなわち、外部端子Ｔ₅には基準となるシステム電圧Ｖ_DDにレベルシフト部２４からのパルス信号Ｖ_Oが加えられた電圧Ｖ₅、すなわち＋３Ｖと＋１０Ｖとが交互に繰り返される電圧Ｖ₅が現れる。続いて、外部端子Ｔ₆には電圧Ｖ₅を平滑化した略＋１０Ｖの電圧Ｖ₆が現れ、レギュレータ４２によって電圧Ｖ₆が降圧されて略＋７Ｖの電圧Ｖ₇が出力される。

以上のように、本実施の形態における昇降圧回路を用いて、降圧部２２から略−４Ｖの出力電圧と、昇圧部２６から略＋７Ｖの出力電圧を得ることができる。

本実施の形態における昇降圧回路のタイミングジェネレータ２０、降圧部２２の主要部３０、レベルシフト部２４、及び昇圧部２６の主要部４０は同一の半導体基板上に形成し、１つの半導体素子として構成することができる。

本実施の形態における昇降圧回路では、降圧部２２からの出力をレベルシフト部２４に入力することによって、昇圧部２６のチャージポンプ回路の段数を従来よりも少なくすることを可能としている。このように、チャージポンプ回路の段数を減らすことによって、昇圧部２６に外部接続されるコンデンサの数も減らすことかできる。新たに加えられたレベルシフト部２４の占有面積は削減したコンデンサの配置面積よりも小さく、コンデンサを接続するための外部端子を引き出すためのパッド電極の占有面積も減らすことができるので、昇降圧回路を従来に比べて小型化することができる。

さらに、外部接続されるコンデンサの数が少なくなるので、製造時の工程を簡素化することができ、昇降圧回路の信頼性を向上させることができる。

なお、本実施の形態では、前段に降圧部２２を配置し、後段に昇圧部２６を配置したが、これに限定されるものではない。すなわち、図４に示すように、前段に昇圧部５２を配置し、昇圧部５２の出力をレベルシフト部５４でシフトさせ、レベルシフト部５４からの出力に対して後段の降圧部５６で降圧する構成としても良い。

本発明の実施の形態における昇降圧回路の構成を示す図である。本発明の実施の形態における昇降圧回路の各部の電圧を示す図である。本発明の実施の形態におけるレベルシフト部の構成の例を示す回路図である。本発明の実施の形態における昇降圧回路の別例の構成を示す図である。従来の降圧回路を示す図である。従来の降圧回路の各部の電圧を示す図である。従来の昇圧回路を示す図である。従来の昇圧回路の各部の電圧を示す図である。

符号の説明

１０主回路部、１２レギュレータ、１４主回路部、１６レギュレータ、２０タイミングジェネレータ、２２降圧部、２４レベルシフト部、２６昇圧部、３０
降圧部の主要部、３２レギュレータ、３４バッファ素子、３６反転素子、３８反転素子、４０昇圧部の主要部、４２レギュレータ、４４バッファ素子、５０タイミングジェネレータ、５２昇圧部、５４レベルシフト部、５６降圧部。

Claims

基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも低い第２の電圧を出力する降圧部と、
前記システムクロックパルスと前記降圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、
前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも高い第３の電圧を出力する昇圧部と、
を備えることを特徴とする昇降圧回路。
基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも高い第２の電圧を出力する昇圧部と、
前記システムクロックパルスと前記昇圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、
前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも低い第３の電圧を出力する降圧部と、
を備えることを特徴とする昇降圧回路。
請求項１又は２に記載の昇降圧回路において、
前記降圧部又は前記昇圧部は、チャージポンプ回路を含むことを特徴とする昇降圧回路。
請求項３に記載の昇降圧回路において、
前記降圧部又は前記昇圧部に含まれるチャージポンプ回路の一部は半導体基板上に形成され、前記チャージポンプ回路を構成するコンデンサの少なくとも１つが前記半導体基板の外部に接続されることを特徴とする昇降圧回路。