JP2005539403A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005539403A5 JP2005539403A5 JP2004568930A JP2004568930A JP2005539403A5 JP 2005539403 A5 JP2005539403 A5 JP 2005539403A5 JP 2004568930 A JP2004568930 A JP 2004568930A JP 2004568930 A JP2004568930 A JP 2004568930A JP 2005539403 A5 JP2005539403 A5 JP 2005539403A5
- Authority
- JP
- Japan
- Prior art keywords
- package
- packages
- substrate
- stacked
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 25
- 239000000463 material Substances 0.000 claims 3
Claims (14)
- 積み重ねられた下側および上側パッケージを具備し、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、前記上側および下側基板は、ワイヤボンディングにより相互接続されることを特徴とするマルチパッケージモジュール。
- 第1パッケージ基板上に少なくとも1つのダイスを有する第1パッケージを供給し、
第2パッケージ基板上に少なくとも1つのダイスを有する第2パッケージを前記第1パッケージの上に配置し、
前記第1および第2基板間においてワイヤボンドz軸相互接続を形成することを特徴とするマルチパッケージの形成方法。 - 第1パッケージ上に積み重ねられた第2パッケージを有するマルチパッケージモジュールであって、前記パッケージのそれぞれは、基板に取り付けられたダイスを具備し、前記第2パッケージの基板および前記第1パッケージの基板は、ワイヤボンディングにより相互接続され、前記第1パッケージは、ボールグリッドアレイパッケージであることを特徴とするマルチパッケージモジュール。
- マルチパッケージモジュールの形成方法であって、
第1パッケージ基板を具備するBGA第1パッケージを供給し、
第2パッケージ基板を具備する第2パッケージを供給し、前記第1パッケージ上に第2パッケージを積み重ね、そして
前記第1および第2基板をワイヤボンド接続することにより、前記第1および第2パッケージを電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 第1パッケージ上に積み重ねられた第2パッケージを有し、前記積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも1つは、電気遮蔽材を有していることを特徴とするマルチパッケージモジュール。
- 第1パッケージ上に積み重ねられた第2パッケージを具備するマルチパッケージモジュールの形成方法であって、
遮蔽材を有する第1パッケージを供給し、
第2パッケージを供給し、
前記遮蔽材の略平面な上側表面に前記第2パッケージを積み重ね、そして、
前記第1および第2パッケージをワイヤボンドにより電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 第1パッケージ上に積み重ねられた第2パッケージを有するマルチパッケージモジュールを具備する携帯機器であって、積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも1つは、電気遮蔽材を有することを特徴とする携帯機器。
- 第1パッケージ上に積み重ねられた第2パッケージを有するマルチパッケージモジュールを具備するコンピュータであって、積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも1つは、電気遮蔽材を有することを特徴とするコンピュータ。
- 積み重ねられた第1および第2パッケージを具備するマルチパッケージモジュールであって、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、第1および第2の基板は、ワイヤボンディングにより相互接続され、前記第1パッケージは、上向きダイス構成のフリップチップを有するフリップチップボールグリッドアレイパッケージを具備することを特徴とするマルチパッケージモジュール。
- 第1パッケージ基板を有する上向きダイスフリップチップ第1パッケージを供給し、
ダイスおよび第2パッケージ基板を有する第2パッケージを供給し、前記第1パッケージ上に前記第2パッケージを積み重ね、
前記第1パッケージ基板と第2パッケージ基板とをワイヤボンド接続することにより、前記第1および第2パッケージを電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 積み重ねられた第1および第2パッケージを具備するマルチパッケージモジュールであって、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、前記第1および第2基板は、ワイヤボンディングにより相互接続され、前記第1パッケージは、下向きダイス構成のフリップチップを有するフリップチップボールグリッドアレイパッケージを具備することを特徴とするマルチパッケージモジュール。
- 第1パッケージ基板を有する下向きダイスフリップチップ第1パッケージを供給し、
ダイスおよび第2パッケージ基板を有する第2パッケージを供給し、前記第1パッケージ上に前記第2パッケージを積み重ね、そして
前記第1パッケージ基板と前記第2パッケージ基板とをワイヤボンド接続することにより、前記第1および第2パッケージを電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 積み重ねられた下側および上側パッケージを具備し、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、前記上側および下側基板は、ワイヤボンディングにより送と接続され、前記パッケージの少なくともいずれか1つは、積み重ねられたダイスのパッケージを有することを特徴とするマルチパッケージモジュール。
- 積み重ねられたダイスの第1パッケージを供給し、
第2パッケージを供給し、
前記第1パッケージ上に前記第2パッケージを積み重ね、そして、
ワイヤボンディングにより前記第1パッケージおよび第2パッケージ間の電気的相互接続を形成することを特徴とするマルチパッケージモジュールの形成方法。
Applications Claiming Priority (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41159002P | 2002-09-17 | 2002-09-17 | |
US60/411,590 | 2002-09-17 | ||
US10/632,550 US6972481B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
US10/632,552 | 2003-08-02 | ||
US10/632,568 US7205647B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
US10/632,549 US7064426B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having wire bond interconnect between stacked packages |
US10/632,568 | 2003-08-02 | ||
US10/632,553 US7053476B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
US10/632,551 | 2003-08-02 | ||
US10/632,553 | 2003-08-02 | ||
US10/632,550 | 2003-08-02 | ||
US10/632,551 US6838761B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
US10/632,549 | 2003-08-02 | ||
US10/632,552 US20040061213A1 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
PCT/US2003/028919 WO2004027823A2 (en) | 2002-09-17 | 2003-09-15 | Semiconductor multi-package module having wire bond interconnection between stacked packages |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011137096A Division JP5602685B2 (ja) | 2002-09-17 | 2011-06-21 | マルチパッケージモジュールおよびその形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005539403A JP2005539403A (ja) | 2005-12-22 |
JP2005539403A5 true JP2005539403A5 (ja) | 2006-11-02 |
JP4800625B2 JP4800625B2 (ja) | 2011-10-26 |
Family
ID=32034538
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004568930A Expired - Fee Related JP4800625B2 (ja) | 2002-09-17 | 2003-09-15 | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法 |
JP2011137096A Expired - Fee Related JP5602685B2 (ja) | 2002-09-17 | 2011-06-21 | マルチパッケージモジュールおよびその形成方法 |
JP2013123601A Expired - Lifetime JP5856103B2 (ja) | 2002-09-17 | 2013-06-12 | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011137096A Expired - Fee Related JP5602685B2 (ja) | 2002-09-17 | 2011-06-21 | マルチパッケージモジュールおよびその形成方法 |
JP2013123601A Expired - Lifetime JP5856103B2 (ja) | 2002-09-17 | 2013-06-12 | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1547141A4 (ja) |
JP (3) | JP4800625B2 (ja) |
KR (1) | KR101166575B1 (ja) |
AU (1) | AU2003272405A1 (ja) |
TW (3) | TWI469301B (ja) |
WO (1) | WO2004027823A2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3858854B2 (ja) * | 2003-06-24 | 2006-12-20 | 富士通株式会社 | 積層型半導体装置 |
WO2006118720A2 (en) * | 2005-03-31 | 2006-11-09 | Stats Chippac Ltd. | Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides |
US7364945B2 (en) | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
US7394148B2 (en) | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
SG130055A1 (en) | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
SG130066A1 (en) | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
JP5522561B2 (ja) * | 2005-08-31 | 2014-06-18 | マイクロン テクノロジー, インク. | マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法 |
US8198735B2 (en) | 2006-12-31 | 2012-06-12 | Stats Chippac Ltd. | Integrated circuit package with molded cavity |
US8124451B2 (en) | 2007-09-21 | 2012-02-28 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer |
KR20110124065A (ko) | 2010-05-10 | 2011-11-16 | 하나 마이크론(주) | 적층형 반도체 패키지 |
KR101688005B1 (ko) * | 2010-05-10 | 2016-12-20 | 삼성전자주식회사 | 이중 랜드를 갖는 반도체패키지 및 관련된 장치 |
KR20110124063A (ko) | 2010-05-10 | 2011-11-16 | 하나 마이크론(주) | 적층형 반도체 패키지 |
TWI406377B (zh) * | 2010-12-27 | 2013-08-21 | Powertech Technology Inc | 方向指示標記立體化之球格陣列封裝構造及其製造方法 |
US9165906B2 (en) | 2012-12-10 | 2015-10-20 | Invensas Corporation | High performance package on package |
JP6128993B2 (ja) | 2013-06-28 | 2017-05-17 | キヤノン株式会社 | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |
KR101563910B1 (ko) * | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이의 제조 방법 |
US9995641B2 (en) * | 2013-10-30 | 2018-06-12 | Honeywell International Inc. | Force sensor with gap-controlled over-force protection |
JP6357371B2 (ja) * | 2014-07-09 | 2018-07-11 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
US9666730B2 (en) | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
KR101961377B1 (ko) * | 2015-07-31 | 2019-03-22 | 송영희 | 에지에 사이드 패드를 포함하는 lga 반도체 패키지 |
KR101799668B1 (ko) * | 2016-04-07 | 2017-11-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR102652721B1 (ko) * | 2016-12-30 | 2024-03-28 | 인텔 코포레이션 | 고주파수 통신을 위한 3d 적층된 초박형 패키지 모듈로 설계된 마이크로 전자 디바이스 |
KR102283390B1 (ko) | 2019-10-07 | 2021-07-29 | 제엠제코(주) | 멀티칩용 반도체 패키지 및 그 제조방법 |
KR102325217B1 (ko) | 2020-05-18 | 2021-11-11 | 제엠제코(주) | 멀티 다이 스택 반도체 패키지 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
JPH05283608A (ja) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法 |
US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
FR2694840B1 (fr) * | 1992-08-13 | 1994-09-09 | Commissariat Energie Atomique | Module multi-puces à trois dimensions. |
US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
US5652185A (en) * | 1995-04-07 | 1997-07-29 | National Semiconductor Corporation | Maximized substrate design for grid array based assemblies |
US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
JP3644662B2 (ja) | 1997-10-29 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体モジュール |
JPH11243175A (ja) * | 1998-02-25 | 1999-09-07 | Rohm Co Ltd | 複合半導体装置 |
JPH11265975A (ja) * | 1998-03-17 | 1999-09-28 | Mitsubishi Electric Corp | 多層化集積回路装置 |
JP2000058691A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | ミリ波半導体装置 |
US6201302B1 (en) * | 1998-12-31 | 2001-03-13 | Sampo Semiconductor Corporation | Semiconductor package having multi-dies |
JP2000269411A (ja) * | 1999-03-17 | 2000-09-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4075204B2 (ja) * | 1999-04-09 | 2008-04-16 | 松下電器産業株式会社 | 積層型半導体装置 |
JP4284744B2 (ja) * | 1999-04-13 | 2009-06-24 | ソニー株式会社 | 高周波集積回路装置 |
JP2000340736A (ja) * | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2001223326A (ja) * | 2000-02-09 | 2001-08-17 | Hitachi Ltd | 半導体装置 |
JP2001358280A (ja) * | 2000-04-12 | 2001-12-26 | Sony Corp | リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 |
JP3916854B2 (ja) * | 2000-06-28 | 2007-05-23 | シャープ株式会社 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
JP2002040095A (ja) * | 2000-07-26 | 2002-02-06 | Nec Corp | 半導体装置及びその実装方法 |
JP4570809B2 (ja) | 2000-09-04 | 2010-10-27 | 富士通セミコンダクター株式会社 | 積層型半導体装置及びその製造方法 |
JP2002158326A (ja) * | 2000-11-08 | 2002-05-31 | Apack Technologies Inc | 半導体装置、及び製造方法 |
JP3798620B2 (ja) * | 2000-12-04 | 2006-07-19 | 富士通株式会社 | 半導体装置の製造方法 |
US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
JP2002184936A (ja) * | 2000-12-11 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002217354A (ja) | 2001-01-15 | 2002-08-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
-
2003
- 2003-09-15 KR KR1020057004551A patent/KR101166575B1/ko active IP Right Grant
- 2003-09-15 JP JP2004568930A patent/JP4800625B2/ja not_active Expired - Fee Related
- 2003-09-15 EP EP03754585A patent/EP1547141A4/en not_active Ceased
- 2003-09-15 WO PCT/US2003/028919 patent/WO2004027823A2/en active Application Filing
- 2003-09-15 AU AU2003272405A patent/AU2003272405A1/en not_active Abandoned
- 2003-09-17 TW TW100113640A patent/TWI469301B/zh not_active IP Right Cessation
- 2003-09-17 TW TW092125625A patent/TWI329918B/zh not_active IP Right Cessation
- 2003-09-17 TW TW098139252A patent/TWI378548B/zh not_active IP Right Cessation
-
2011
- 2011-06-21 JP JP2011137096A patent/JP5602685B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-12 JP JP2013123601A patent/JP5856103B2/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005539403A5 (ja) | ||
JP2006502596A5 (ja) | ||
US7704794B2 (en) | Method of forming a semiconductor device | |
US8445325B2 (en) | Package-in-package using through-hole via die on saw streets | |
Karnezos | 3D packaging: Where all technologies come together | |
US7582960B2 (en) | Multiple chip package module including die stacked over encapsulated package | |
TWI355061B (en) | Stacked-type chip package structure and fabricatio | |
KR101478836B1 (ko) | 반도체 패키지 | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US7495321B2 (en) | Leaded stacked packages having elevated die paddle | |
US20120164790A1 (en) | Double-faced electrode package, and its manufacturing method | |
JP2006502596A (ja) | 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール | |
TWI469301B (zh) | 堆疊封裝間具有線接點互連之半導體多重封裝模組 | |
JP2004253805A (ja) | 積層型半導体パッケージ及びその製造方法 | |
US7489044B2 (en) | Semiconductor package and fabrication method thereof | |
JP2012235170A (ja) | 多層半導体パッケージ | |
KR20070088258A (ko) | 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈 | |
TWI225291B (en) | Multi-chips module and manufacturing method thereof | |
US6820329B2 (en) | Method of manufacturing multi-chip stacking package | |
SG149896A1 (en) | Methods of fabrication of lead frame-based semiconductor device packages incorporating at least one land grid array package | |
TW200504963A (en) | Multi-chip semiconductor package and manufacturing method thereof | |
CN205723498U (zh) | 多芯片的***级晶圆级封装结构 | |
CN104008982B (zh) | 芯片封装工艺及芯片封装 | |
KR20110124061A (ko) | 적층형 반도체 패키지 | |
TW200802771A (en) | BGA package with leads on chip |