JP2005353891A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2005353891A
JP2005353891A JP2004173910A JP2004173910A JP2005353891A JP 2005353891 A JP2005353891 A JP 2005353891A JP 2004173910 A JP2004173910 A JP 2004173910A JP 2004173910 A JP2004173910 A JP 2004173910A JP 2005353891 A JP2005353891 A JP 2005353891A
Authority
JP
Japan
Prior art keywords
pad electrode
semiconductor device
aluminum
electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004173910A
Other languages
English (en)
Other versions
JP4716400B2 (ja
Inventor
Taku Kaneoka
卓 金岡
Yutaro Ehata
雄太郎 江畑
Masashi Sawara
政司 佐原
Yoshio Miyama
吉生 深山
Kentaro Yamada
健太郎 山田
Hideaki Kanazawa
英明 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004173910A priority Critical patent/JP4716400B2/ja
Publication of JP2005353891A publication Critical patent/JP2005353891A/ja
Application granted granted Critical
Publication of JP4716400B2 publication Critical patent/JP4716400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】 バンプ電極先端部の凹凸を小さくするのに資することができる半導体装置の製造方法を提供する。
【解決手段】 表面保護膜から露出されたパッド電極１７に電界メッキによりバンプ電極２３を形成するとき、前記パッド電極を形成する前工程では、アルミニウム系配線材料の形成温度を２００度Ｃ乃至４５０度Ｃとする。上記温度範囲でアルミニウム系配線材料を形成すると、形成単位とされる粒が大きくなり、粒が大きくなると粒界の面積が全体として少なくなり、パッド電極上の自然酸化膜除去後の表面の凹凸が少なくなると考えられる。これにより、パッド電極上に形成したバンプ電極の先端部端面の窪み２４を例えば１ミクロンメータのような小さな値にすることが可能になる。
【選択図】 図１

Description

本発明は、フリップチップボンディング等に利用されるバンプ電極を備えた半導体装置及びその製造方法に関し、例えば異方性導電性フィルムを挟んでフリップチップボンディングに供される半導体装置の製造に適用して有効な技術に関する。
異方性導電性フィルムを用いて半導体装置のバンプ電極を回路基板の端子に結合する技術として、特開平１１−１６９４６号公報には、バンプ電極の先端面に異方性導電性フィルムの導電粒子より少し小さい凹凸を形成して導電粒子を確実に捕捉し、電気的接合状態を良好にすることが記載される。
同じく特開２０００−１２４２６３号公報には、バンプ電極の表面に導電粒子が１個乃至複数個入る凹状を形成して導電粒子を安定に確保し、接触不良を防止する接続方法が記載される。
特開平４−２４９３２６号公報及びその対応米国特許第２７２１１１号明細書には、金メッキ下地層の上に非晶質Ｎｉ−Ｐ層を設け、この非晶質Ｎｉ−Ｐ層の表面粗さを下地層の表面粗さよりも小さな０．３ミクロンメータ以下とし、これによって電界金メッキ層の光沢むらを改善した電界金メッキパターンを形成する方法について記載される。
特開平１１−１６９４６号公報（図５） 特開２０００−１２４２６３号公報（図１） 特開平４−２４９３２６号公報（図１） 米国特許第２７２１１１号明細書（FIG.1(a)〜FIG.1(e)）
本発明者は、異方性導電性フィルムを用いた半導体装置の実装技術について検討した。例えばＬＣＤ（Liquid Crystal Display）ドライバをＣＯＧ（Chip On Glass）実装するとき、ＬＣＤが形成されるガラス基板上の電極と半導体チップのバンプ電極との接続に、異方性導電性フィルム中の導電性ビーズを用いる。ビーズは樹脂でコーティングされており非導通であるが、実装に際してＬＣＤドライバをガラス基板に押圧してビーズをつぶすと、コーティング樹脂が破れて、対応するボンディングパッドと電極を導通させることができる。バンプ電極の先端面にビーズの直径以上の窪みがあると、ビーズを充分につぶすことができず、一部の電極とバンプ電極が高抵抗接続となって、実装不良になる。この窪みについて検討したところ、バンプ電極は表面保護膜から露出されるパッド電極の上に電界メッキで形成されるから、バンプ電極の周縁はパッド電極を露出させる表面保護膜の開口周縁の当該表面保護膜の膜厚分盛り上がる。これにより、バンプ電極の先端面には少なくとも表面保護膜の膜厚と同等の窪みを生ずる。しかもその窪みの表面には微細な凹凸が多数形成され、実際の窪みの凹凸は表面保護膜の膜厚を超えていることが明らかにされた。これは、電界メッキがメッキ下地層の凹凸をトレースするためであると考えられる。バンプ電極のメッキ下地層（アンダー・バンプ・メタル）は、アルミニウム配線材料などで形成されるパッド電極に対するバンプ電極のバリアメタル及びメッキ成長の種子として利用されるシード(seed)層から成る。これらはスパッタリング法によって堆積される。本発明者の検討によれば、アンダーバンプメタルを形成する前のパッド電極に対する酸化膜除去のやり方によってバンプ電極先端部の窪みの大きさが左右されることを見出した。この観点は上記文献の何れにも示唆されていない。
本発明の一つの目的は、バンプ電極先端部の窪みを小さくするのに資することができる半導体装置の製造方法を提供することにある。
本発明の別の一つの目的は、狭ピッチのバンプ電極であっても異方性導電性フィルムを用いた実装基板との良好な導電接続を得ることができる半導体装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
《１》．すなわち、以下の工程を含む半導体装置の製造方法：
（ａ）半導体基板上に回路を形成し、形成した回路の表面保護膜からアルミニウム系配線材料より成るパッド電極を露出させる工程；
（ｂ）露出された前記パッド電極の表面酸化膜を除去する工程；
（ｃ）前記工程（ｂ）の後に、前記パッド電極の上にアンダーバンプメタルを介して〔アルミニウム系配線材料より成る〕バンプ電極を電界メッキにより形成する工程；
前記工程（ａ）は以下の下位工程を含む：
（ａ１）２００度Ｃ乃至４５０度Ｃの温度で前記アルミニウム系配線材料より成るパッド電極を形成する工程。
上記温度範囲でアルミニウム系配線材料より成るパッド電極を形成すると、形成単位とされる粒が大きくなり、粒が大きくなると粒界の面積が全体として少なくなり、酸化膜除去後の表面の凹凸が少なくなると考えられる。上記温度範囲は後述する実験で確認した範囲であり、その上限は更に高温である可能性がある。この製造方法により、アルミニウム系配線材料等から成る電極パッドの表面酸化膜除去をＲＦエッチ又は酸によるエッチングなどで行なう場合に、バンプ電極の先端部端面の凹凸を例えば１ミクロンメータのような小さな値にすることができるということが、実験結果により裏付けられている。
《２》．前記項目《１》の半導体装置の製造方法において前記工程（ｂ）は以下の下位工程を含む：
（ｂ１）前記パッド電極の表面酸化膜をＲＦエッチにより除去する工程。前記ＲＦエッチはプラズマエッチングを意味する。
《３》．前記項目《２》記載の半導体装置の製造方法において、前記ＲＦエッチにより除去する厚さは酸化シリコン膜換算で大凡１５〜２０ナノメータである。ＲＦエッチによるパッド電極表面の削り量が少ないほどバンプ電極先端面の凹凸は小さくなる。これはイオンによる衝撃を受けるほど表面の荒れが蓄積されるので、酸化膜除去量が少ないほど除去後の表面の凹凸が少なくなると考えられるからである。
《４》．前記項目《１》記載の半導体装置の製造方法において前記工程（ｂ）は以下の下位工程を含む：
（ｂ２）前記パッド電極の表面酸化膜をフッ化水素を含む酸性水溶液により除去する工程；
前記工程（ａ１）における温度の最適範囲は３００度Ｃ乃至４５０度Ｃである。これは実験結果による。
《５》．前記項目《１》記載の半導体装置の製造方法において、前記パッド電極を構成するアルミニウム系配線材料はアルミニウムに銅を含む配線材料から成り、アルミニウムに銅とシリコンを含む配線材料とは異なる。
《６》．前記項目《３，４》記載の半導体装置の製造方法において、前記工程（ｃ）では前記バンプ電極を立方体もしくは直方体形状に形成する。リフローを伴う所謂ソルダーバンプに比べて狭ピッチ化し易い。
《７》．前記項目《６》記載の半導体装置の製造方法において、前記工程（ｃ）では前記バンプ電極を３０ミクロンメータ以下のピッチで複数個並列に形成する。
《８》．別の観点による以下の工程を含む半導体装置の製造方法：
（ａ）半導体基板上に複数の金属配線層を有する回路を形成し、形成した回路の表面保護膜からパッド電極を露出させる工程；
（ｂ）露出された前記パッド電極の表面酸化膜を除去する工程；
（ｃ）上記工程（ｂ）の後に、前記パッド電極の上にアンダーバンプメタルを介してバンプ電極を電界メッキにより形成する工程；
前記パッド電極は、アルミニウムに銅とシリコンを含む配線材料から成り、
前記複数の金属配線層のうち、前記パッド電極と同一の配線層はアルミニウムに銅とシリコンを含む第１の配線材料から成り、
前記複数の金属配線層のうち、前記パッド電極とは異なる配線層はアルミニウムに銅を含む第２の配線材料から成り前記第１の配線材料とは異なる。
この製造方法は、前記パッド電極を第１の配線材料にて形成すると、第２の配線材料より形成する場合に比べて、バンプ電極の先端部端面の凹凸の状態が、電極パッドの表面酸化膜除去を行なうＲＦエッチ又は酸によるエッチングの条件に依存する割合が小さくなる、という実験結果に基づく。例えば、ＲＦエッチによる酸化膜除去厚等の条件依存性が小さくなる。したがって、ウェーハプロセスが同一でバンプ電極の形成プロセスが相違する場合にも、バンプ電極の先端部端面の窪みの大きさがバンプ電極の形成プロセス毎に大きくばらつく状態を緩和若しくは抑止可能になる。要するに、バンプ電極形成プロセスが異なってもバンプ電極先端部の窪みの大きさを均一化するのに資することができる。
《９》．異なる観点による以下の構成含む半導体装置：
（ａ）半導体基板上に形成された回路；
（ｂ）前記形成された回路の表面保護膜から露出するパッド電極；
（ｃ）前記露出された前記パッド電極の上にアンダーバンプメタルを介して金の電界メッキで形成されたバンプ電極；
前記表面保護膜の厚さは０．６ミクロンメータ以上であり、 前記バンプ電極は、前記表面保護膜に重なる周縁部の最大高さ寸法と、前記表面保護膜とは重なりの無い内側部分の高さの平均値との差が、１ミクロンメータ以下であり、更に前記バンプ電極は各々立方体もしくは直方体形状を有し複数個が並列され、並列ピッチは３０ミクロンメータ以下である。
バンプ電極の並列ピッチが３０ミクロンメータ以下の狭ピッチとされる上記半導体装置に対しても、導電性ビーズ径が２ミクロンメータ程度の異方性導電性フィルムを用いて実装基板と良好な導電接続を得ることが可能になる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、バンプ電極先端部の窪みの大きさを小さくするのに資することができる半導体装置の製造方法を提供することができる。
狭ピッチのバンプ電極であっても異方性導電性フィルムを用いた実装基板との良好な導電接続を得ることができる半導体装置を実現することができる。
図１にはバンプ電極を有する半導体装置の部分断面図が示される。同図に示される半導体装置１は、特に制限されないが、配線形成層として４層のアルミニウム配線層を有し、能動素子として絶縁ゲート型の電界効果トランジスタ（以下単にＭＯＳトランジスタとも記す）等を有し、半導体基板２上に所要の回路が形成されている。同図には能動素子として代表的に一つのＭＯＳトランジスタＴｒが示される。２はｐ型半導体基板、６はチャネル領域、７，８はソース電極・ドレイン電極とされるｎ型半導体領域、９はゲート酸化膜、１０はゲート電極、１１はサイドウォールスペーサである。第１層目のアルミニウム配線層としてソース電極・ドレイン電極に接続される信号配線１２，１３が例示され、第２層目のアルミニウム配線層として信号配線１４，１５が例示され、第３層目のアルミニウム配線層として信号配線１６が例示され、第４層目のアルミニウム配線層としてパッド電極１７が例示される。各配線層は酸化シリコンなどによる層間絶縁膜１８で絶縁されている。配線層間での配線の接続はスルーホール１９を介して行なわれる。
半導体装置１の表面は表面保護膜（ファイナルパッシベーション膜）で覆われている。表面保護膜は、例えばシリコン窒化膜２１及びポリイミド樹脂（ＰｉＱ）膜２２によって形成される。シリコン窒化膜２１及びポリイミド樹脂（ＰｉＱ）膜２２に代えてリンガラス（ＰＳＧ）膜等を採用することも可能である。
前記パッド電極１７の表面からは前記表面保護膜が除去され、表面保護膜が除去された開口には、アンダーバンプメタル２０を介して電界メッキによりバンプ電極２３が形成される。前記アンダーバンプメタル２０は、金属パッド１７に対するバリアメタル層２０Ａと、メッキ成長の種子として利用されるシードメタル層２０Ｂから成る。バンプ電極２３は金メッキにて立方体もしくは直方体形状に形成される。バリアメタル層２０ＡにはＴｉＷ又はＴｉ等を採用可能である。シードメタル層２０ＢにはＡｕ又はＰｄなどを採用可能である。
前記バンプ電極１７の先端面には窪み２４が生じている。この窪み２４は、メッキの等方成長という性質により、メッキの下地形状がトレースされること等によって形成される。例えば、バンプ電極２３の側面の高さをＨ、バンプ電極の中央部の高さをｈ、窪み２４の深さをＧとすると、原理的に、Ｈはｈに等しく、Ｇはアンダーバンプメタル２０の厚さにほぼ等しい、という関係を持つことになる。要するに前記窪み２４は、表面保護膜２１，２２に重ならない部位の直上に位置するバンプ電極の表面部分を意味することになる。窪みはバンプ電極２３の先端面における段差として把握してもよい。
前記窪み２４の表面には、実際には図２に例示されるように多数の微細な凹凸が形成されている。本明細書において、前記窪み２４の大きさは以下のように定義する。即ち、基準位置ＢＨに対してバンプ電極２３の最大高さ寸法をＡ、窪み２４における基準位置ＢＨからの最大高さをＢ、窪み２４における基準位置ＢＨからの最低高さをＣとすると、前記窪み２４の大きさ（深さ）Ｇは、Ｇ＝Ａ−（Ｂ＋Ｃ）／２で与える。例えばＡ＝１５．８ミクロンメータ（μｍ）、Ｂ＝１５．２μｍ、Ｃ＝１４．７μｍのとき、Ｇ＝０．８５μｍとなる。
半導体集積回路１においては前記窪み２４の大きさを小さくすることが考慮されている。ここでは、前記窪み２４の大きさを小さくするのに、アンダーバンプメタルを形成する前に行われる処理、即ち、パッド電極を形成するときの温度やパッド電極１７に対する自然酸化膜の除去処理に着目する。パッド電極１７に対する自然酸化膜の除去は、その上に形成されるアンダーバンプメタル２０との密着性を良好に保つ為に必須とされる処理である。この自然酸化膜の除去に当たって、除去面が荒れるのを極力抑えるのに資することができる方法を採用した。以下にその法方について説明する。
図３Ａは表面保護膜が完成されたウェーハ状態の半導体装置１における図１に対応する部分断面構造が示される。半導体装置１はこの状態でバンプ電極形成工程に受入れられる。バンプ電極形成工程では先ずパッド電極１７に対する自然酸化膜の除去処理が行なわれる。この自然酸化膜除去処理は、ウェーハの表面を不活性ガスイオンによりＲＦエッチする方法、又はフッ酸を含む酸性混合液によりエッチングする方法とされる。
前記ＲＦエッチ法では、高真空において例えばアルゴンイオンをパッド電極１７に衝突させてその表面の酸化膜を除去する。このとき前記パッド電極１７はアルミニウムに銅を含む配線材料（アルミニウム・銅配線材料）から成り、上記配線材料はアルミニウムに銅とシリコンを含む配線材料（アルミニウム・銅・シリコン配線材料）とは異なる配線材料とされる。配線の形成温度は２００度Ｃ〜４５０度Ｃである。配線の形成には例えばスパッタリング法又は蒸着法などを利用すればよい。上記形成温度は半導体装置の表面温度とされる。上記パッド電極１７の自然酸化膜は１７μｍ程度であり、前記スパッタリング法によってこれを除去するための除去厚として、例えば酸化シリコン膜換算で１５ｎｍ又は２０ｎｍを採用する。本明細書においてアルミニウム系配線材料の形成温度は、半導体装置それ自体、特にその表面、の設定温度と把握してよい。
前記酸性溶液によるエッチング法では、例えばフッ化水素（ＨＦ）、フッ化アンモニウム（ＮＨ４Ｆ）及び酢酸（ＣＨ３ＣＯＯＨ）を含む水溶液を用いて、パッド電極１７表面のエッチングを行なう。
図４Ａには金メッキにてバンプ電極２３を形成したときのアルミニウム系配線材料の形成温度と、自然酸化膜除去処理条件と、窪み２４の大きさとの関係が実験例として示される。同図に示される例はアルミニウム・銅配線材料から構成されたパッド電極１７を用いた。Ｌ１の傾向線で示される第１の実験例はアルゴンイオンの衝突により酸化シリコン膜換算で２５ｎｍを除去した場合である。Ｌ２の傾向線で示される第２の実験例はアルゴンイオンの衝突により酸化シリコン膜換算で２０ｎｍを除去した場合である。Ｌ３の傾向線で示される第３の実験例はアルゴンイオンの衝突により酸化シリコン膜換算で１５ｎｍを除去した場合である。Ｌ４の傾向線で示される第４の実験例はフッ化水素（ＨＦ）、フッ化アンモニウム（ＮＨ４Ｆ）及び酢酸（ＣＨ３ＣＯＯＨ）を含む水溶液を用いてエッチングを行なった場合である。
図４Ａの実験結果より、アルミニウム系配線材料の形成温度が高いほど窪みの大きさＧは小さくなった。これは、アルミニウム系配線材料の形成するときの温度が高くなると、形成単位とされる粒が大きくなり、粒が大きくなると粒界の面積が全体として少なくなり、酸化膜除去後の表面の凹凸が少なくなるからであると考えられる。また、ＲＦエッチによる削り量が少ないほど窪みの大きさＧは小さくなった。これはイオン衝撃を受けるほど表面の荒れが蓄積されるので、除去量が少ないほど除去後の表面の凹凸が少なくなるからであると考えられる。例えば目標とするバンプ電極２３の窪み２４の大きさＧを１μｍ以下とする場合には、酸性溶液によるエッチング法ではアルミニウム系配線材料の形成温度を３００度Ｃ以上、ＲＦエッチ法では除去量が酸化シリコン膜換算で２０ｎｍ以下で代表されるようにアルミニウム酸化膜を除去できる範囲で少ない方がよい、という結果を得た。図３Ａで説明したパッド電極１７の自然酸化膜除去処理はその条件を考慮したものである。
図４Ｂには金メッキにてバンプ電極２３を形成したときのアルミニウム系配線材料の形成温度と、自然酸化膜除去処理条件と、窪み２４の大きさとの関係が別の実験結果に基づいて示される。同図に示される例はアルミニウム・銅・シリコン配線材料から構成されたパッド電極１７を用いた点が図４Ａの実験条件とは相違される。この実験例では、削り量等の処理の相違による窪み量Ｇに大差はなかった。これは、アルミニウム・銅・シリコン配線材料から構成されたパッド電極１７はアルミニウム・銅配線材料から構成されたパッド電極に比べて硬いので、酸化膜除去時における削り量の相違は表面の荒れに実質的な影響を与え難いからであると考えられる。温度による影響は図４Ａと同じ傾向を持つ。この実験結果より、アルミニウム・銅・シリコン配線材料から構成されたパッド電極１７を用いれば、バンプ電極２３の窪み２４の大きさが、電極パッド１７の表面酸化膜除去を行なうＲＦエッチ又は酸によるエッチングの条件に依存する割合が小さくなり、ウェーハプロセスが同一でバンプ電極２３の形成プロセスが相違する場合にも、バンプ電極２３の窪み２４の大きさがバンプ電極２３の形成プロセス毎に大きくばらつく状態を緩和若しくは抑止可能になる。
図３Ｂ乃至図３Ｆには前記パッド電極１７に対する自然酸化膜の除去処理に続くバンプ電極形成までの製造プロセスを順を追って説明するための断面図が示される。
自然酸化膜の除去処理の後、図３Ｂのように、アンダーバンプメタル２０をウェーハ表面の全面にスパッタリングにて堆積する。例えばアンバーバンプメタル２０として、バリアメタル層２０ＡにはＴｉを採用し、シードメタル層２０ＢにはＰｄを採用する。この後、図３Ｃのようにアンダーバンプメタル２０の上に例えばポジ型のホトレジストを塗布し、バンプ電極を形成する部分を除いて露光し、未露光部分にレジストパターン２５を残す。次に、図３Ｄのように、残ったレジストパターン２５から露出されるアンダーバンプメタル２０の上に電界メッキにより金をメッキし、バンプ電極２３を形成する。次にウェーハの表面からレジストパターン２５を除去し（図３Ｅ）、表面に露出しているアンダーバンプメタル２０をエッチングにて除去する（図３Ｆ）。この後、形成されたバンプ電極２０に対して硬度を下げるためのアニールを行なう。
図５には前記半導体装置の実装形態が例示される。同図において半導体装置１は液晶ドライバＬＳＩとされる。ガラス基板３０にはＴＦＴ（薄膜トランジスタ）型の液晶ディスプレイ３１が形成され、液晶ディスプレイ３１の駆動端子に接続する多数の実装用配線パターン３２が形成されている。実装用配線パターン３２には異方性導電性フィルムを挟んで前記半導体装置１の対応するボンディングパッドが電気的に結合されている。この種の実装形態はＣＯＧ実装と称される。
図６Ａには実装用配線パターン３２と前記半導体装置１の対応するボンディングパッドとの間に異方性導電性フィルムを介在させた実装完了前の状態が示され、図６Ｂには実装完了後の状態が示される。
異方性導電性フィルム３４は、特に制限されないが、接着剤層３４Ａと導電粒子層３４Ｂの２層構造とされる。導電粒子層３４Ｂのみの単層であってもよい。導電粒子層３４Ｂには樹脂の中に多数の導電粒子として導電性ビーズ３５が混入されている。導電性ビーズ３５は中心部に樹脂を核として有し、その周りを金属殻で覆い、更にその外側を樹脂殻で覆った構成を有し、外から所定以上の圧力が作用されると外側の樹脂殻が破れて金属殻が露出されるようになっている。金属殻が露出したとき導電性ビーズ３５の外径は当然小さくなる。１層構造の場合、導電粒子層３４Ｂの樹脂は接着剤を兼ねる。したがって、２層構造は単層構造に比べてバンプ電極による導電粒子捕捉率が上がるように導電粒子層３４Ｂの樹脂の特性がチューニングされている。
図６Ａの状態から半導体装置１を押圧すると、バンプ電極２３に押されて接着剤層３４Ａが側方に流れ出し、導電粒子層３４Ｂの導電性ビーズ３５がバンプ電極２３の先端面と実装用配線パターン３２との間に挟まれてつぶされ、導電性ビーズ３５の金属殻がバンプ電極２３の先端面と実装用配線パターン３２の双方に接触することにより、両者の電気的接続が達成され、且つ接着剤層３４Ａの接着力によりガラス基板３０に対する半導体装置１の実装状態が維持される。
導電性ビーズ３５の金属殻がバンプ電極２３の先端面と実装用配線パターン３２の双方に接触して、全てのボンディングパッドで良好な電気的接触を達成するためには、窪み２４の大きさは導電性ビーズ３５の直径からそのつぶれ代を差し引いた値よりも小さくなければならない。このとき、半導体装置１のバンプ電極の並列ピッチは３０μｍであり、そのような狭ピッチにおいて導電性ビーズ３５の外径は２μｍ程度が最適とされる。バンプ電極の狭ピッチにおいて導電性ビーズ３５の外径が大き過ぎると、隣接するボンディングパッド間の絶縁が不良になる虞があり、また、小さ過ぎれば、前記窪みの大きさとの関係で導電性ビーズ３５をつぶすことが出来なくなってしまう。前記アンダーバンプメタル２０を形成するときの前処理で説明した通り、半導体装置１では、アルミニウム系配線材料の形成温度、アルミニウム系配線材料より成るパッド電極１７に対する自然酸化膜の除去量を制御することによって窪みの大きさＧを１μｍ以下としている。したがって、粒径が大凡２μｍの導電性ビーズ３５を持つ異方性導電性フィルム３４を用いたＣＯＧ実装において半導体装置１と液晶ディスプレイ３１との良好な電気的接続を保証することができる。
半導体装置1において、実際に、目標とする窪みの大きさＧが決まるときは、図４Ａの実験結果から予測されるアルミニウム系配線材料の形成温度及びＲＦエッチ量、酸によるエッチング量で酸化膜除去処理を行なえばよい。例えば、目標とする窪みの大きさＧを１μｍとするとき、アルミニウム系配線材料の形成温度４００度Ｃで、前記混合酸性溶液を用いてエッチング処理を行ない、或いはアルミニウム系配線材料の形成温度３００度Ｃで酸化シリコン膜換算２０ｎｍのＲＦエッチを行なって、酸化膜を除去すればよい。図４Ａの実験結果は０．１８μｍプロセス世代で製造される半導体装置において保護膜厚が０．６μｍの場合とされるが、その他に、０．１８μｍプロセス世代で製造される半導体装置において保護膜厚が０．６μｍよりも厚い場合にはさらにアルミニウム系配線材料の形成温度を高くし、酸化膜除去量を減らして凹凸の発生を抑えるようにすればよい。また、０．３５μｍプロセス世代で製造される半導体装置では配線ピッチが広いのでこれに応じてバンプ電極の配列ピッチは大きくてもよく、導電性ビーズの粒径が大きくなっても隣接バンプ電極間のリークの虞もないので、窪みは０．１８μｍプロセス世代で製造される半導体装置の場合よりも大きくてよい。このような場合にはアルミニウム系配線材料の形成に適用する温度範囲は２００度Ｃから４５０度Ｃのように広くても、またエッチングによるパッド電極上の自然酸化膜除去量が多くなってもよい。要するに、自然酸化膜除去のエッチング条件をラフにしてもよい。アルミニウム系配線材料の形成温度条件に関して言えば、先端的なプロセス世代に限定しなければ２００度Ｃ〜４００度Ｃ、０．１８μｍプロセス世代でのような先端的なプロセス世代に限定すれば３００度Ｃ〜４５０度Ｃ、０．１３μｍプロセス世代でのような将来のプロセス世代を考慮すれば３５０度Ｃ〜４５０度Ｃ、というように、高温側に条件を狭めるようにすればよい。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、半導体装置の表面保護膜の種類は上記に限定されず、ＰｉＱを省くなど、適宜変更可能である。また、ＲＦエッチによる自然酸化膜の除去は、その他のドライ洗浄法に置換え可能である。アルミニウム・銅配線材料から成るパッド電極はＳｉ以外のその他の金属が含有してもよい。銅の配合は１％に限定されない。バンプ電極の配列ピッチは３０μｍに限定されない。例えば４０μｍ以下のような配列ピッチであってもよい。表面保護膜の厚さは１．３μｍであっても、０．６μｍであっても、その他の厚さであってもよい。窪みの目標値は１．５μｍ、１．０μｍ、０．８μｍ、或いはその他の値であってもよい。本発明に係る半導体装置は、ＬＣＤドライバＬＳＩに限定されず、マイクロコンピュータ、アクセラレータ、メモリ等、種々の半導体装置に適用可能である。
バンプ電極を有する半導体装置の部分縦断面図である。 バンプ電極先端面における窪みの段差寸法の定義を説明するための波形図である。 表面保護膜が完成されたウェーハ状態の半導体装置における図１に対応する縦断面図である。 パッド電極に対する自然酸化膜の除去処理に続いてアンダーバンプメタルをウェーハ表面の全面にスパッタリングにて堆積した状態を示す図１に対応する縦断面図である。 アンダーバンプメタルの上にポジ型のホトレジストを塗布してレジストパターンを残した状態を示す図１に対応する縦断面図である。 レジスタパターンから露出されるアンダーバンプメタルの上に電界メッキにより金をメッキしてバンプ電極を形成した状態を示す図１に対応する縦断面図である。 ウェーハの表面からレジストパターン２５を除去した状態を示す図１に対応する縦断面図である。 表面に露出しているアンダーバンプメタルをエッチングにて除去した状態を示す図１に対応する縦断面図である。 金メッキにてバンプ電極を形成したときのアルミニウム系配線材料の形成温度と自然酸化膜除去処理条件と窪みの寸法との関係を示す実験結果の説明図である。 金メッキにてバンプ電極を形成したときのアルミニウム系配線材料の形成温度と自然酸化膜除去処理条件と窪みの寸法との関係を示す別の実験結果の説明図である。 半導体装置の実装形態を例示する正面図である。 実装用配線パターンと半導体装置の対応するボンディングパッドとの間に異方性導電性フィルムを介在させた実装完了前の状態を示す縦断面図である。 実装用配線パターンと半導体装置の対応するボンディングパッドとの間に異方性導電性フィルムを介在させた実装完了後の状態を示す縦断面図である。
符号の説明
１ 半導体装置
２ 半導体基板
１２，１３ 第１層目のアルミニウム配線層に形成された信号配線
１４，１５ 第２層目のアルミニウム配線層に形成された信号配線
１６ 第３層目のアルミニウム配線層に形成された信号配線
１７ 第４層目のアルミニウム配線層に形成されたパッド電極
２０ アンダーバンプメタル
２０Ａ バリアメタル層
２０Ｂ シードメタル層
２１ 表面保護膜を構成するシリコン窒化膜
２２ 表面保護膜を構成するポリイミド樹脂膜
２３ バンプ電極
２４ 窪み
３０ ガラス基板
３１ 液晶ディスプレイ
３２ 実装用配線パターン
３４ 異方性導電性フィルム
３４Ａ 接着剤層
３４Ｂ 導電粒子層
３５ 導電性ビーズ

Claims (9)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体基板上に回路を形成し、形成した前記回路の表面保護膜から、アルミニウム系配線材料より成るパッド電極を露出させる工程；
    （ｂ）露出された前記パッド電極の表面酸化膜を除去する工程；
    （ｃ）前記工程（ｂ）の後に、前記パッド電極の上にアンダーバンプメタルを介してバンプ電極を電界メッキにより形成する工程；
    前記工程（ａ）は以下の下位工程を含む：
    （ａ１）２００度Ｃ乃至４５０度Ｃの温度で前記アルミニウム系配線材料より成るパッド電極を形成する工程。
  2. 請求項１記載の半導体装置の製造方法において前記工程（ｂ）は以下の下位工程を含む：
    （ｂ１）前記パッド電極の表面酸化膜をＲＦエッチにより除去する工程。
  3. 請求項２記載の半導体装置の製造方法において、前記ＲＦエッチにより除去する厚さは酸化シリコン膜換算で大凡１５〜２０ナノメータである。
  4. 請求項１記載の半導体装置の製造方法において前記工程（ｂ）は以下の下位工程を含む：
    （ｂ２）前記パッド電極の表面酸化膜をフッ化水素を含む酸性水溶液により除去する工程；
    前記工程（ａ１）における温度は３００度Ｃ乃至４５０度Ｃである。
  5. 請求項１記載の半導体装置の製造方法において、
    前記パッド電極を構成するアルミニウム系配線材料は、アルミニウムに銅を含む配線材料から成り、アルミニウムに銅とシリコンを含む配線材料とは異なる。
  6. 請求項３又は４記載の半導体装置の製造方法において、前記工程（ｃ）では前記バンプ電極を立方体もしくは直方体形状に形成する。
  7. 請求項６記載の半導体装置の製造方法において、前記工程（ｃ）では前記バンプ電極を４０ミクロンメータ以下のピッチで複数個並列に形成する。
  8. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体基板上に複数の金属配線層を有する回路を形成し、形成した回路の表面保護膜からパッド電極を露出させる工程；
    （ｂ）露出された前記パッド電極の表面酸化膜を除去する工程；
    （ｃ）上記工程（ｂ）の後に、前記パッド電極の上にアンダーバンプメタルを介してバンプ電極を電界メッキにより形成する工程；
    前記パッド電極は、アルミニウムに銅とシリコンを含む配線材料から成り、
    前記複数の金属配線層のうち、前記パッド電極と同一の配線層はアルミニウムに銅とシリコンを含む第１の配線材料から成り、
    前記複数の金属配線層のうち、前記パッド電極とは異なる配線層はアルミニウムに銅を含む第２の配線材料から成り前記第１の配線材料とは異なる。
  9. 以下の構成含む半導体装置：
    （ａ）半導体基板上に形成された回路；
    （ｂ）前記形成された回路の表面保護膜から露出するパッド電極；
    （ｃ）前記露出された前記パッド電極の上にアンダーバンプメタルを介して金の電界メッキで形成されたバンプ電極；
    前記表面保護膜の厚さは０．６ミクロンメータ以上であり、
    前記バンプ電極は、前記表面保護膜に重なる周縁部の最大高さ寸法と、前記表面保護膜とは重なりの無い内側部分の高さの平均値との差が、１ミクロンメータ以下であり、
    更に前記バンプ電極は各々立方体形状を有し複数個が並列され、並列ピッチは３０ミクロンメータ以下である。
JP2004173910A 2004-06-11 2004-06-11 半導体装置の製造方法 Expired - Fee Related JP4716400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004173910A JP4716400B2 (ja) 2004-06-11 2004-06-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004173910A JP4716400B2 (ja) 2004-06-11 2004-06-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005353891A true JP2005353891A (ja) 2005-12-22
JP4716400B2 JP4716400B2 (ja) 2011-07-06

Family

ID=35588087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004173910A Expired - Fee Related JP4716400B2 (ja) 2004-06-11 2004-06-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4716400B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148847A (ja) * 1989-11-06 1991-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JP2001107254A (ja) * 1999-10-05 2001-04-17 Fujitsu Ltd Ｎｉ電極層の形成方法
JP2001110833A (ja) * 1999-10-06 2001-04-20 Matsushita Electronics Industry Corp 半導体装置
JP2002026054A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体装置の製造方法
JP2003124246A (ja) * 2001-10-12 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP2003174056A (ja) * 2001-12-07 2003-06-20 Murata Mfg Co Ltd 電子部品素子及びその製造方法並びに電子部品装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148847A (ja) * 1989-11-06 1991-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JP2001107254A (ja) * 1999-10-05 2001-04-17 Fujitsu Ltd Ｎｉ電極層の形成方法
JP2001110833A (ja) * 1999-10-06 2001-04-20 Matsushita Electronics Industry Corp 半導体装置
JP2002026054A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体装置の製造方法
JP2003124246A (ja) * 2001-10-12 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP2003174056A (ja) * 2001-12-07 2003-06-20 Murata Mfg Co Ltd 電子部品素子及びその製造方法並びに電子部品装置

Also Published As

Publication number Publication date
JP4716400B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
US20060175686A1 (en) Semiconductor device and fabrication method thereof
US6847117B2 (en) Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer
US20090200664A1 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
JP2005116632A (ja) 半導体装置の製造方法および半導体装置
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP2010508673A (ja) 終端アルミニウム金属層のないメタライゼーション層積層体
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
JP3459234B2 (ja) 半導体装置およびその製造方法
US20170358545A1 (en) Semiconductor device and method of fabricating the same
US20080017993A1 (en) Semiconductor device and method of manufacturing the same
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
US20080197490A1 (en) Conductive structure for a semiconductor integrated circuit and method for forming the same
JP4716400B2 (ja) 半導体装置の製造方法
CN109346419B (zh) 半导体器件及其制造方法
JPH09199505A (ja) 半導体装置およびその製造方法
US20110291270A1 (en) Manufacturing method of semiconductor device, and mounting structure thereof
US20080174011A1 (en) Semiconductor structure and method for forming the same
JP3147698B2 (ja) バンプ電極及びその製造方法
KR100848741B1 (ko) 반도체 장치 및 그 제조 방법
TW202030846A (zh) 半導體裝置及製造方法
KR20080030011A (ko) 반도체 장치 및 그 제조 방법
JP4702827B2 (ja) 半導体装置およびその製造方法
TWI240342B (en) Aluminum cap for reducing scratch and wire-bond bridging of bond pads

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees